JPH0522751A

JPH0522751A - 色信号処理回路

Info

Publication number: JPH0522751A
Application number: JP3198304A
Authority: JP
Inventors: Makoto Hirayama; 良平山; Kaoru Kobayashi; 薫小林
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1991-07-15
Filing date: 1991-07-15
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】色信号処理回路系の回路規模及び処理時間を
削減する。【構成】入力回路ＡＡと色信号処理回路系３と出力回
路ＢＢとによりなり、その概要は、色信号の周波数帯域
が輝度信号の周波数帯域に比較して略４分の１と狭いこ
とに着目して、入力回路ＡＡで色信号の有するデータを
削減した後、色信号処理回路系３にて所定の色信号処理
を施して得た多重処理信号３０ｂを、出力回路ＢＢにて
上記入力回路ＡＡで削減したデータを色信号の周期性を
用いて補完するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、色信号処理回路に関す
るものである。

【０００２】

【従来の技術】図１１は従来の画像処理回路を説明する
ためのブロック図であり、これを用いて従来の技術を説
明する。

【０００３】同図において、図示せぬ信号源より入力複
合映像信号ＶｉがＡ／Ｄ変換回路１に供給され、基準ク
ロックＣＫ０を用いてアナログデジタル変換されて得た
８ビットのデジタル値で表されるＡ／Ｄ変換回路出力信
号１ａがＹＣ分離回路２に供給される。ここで、上記基
準クロックＣＫ０の周波数は、ナイキスト定理や色信号
の処理の容易性等の理由から色副搬送波周波数（以下、
「Ｆsc」と略す。）の４倍の周波数が用いられている。
そして、上記基準クロックＣＫ０は後述するすべての構
成に供給されると共に、これに基づいて上記すべての構
成は動作し、同期関係を確保している。

【０００４】そして、上記ＹＣ分離回路２にて、フレー
ム相関等を用いてＡ／Ｄ変換回路出力信号１ａを８ビッ
トのデジタル値を有する第１の色信号Ｃ１と第１の輝度
信号Ｙ１とに分離して、これらに所定の処理を施す色信
号処理回路系３と輝度信号処理回路系４とに夫々供給し
て得た８ビットのデジタル値を有する第２の色信号Ｃ２
と第２の輝度信号Ｙ２とが、デジタルアナログ変換を施
す第１，第２のＤ／Ａ変換回路５，６を夫々介して、出
力色信号ＣＯと出力輝度信号ＹＯとして図示せぬテレビ
ジョンモニタ回路等に夫々出力される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記色
信号処理回路系３では、４倍のＦscを有する基準クロッ
クＣＫ０でサンプルされた８ビットのデジタル値を有す
る第１の色信号Ｃ１のすべてのデータを処理していたた
め、回路規模が大きくなる問題点があった。

【０００６】また、８ビットの入出力端子を設ける必要
があるため、集積化に際して消費電力が大きくなると共
に、４ビットの入出力端子を有するメモリ等を色信号処
理回路系３中で使用した場合に入出力端子の数を一致さ
せる必要上、本来不要なメモリを備えなければならない
といった問題点があった。

【０００７】本発明は、かかる問題点を解決するべくな
されたものであり、回路規模を小さくすると共に入出力
端子を減らすことができる色信号処理回路を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】本発明は上記課題を解決
するため以下の構成を提供するものである。

【０００９】色副搬送波の自然数倍の周波数でサンプル
して得た１サンプル当りＭ×Ｎ（Ｍ，Ｎは自然数）ビッ
トのデータを有する色信号が供給される入力回路と、上
記入力回路の出力に色信号処理を施す色信号処理回路系
と、上記色信号処理回路系の出力が供給される出力回路
を有する色信号処理回路であって、上記入力回路は、上
記色信号のデータから上記色副搬送波の位相のずれが１
８０度の自然数倍にあたらないサンプル位置でサンプル
された２サンプル分のデータを少なくとも分離出力する
と共に他のデータ削減する情報削減回路と、上記情報削
減回路より得られる１サンプル当りＭ×Ｎビットの上記
データをＭ分割して得た１サンプル当りＮビットの分割
データを夫々分割出力するデータ分割回路と、上記分割
データを夫々多重する多重回路とを備え、上記出力回路
は、上記多重回路の出力にかかる１サンプル当りＮビッ
トのデータを有する多重処理信号を遅延する遅延回路
と、上記遅延回路から出力される遅延回路出力信号と上
記多重処理信号とを同時化する同時化回路と、上記同時
化回路から出力される同時化回路出力信号より上記情報
削減回路にて削減された上記他のデータを補完する補完
回路とを備えることを特徴とする色信号処理回路。

【００１０】

【実施例】（第１実施例）図１は本発明にかかる色信号
処理回路の一例が適用された画像処理回路を説明するた
めのブロック図、図２は本発明にかかる一実施例の要部
である入力回路のブロック図、図３は入力回路のブロッ
ク図の動作を説明するためのタイミングチャート、図４
は入力回路の回路図、図５は入力回路の回路図の動作を
説明するためのタイミングチャート、図６は本発明にか
かる一実施例の要部である出力回路のブロック図、図７
は出力回路のブロック図の動作を説明するためのタイミ
ングチャート、図８は出力回路の回路図である。以下図
面を参照しつつ、説明する。

【００１１】図１において、前述した従来の画像処理回
路と相違するのは色信号処理回路系３の直前，直後に入
力，出力回路ＡＡ，ＢＢを設けた点であり、他の構成は
図１１の構成と同一であるので、同一の符号を付しその
説明を省略する。

【００１２】ここで、本発明にかかる色信号処理回路
は、例えば、同図中の入力回路ＡＡと色信号処理回路系
３と出力回路ＢＢとによりなり、その概要は、色信号の
周波数帯域が輝度信号の周波数帯域に比較して略４分の
１と狭いことに着目して、入力回路ＡＡで色信号の有す
るデータを削減した後、色信号処理回路系３にて所定の
色信号処理を施して得た多重処理信号３０ｂを、出力回
路ＢＢにて上記入力回路ＡＡで削減したデータを色信号
の周期性を用いて補完するものである。以下、本発明の
要部の一例である入力，出力回路ＡＡ，ＢＢについて詳
述する。

【００１３】（入力回路）図２において、４倍のＦscを
有する基準クロックＣＫ０（図３（Ｂ）に図示）でサン
プルされた８ビットのデジタル値を有する第１の色信号
Ｃ１（図３（Ｃ）に図示）が情報削減回路１０に供給さ
れ、ここでデータが１／２に削減された情報削減回路出
力信号１０ａ（図３（Ｄ）に図示）がデータ分割回路２
０に供給される。

【００１４】そして、データ分割回路２０にて情報削減
回路出力信号１０ａを上位４ビットと下位４ビットとに
分割して得た第１，第２の分割データ２０ａ，２０ｂと
が多重回路３０に供給され、ここで第１，第２の分割デ
ータ２０ａ，２０ｂとが時分割多重されて得た多重信号
３０ａ（図３（Ｅ）に図示）が上記した色信号処理回路
系３に供給される。

【００１５】図３において同図（Ａ）は色副搬送波であ
り、同図（Ｂ）は４Ｆscの周波数を有する基準クロック
ＣＫ０である。そして、同図（Ｃ）は第１の色信号Ｃ１
のデータを示しており、Ａ０〜Ｄ０，Ａ１〜Ｄ１，…は
夫々８ビットのデータである。ここでは説明の都合上Ａ
０〜Ｄ０，Ａ１〜Ｄ１に限って説明するが、Ａ２以降の
データについても同様であることは勿論である。

【００１６】情報削減回路出力信号１０ａのデータは同
図（Ｄ）に示す如く、Ｃ０，Ｄ０（Ｃ１，Ｄ１）に相当
するデータが削減されている。ここで、Ａ０Ｌ，Ｂ０Ｌ
（Ａ１Ｌ，Ｂ１Ｌ）は、Ａ０，Ｂ０（Ａ１，Ｂ１）の下
位４ビットを表す第１の分割データ２０ａであり、Ａ０
Ｈ，Ｂ０Ｈ（Ａ１Ｈ，Ｂ１Ｈ）は、Ａ０，Ｂ０（Ａ１，
Ｂ１）の上位４ビットを表す第２の分割データ２０ｂで
ある。そして、同図（Ｅ）に示す如く多重信号３０ａ
は、同図（Ｃ）に示すＣ０，Ｄ０（Ｃ１，Ｄ１）に相当
する期間に第２の分割データ２０ｂが多重される。

【００１７】ここで、図４，図５を用いてより具体的な
回路構成例とその動作タイミングとを説明するに、図４
において第１のラッチ回路１１は上記した情報削減回路
１０の一例に、第２のラッチ回路２１と第１のデータセ
レクタ２２は上記したデータ分割回路２０の一例に、第
２のデータセレクタ３１は上記した多重回路３０の一例
に相当する。

【００１８】まず、図５（Ａ）に示す基準クロックＣＫ
０に同期した同図（Ｂ）に示す第１の色信号Ｃ１を構成
するデータＡ０の下位，上位４ビット（Ａ０Ｌ，Ａ０
Ｈ，Ａ１Ｌ，Ａ１Ｈ）が第１のラッチ回路１１中の入力
端子Ｄ４〜Ｄ７，Ｄ０〜Ｄ３に夫々供給され、この後Ｂ
０，Ｃ０，Ｄ０の下位，上位４ビットが夫々供給され
る。そして、図５（Ｃ）に示す第１のクロックＣＫ１に
よってＡ０，Ｂ０（Ａ１，Ｂ１）のみがラッチされるた
め、Ｃ０，Ｄ０（Ｃ１，Ｄ１）に相当するデータが削減
される。

【００１９】そして、第１のラッチ回路１１中の出力端
子Ｑ０〜Ｑ３より出力される同図（Ｄ）に示すデータＡ
０Ｈ，Ｂ０Ｈ（Ａ１Ｈ，Ｂ１Ｈ）が第２のラッチ回路２
１中の入力端子Ｄ０〜Ｄ３と第１のデータセレクタ２２
の入力端子Ａ０〜Ａ３とに供給される。一方、第１のラ
ッチ回路１１中の出力端子Ｑ４〜Ｑ７より出力される同
図（Ｄ）に示すデータＡ０Ｌ，Ｂ０Ｌ（Ａ１Ｌ，Ｂ１
Ｌ）が第１のデータセレクタ２２の入力端子Ａ４〜Ａ７
に供給される。

【００２０】そして、第２のデータセレクタ３１中の入
力端子Ａ０〜Ａ３には、同図（Ｈ）に示す第２のクロッ
クＣＫ２の立ち上がりエッジでラッチする第２のラッチ
回路２１によって得られる同図（Ｉ）に示すデータＡ０
Ｈ，Ａ１Ｈが供給される。一方、第２のデータセレクタ
３１中の入力端子Ｂ０〜Ｂ４には、同図（Ｆ）に示す第
３のクロックＣＫ３がハイレベルの際は第１のラッチ回
路３１中の出力端子Ｑ４〜Ｑ７より出力されるデータを
選択出力し、第３のクロックＣＫ３がロ−レベルの際は
第１のラッチ回路３１中の出力端子Ｑ４〜Ｑ７より出力
されるデータを選択出力する同図（Ｇ）に示す第１のデ
ータセレクタ２２の出力Ａ０Ｌ，Ｂ０Ｌ，Ｂ０Ｈ（Ａ１
Ｌ，Ｂ１Ｌ，Ｂ１Ｈ）が供給される。

【００２１】そして、第２のデータセレクタ３１にて、
同図（Ｊ）に示す第４のクロックＣＫ４がハイレベルの
際は、上記した第１のデータセレクタ２２の出力が選択
出力され、一方、第４のクロックＣＫ４がローレベルの
際は、上記した第２のラッチ回路２１の出力が夫々選択
出力される。

【００２２】このようにして、同図（Ｋ）に示す前述し
た多重信号３０ａを得ることができる。

【００２３】（出力回路）図６において、多重信号３０
ａが図示せぬ色信号処理回路系３にて処理されて得た１
サンプル毎４ビットのデータを有する多重処理信号３０
ｂが遅延回路４０を介すると共に直接に同時化回路５０
に供給され、ここで、上記した第１，第２の分割データ
２０ａ，２０ｂが同時化されて得た１サンプル毎８ビッ
トのデータを連続する２サンプルごとに有する同時化回
路出力信号５０ａが補完回路６０に供給される。そし
て、補完回路６０では後述する方法でデータを補完して
出力信号６０ａを得ている。

【００２４】さて、図７は出力回路のタイミングチャー
トを示したものであり、同図（Ａ）は色副搬送波、同図
（Ｂ）は４Ｆscの周波数を有する基準クロックＣＫ０、
同図（Ｃ）は多重処理信号３０ｂのデータを示してい
る。

【００２５】そして、遅延回路４０にて多重処理信号３
０ｂに２サンプル期間の遅延が施された信号と多重処理
信号３０ｂとが同時化回路５０を用いて同時化された同
時化回路出力信号５０ａを同図（Ｄ）に示す。

【００２６】しかし、上述した情報削減回路１０にて連
続する２サンプルごとにデータを削減したため、これら
の削減されたデータを上記同時化回路出力信号５０ａに
補完する必要がある。かかる役割を担うのが補完回路６
０であり、同図（Ｅ）に示す出力信号６０ａ中のＣ０，
Ｄ０（Ｃ１，Ｄ１）は補完されたデータである。即ち、
色信号は周期性を有する色副搬送波で変調されている
め、ＣｎとＤｎとは、次に示す式１，２の如く、１８０
度位相がずれているＡｎとＢｎとにより夫々得ることが
できる。但し、ｎは整数とする。Ｃｎ＝−Ａｎ…式１，Ｄｎ＝−Ｂｎ…式２尚、ＣｎとＤｎとは前後のデータより求めても良く、か
かる場合は次に示す式により求めることができる。Ｃｎ＝−（Ａｎ＋Ａｎ+1）／２…式３Ｄｎ＝−（Ｂｎ＋Ｂｎ+1）／２…式４さてここで、より具体的な構成の出力回路について図８
を用いて説明するに、上述した遅延回路は第３，第４の
ラッチ回路４１，４２に、同時化回路５０は第５のラッ
チ回路５１に、補完回路６０は第６，第７のラッチ回路
６１，６２と反転回路６３と第３，第４のデータセレク
タ６４，６５とに夫々相当する。また、第３〜第７のラ
ッチ回路には４Ｆscの周波数を有する基準クロックＣＫ
０が供給されると共に、第３，第４のデータセレクタに
は第５のクロックＣＫ５が供給されている。

【００２７】まず、４ビットで表される上記多重処理信
号３０ｂが２サンプル期間の遅延を施す第３，第４のラ
ッチ回路４１，４２を介して第５のラッチ回路５１中の
入力端子Ｄ０〜Ｄ３に供給されると共に、第５のラッチ
回路５１中の入力端子Ｄ４〜Ｄ７に供給される。

【００２８】そして、第５のラッチ回路５１にて下位４
ビットと上位４ビットとの同時化が図られて得た上記同
時化回路出力信号５０ａは、第６，第７のラッチ回路６
１，６２により２サンプル遅延された後反転回路６３に
て反転される。このようにして得た反転回路出力信号６
３ａの下位，上位４ビットが第３，第４のデータセレク
タ６４，６５の入力端子中Ａ０〜Ａ３に夫々供給され、
また、上記第３，第４のデータセレクタ６４，６５の入
力端子中Ｂ０〜Ｂ３には上記同時化回路出力信号５０ａ
の下位，上位４ビットが夫々供給される。

【００２９】そして、２サンプルごとに反転する第５の
クロックＣＫ５によって、上記第３，第４のデータセレ
クタ６４，６５の入力端子Ａ０〜Ａ３，Ｂ０〜Ｂ３に供
給されるデータが夫々選択されるため、補完された出力
信号６０ａを得ることができる。

【００３０】このようにして、入力回路にて８ビットの
データを２サンプルごとに情報を削減して、４ビットの
データに変換すると共に出力回路にて削減された２サン
プルごとのデータを色信号の周期性を用いて補完するこ
とができる。そして、上記入出力回路に介在する色信号
処理回路は４ビットの入出力端子を有すれば足りるもの
となる。（第２実施例）上述した第１実施例においては、入力回
路にて８ビットのデータを２サンプルごとにデータを削
減して、４ビットのデータに変換すると共に出力回路に
て削減された２サンプルごとのデータを色信号の周期性
を用いて補完して再び８ビットのデータを得た。

【００３１】しかし、色信号の帯域をより制限してもよ
い場合には、更にデータを削減して色信号処理を施した
後、色信号の周期性を用いることにより削減したデータ
を補完して再び８ビットのデータを得ることができる。

【００３２】そこで、以下に詳述する第２実施例は、入
力回路ＡＡにて第１の色信号Ｃ１の有する情報を１／４
に削減して８ビットのデータを２ビットのデータに変換
した後、色信号処理を施すと共に、出力回路ＢＢにて色
信号の周期性により再び８ビットのデータに補完するも
のである。

【００３３】図９は第２実施例の入力回路のブロック図
の動作を説明するためのタイミングチャート、図１０は
第２実施例の出力回路のブロック図の動作を説明するた
めのタイミングチャートである。以下図面を参照しつつ
説明するに、入力回路のブロック図と出力回路のブロッ
ク図とは第１実施例と同一であるためその説明を省略
し、入力回路ＡＡより説明する。（入力回路）図９は図３に対応するものであり、図９
（Ａ），（Ｂ）は色副搬送波と基準クロックＣＫ０とを
夫々示している。そして、同図（Ｃ）は第１の色信号Ｃ
１であり、これが情報削減回路１０に供給され、ここで
連続するデータＡ０〜Ｈ０，Ａ１〜Ｈ１より連続するＡ
０とＢ０，Ａ１とＢ１とを残して他のデータを削減して
得た情報削減回路出力信号１０ａを同図（Ｄ）に示す。
ここで、８ビットのデータＡ０は、最下位の２ビットを
表すＡ０１と、下位ビットより順に２ビットごとのデー
タを表すＡ０２，Ａ０３，Ａ０４とにより構成されてお
り、またデータＡ１，Ｂ０，Ｂ１も同様である。そし
て、データ分割回路２０にて、情報削減回路出力信号１
０ａを複数の分割データに分割してこれを多重回路３０
を用いて多重した多重回路出力信号３０ａを同図（Ｅ）
に示す。

【００３４】このようにして、入力回路にて第１の色信
号Ｃ１の有する情報を１／４に削減して８ビットのデー
タを２ビットのデータに変換している。（出力回路）図１０は図７に対応するものであり、図１
０（Ａ），（Ｂ）は色副搬送波と基準クロックＣＫ０と
を夫々示している。そして、同図（Ｃ）は多重処理信号
３０ｂを示しており、これが、同時化回路５０の一方の
入力に供給されると共に遅延回路４０を介して他方の入
力に供給される。そして、これらを同時化回路５０にて
同時化して得た同時化回路出力信号５０ａを同図（Ｄ）
に示す。そして、同時化回路出力信号５０ａより上記し
た情報削減回路１０で削減されたデータを補完回路６０
にて補完して同図（Ｅ）に示す出力色信号を得ることが
できる。ここで、同図（Ｅ）中のデータＣ０，Ｄ０，Ｅ
０，Ｆ０，Ｇ０，Ｈ０（Ｃ１，Ｄ１，Ｅ１，Ｆ１，Ｇ
１，Ｈ１）は削減されていない前後のデータの加重平均
より一般的に次に示す式５〜１０で求めることができ
る。Ｃｎ＝−（３・Ａｎ＋Ａｎ+1）／４…式５Ｄｎ＝−（３・Ｂｎ＋Ｂｎ+1）／４…式６Ｅｎ＝（Ａｎ＋Ａｎ+1）／２…式７Ｆｎ＝（Ｂｎ＋Ｂｎ+1）／２…式８Ｇｎ＝−（Ａｎ＋３・Ａｎ+1）／４…式９Ｈｎ＝−（Ｂｎ＋３・Ｂｎ+1）／４…式１０このようにして、出力回路にて色信号の周期性により再
び８ビットのデータに補完することができる。

【００３５】尚、上述した実施例においては、色信号処
理回路について説明したが、これは色信号の周波数帯域
が輝度信号と比較して略１／４と狭いことと色信号の周
期性とにより、データを削減すると共に補完できたので
あるから、これに限定されるものではなく、Ｒ−Ｙ，Ｂ
−Ｙ信号、Ｉ，Ｑ信号等の２種類の色差信号を交互に時
分割多重した時分割多重色差信号に適用されても良く、
特許請求の範囲に記載した色信号処理回路には時分割多
重色差信号処理回路が含まれることは勿論である。但
し、Ｒ−Ｙ，Ｂ−Ｙ信号等にかかる時分割多重色差信号
おいては、２サンプルごとに信号が反転されているた
め、出力回路中の補完回路６０にてＣｎ，Ｄｎを補完す
る際Ａｎ，Ｂｎを反転することは不要であり、上記した
式１，２は次に示す式１１，１２となる。Ｃｎ＝Ａｎ…式１１，Ｄｎ＝Ｂｎ…式１２また、同様の理由により、式３，４は次に示す式１３，
１４となる。Ｃｎ＝（Ａｎ＋Ａｎ+1）／２…式１３Ｄｎ＝（Ｂｎ＋Ｂｎ+1）／２…式１４尚、上述した実施例において、データ分割回路２０でデ
ータを分割する際、多重回路３０にてデータを多重する
ため下位，上位４ビットに分割したが、これに限定され
るものではなく、例えば奇数ビットを第１の分割データ
２０ａとし、偶数ビットを第２の分割データ２０ｂとし
ても良いことは勿論である。

【００３６】また、１サンプル当りＮ×Ｍビットのデー
タの情報を削減して、Ｎ分割されたＭビットのデータを
入力回路により得て、これに基づいて色信号処理を施し
た後、色信号の周期性を用いることにより削減したデー
タを補完して再びＮ×Ｍビットのデータを得ても良いこ
とは勿論である。

【００３７】尚、上述した実施例において、情報削減回
路１０にて情報を削減する際、連続するサンプルのデー
タを残して他のデータを削減したが、これは補完回路６
０にて色信号の周期性を用いて補完できるようにするた
めであるから、これに限定されるものではなく、色副搬
送波の位相が１８０度の自然数倍に当たるサンプル位置
でサンプルされたデータのみを出力しないものであれば
良いことは勿論である。

【００３８】尚、上述した実施例において、情報削減回
路１０にて情報を削減する際、入力される第１の色信号
の帯域が広いため折り返し歪みが発生するおそれがあ
る。そこで、削減する情報に応じて低域遮断周波数を選
択したローパスフィルタを介して情報削減回路１０に第
１の色信号を入力しても良いことは勿論である。

【００３９】上述したように本実施例によれば、色信号
の周波数帯域が輝度信号と比較して略１／４と狭いこと
と色信号の周期性とにより、データを削減すると共に補
完できるので、色，時分割多重色差信号処理回路にて
色，時分割多重色差信号の必要な帯域に応じた処理を行
うことができるため、回路規模を削減できると共に処理
時間を削減できるという効果を有する。

【００４０】上述したように本実施例によれば、色，時
分割多重色差信号処理回路の集積化に際して、８ビット
の入出力端子を例えば４ビットあるいは２ビットに入出
力端子で消費される電力を削減ができるので、放熱効率
のよいセラミックパケージを使用する必要がなく一般的
なプラスチックパッケ−ジで足りるため、コスト低減に
寄与するという効果を有する。

【００４１】上述したように本実施例によれば、入出力
回路に用いられるクロックは全て画像処理装置中の輝度
信号処理回路系に用いられる４Ｆｓｃの周波数を有する
基準クロックＣＫ０に基づいて得られるため、輝度信号
と同期関係を有する色信号を得ることができると共にク
ロック供給回路にかかる構成を簡易にできるという効果
を有する。

【００４２】

【発明の効果】上述したように本発明の構成は特有の入
出力回路を有するため、色信号処理回路系の回路規模を
削減できると共に処理時間を削減できるという効果を有
する。

【００４３】また、色信号処理回路系の集積化に際し
て、Ｍ×Ｎビットの入出力端子をＮビットにできるため
入出力端子で消費される電力を削減ができるので、放熱
効率のよいセラミックパケージを使用する必要がなく一
般的なプラスチックパッケ−ジを用いることが可能とな
り、コスト低減に寄与するという効果を有する。

【００４４】更に、Ｍ×Ｎビットの入出力端子をＮビッ
トにできるため、色信号処理回路系中に例えばＮビット
の入出力端子を有するメモリ等を用いた場合、その個数
を削減することができるという効果を有する。

【図面の簡単な説明】

【図１】本発明にかかる色信号処理回路の一例が適用さ
れた画像処理回路を説明するためのブロック図

【図２】本発明にかかる一実施例の要部である入力回路
のブロック図

【図３】入力回路のブロック図の動作を説明するための
タイミングチャートである。

【図４】入力回路の回路図である。

【図５】入力回路の回路図の動作を説明するためのタイ
ミングチャートである。

【図６】本発明にかかる一実施例の要部である出力回路
のブロック図である。

【図７】出力回路のブロック図の動作を説明するための
タイミングチャートである。

【図８】出力回路の回路図である。

【図９】第２実施例の入力回路のブロック図の動作を説
明するためのタイミングチャートである。

【図１０】第２実施例の出力回路のブロック図の動作を
説明するためのタイミングチャートである。

【図１１】従来の画像処理装置を説明するためのブロッ
ク図である。

【符号の説明】

３色信号処理回路系１０情報削減回路２０データ分割回路３０多重回路４０遅延回路５０同時化回路６０補完回路３０ａ多重処理信号５０ａ同時化回路出力信号

Claims

【特許請求の範囲】【請求項１】色副搬送波の自然数倍の周波数でサンプル
して得た１サンプル当りＭ×Ｎ（Ｍ，Ｎは自然数）ビッ
トのデータを有する色信号が供給される入力回路と、上
記入力回路の出力に色信号処理を施す色信号処理回路系
と、上記色信号処理回路系の出力が供給される出力回路
を有する色信号処理回路であって、上記入力回路は、上記色信号のデータから上記色副搬送波の位相のずれが
１８０度の自然数倍にあたらないサンプル位置でサンプ
ルされた２サンプル分のデータを少なくとも分離出力す
ると共に他のデータ削減する情報削減回路と、上記情報削減回路より得られる１サンプル当りＭ×Ｎビ
ットの上記データをＭ分割して得た１サンプル当りＮビ
ットの分割データを夫々分割出力するデータ分割回路
と、上記分割データを夫々多重する多重回路とを備え、上記出力回路は、上記多重回路の出力にかかる１サンプル当りＮビットの
データを有する多重処理信号を遅延する遅延回路と、上記遅延回路から出力される遅延回路出力信号と上記多
重処理信号とを同時化する同時化回路と、上記同時化回路から出力される同時化回路出力信号より
上記情報削減回路にて削減された上記他のデータを補完
する補完回路とを備えることを特徴とする色信号処理回
路。