JPH05227115A - ディジタル信号伝送方法および装置 - Google Patents
ディジタル信号伝送方法および装置Info
- Publication number
- JPH05227115A JPH05227115A JP4028206A JP2820692A JPH05227115A JP H05227115 A JPH05227115 A JP H05227115A JP 4028206 A JP4028206 A JP 4028206A JP 2820692 A JP2820692 A JP 2820692A JP H05227115 A JPH05227115 A JP H05227115A
- Authority
- JP
- Japan
- Prior art keywords
- information signal
- frame
- unit
- information
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 伝送路のフレーム構成に依存しない情報信号
のフレーム構成を可能とし、残留ジッタを増大させない
ようなスタッフ率を選択することによって、伝送される
情報信号の品質劣化を防止する。 【構成】 送信装置３２の情報信号フレーム構成部３内
に情報信号フレーム制御部を、また受信装置３３の情報
信号フレーム分解部７内に情報信号フレーム同期検出保
護部と情報信号フレーム制御部とを備え、送信装置３２
においては情報信号フレーム制御情報を伝送路フレーム
とは独立に情報信号フレーム制御部によって生成し、ま
た受信装置３３においては情報信号フレーム同期検出保
護部によって伝送路フレームとは独立に情報信号フレー
ムのフレーム同期を確立し、情報信号フレーム制御部に
よって情報信号フレームを制御する。
のフレーム構成を可能とし、残留ジッタを増大させない
ようなスタッフ率を選択することによって、伝送される
情報信号の品質劣化を防止する。 【構成】 送信装置３２の情報信号フレーム構成部３内
に情報信号フレーム制御部を、また受信装置３３の情報
信号フレーム分解部７内に情報信号フレーム同期検出保
護部と情報信号フレーム制御部とを備え、送信装置３２
においては情報信号フレーム制御情報を伝送路フレーム
とは独立に情報信号フレーム制御部によって生成し、ま
た受信装置３３においては情報信号フレーム同期検出保
護部によって伝送路フレームとは独立に情報信号フレー
ムのフレーム同期を確立し、情報信号フレーム制御部に
よって情報信号フレームを制御する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号伝送方
法および装置に関する。
法および装置に関する。
【０００２】
【従来の技術】現在、国際電信電話諮問委員会（ＣＣＩ
ＴＴ）勧告に準拠した広帯域の同期ディジタルのハイア
ラキ（ＳＤＨ，Synchronous Digital Hierarchy ）網の
構築が進められている。また、高品質な映像伝送サービ
スの需要が近年高まっており、その伝送路としてＳＤＨ
網を活用することが考えられている。例えば、１９９１
年電子情報通信学会春季全国大会講演論文集Ｂ−７１６
にその例が記載されている。
ＴＴ）勧告に準拠した広帯域の同期ディジタルのハイア
ラキ（ＳＤＨ，Synchronous Digital Hierarchy ）網の
構築が進められている。また、高品質な映像伝送サービ
スの需要が近年高まっており、その伝送路としてＳＤＨ
網を活用することが考えられている。例えば、１９９１
年電子情報通信学会春季全国大会講演論文集Ｂ−７１６
にその例が記載されている。
【０００３】図６から図８は情報信号としての映像信号
を伝送する従来のディジタル信号伝送装置の一例を示し
ており、図９は同期ディジタルハイアラキに準拠した伝
送路における従来の伝送フレームの構成を示している。
図９において、５１は伝送路ヘッダである。５２は情報
信号ヘッダであり、情報信号のスタッフ制御情報が含ま
れている。５３は情報信号データ領域であり、このうち
５４はスタッフバイトである。これら５１，５２，５
３，５４で伝送路フレーム５５を構成している。また５
２，５３で情報信号フレーム５６を構成しており、これ
は同時に伝送路データ領域に相当する。
を伝送する従来のディジタル信号伝送装置の一例を示し
ており、図９は同期ディジタルハイアラキに準拠した伝
送路における従来の伝送フレームの構成を示している。
図９において、５１は伝送路ヘッダである。５２は情報
信号ヘッダであり、情報信号のスタッフ制御情報が含ま
れている。５３は情報信号データ領域であり、このうち
５４はスタッフバイトである。これら５１，５２，５
３，５４で伝送路フレーム５５を構成している。また５
２，５３で情報信号フレーム５６を構成しており、これ
は同時に伝送路データ領域に相当する。
【０００４】図６において、１は情報信号としての映像
信号が入力される入力端子である。２はアナログ・ディ
ジタル変換部である。３は情報信号フレーム構成部であ
る。４は伝送路フレーム構成部である。これら情報信号
フレーム構成部３および伝送路フレーム構成部４により
送信装置３２が構成されており、その内部構成を図７に
示す。
信号が入力される入力端子である。２はアナログ・ディ
ジタル変換部である。３は情報信号フレーム構成部であ
る。４は伝送路フレーム構成部である。これら情報信号
フレーム構成部３および伝送路フレーム構成部４により
送信装置３２が構成されており、その内部構成を図７に
示す。
【０００５】図７において、１０はディジタル化された
情報信号の入力端子である。１１は情報信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１２は情報信号
ヘッダ合成部、１３はスタッフ制御部であり、これらの
要素１１〜１３により情報信号フレーム構成部３を構成
している。また、１５はインタフェース信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１６は伝送路ヘ
ッダ合成部、１７は従属発振器等によるインタフェース
信号クロック生成部、１８は伝送路フレーム制御部、１
９は独立した発振器による伝送路クロック生成部であ
り、これらの要素１５〜１９により伝送路フレーム構成
部４を構成している。２０は伝送路出力端子である。
情報信号の入力端子である。１１は情報信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１２は情報信号
ヘッダ合成部、１３はスタッフ制御部であり、これらの
要素１１〜１３により情報信号フレーム構成部３を構成
している。また、１５はインタフェース信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１６は伝送路ヘ
ッダ合成部、１７は従属発振器等によるインタフェース
信号クロック生成部、１８は伝送路フレーム制御部、１
９は独立した発振器による伝送路クロック生成部であ
り、これらの要素１５〜１９により伝送路フレーム構成
部４を構成している。２０は伝送路出力端子である。
【０００６】図６に戻って、５は伝送路であり、その伝
送信号の構成は同期ディジタルハイアラキに準拠してい
る。６は伝送路フレーム分解部である。７は情報信号フ
レーム分解部である。これら伝送路フレーム分解部６お
よび情報信号フレーム分解部７により受信装置３３が構
成されており、その内部構成を図８に示す。
送信号の構成は同期ディジタルハイアラキに準拠してい
る。６は伝送路フレーム分解部である。７は情報信号フ
レーム分解部である。これら伝送路フレーム分解部６お
よび情報信号フレーム分解部７により受信装置３３が構
成されており、その内部構成を図８に示す。
【０００７】図８において、２１は伝送路入力端子であ
る。２２は伝送路フレーム同期検出保護部、２３は伝送
路フレーム制御部、２４は速度変換を行なってインタフ
ェース信号を出力するＦＩＦＯバッファ、２５は従属発
振器等によるインタフェース信号クロック生成部であ
り、これらの要素２２〜２５により伝送路フレーム分解
部６を構成している。２８はスタッフ制御部、２９は速
度変換を行なって情報信号を出力するＦＩＦＯバッフ
ァ、３０は従属発振器等による情報信号クロック生成部
であり、これらの要素２８〜３０により情報信号フレー
ム分解部７を構成している。３１はディジタル情報信号
出力端子である。
る。２２は伝送路フレーム同期検出保護部、２３は伝送
路フレーム制御部、２４は速度変換を行なってインタフ
ェース信号を出力するＦＩＦＯバッファ、２５は従属発
振器等によるインタフェース信号クロック生成部であ
り、これらの要素２２〜２５により伝送路フレーム分解
部６を構成している。２８はスタッフ制御部、２９は速
度変換を行なって情報信号を出力するＦＩＦＯバッフ
ァ、３０は従属発振器等による情報信号クロック生成部
であり、これらの要素２８〜３０により情報信号フレー
ム分解部７を構成している。３１はディジタル情報信号
出力端子である。
【０００８】図６に戻って、８はディジタル・アナログ
変換部である。９は情報信号としての映像信号の出力端
子である。
変換部である。９は情報信号としての映像信号の出力端
子である。
【０００９】以上のように構成された伝送装置につい
て、以下にその動作について説明する。図６において、
まず、情報信号入力端子１に映像信号などアナログの情
報信号が入力され、アナログ・ディジタル変換部２でデ
ィジタル信号に変換され、送信装置３２の情報信号フレ
ーム構成部３に入力される。情報信号フレーム構成部３
では、図７に示すように、入力端子１０から入力された
ディジタル情報信号の速度差検出とスタッフ制御がスタ
ッフ制御部１３で、インタフェース速度への速度変換と
スタッフ挿入がＦＩＦＯバッファ１１で、スタッフ制御
情報などの情報信号ヘッダ５２の付加が情報信号ヘッダ
合成部１２で行なわれ、インタフェース速度に変換され
た信号は、伝送路フレーム構成部４に入力される。この
際、ヘッダ付加位置などの情報信号フレーム制御情報お
よびインタフェース信号のクロックは、伝送路フレーム
構成部４から情報信号フレーム構成部３に伝えられる。
伝送路フレーム構成部４では、ＦＩＦＯバッファ１５に
よる伝送路速度への速度変換と伝送路ヘッダ合成部１６
による伝送路ヘッダ５１の付加が行なわれ、出力端子２
０から伝送路５へ信号を送出する。伝送路５では、信号
は図９のごとき伝送路フレーム５５に構成されている。
て、以下にその動作について説明する。図６において、
まず、情報信号入力端子１に映像信号などアナログの情
報信号が入力され、アナログ・ディジタル変換部２でデ
ィジタル信号に変換され、送信装置３２の情報信号フレ
ーム構成部３に入力される。情報信号フレーム構成部３
では、図７に示すように、入力端子１０から入力された
ディジタル情報信号の速度差検出とスタッフ制御がスタ
ッフ制御部１３で、インタフェース速度への速度変換と
スタッフ挿入がＦＩＦＯバッファ１１で、スタッフ制御
情報などの情報信号ヘッダ５２の付加が情報信号ヘッダ
合成部１２で行なわれ、インタフェース速度に変換され
た信号は、伝送路フレーム構成部４に入力される。この
際、ヘッダ付加位置などの情報信号フレーム制御情報お
よびインタフェース信号のクロックは、伝送路フレーム
構成部４から情報信号フレーム構成部３に伝えられる。
伝送路フレーム構成部４では、ＦＩＦＯバッファ１５に
よる伝送路速度への速度変換と伝送路ヘッダ合成部１６
による伝送路ヘッダ５１の付加が行なわれ、出力端子２
０から伝送路５へ信号を送出する。伝送路５では、信号
は図９のごとき伝送路フレーム５５に構成されている。
【００１０】一方、受信装置３３では、図８に示すよう
に、入力端子２１から伝送路信号が伝送路フレーム分解
部６に入力され、伝送路フレーム同期検出保護部２２に
よって伝送路フレーム５５のフレーム同期が確立され
る。ＦＩＦＯバッファ２４でインタフェース速度に変換
された信号は、伝送路フレーム制御部２３によって生成
されるフレーム制御情報、インタフェース信号クロック
生成部２５によって生成されるインタフェース信号のク
ロックとともに情報信号フレーム分解部７に入力され
る。情報信号フレーム分解部７では、フレーム制御情報
によって情報信号ヘッダ５２を分離してスタッフ制御部
２８によりスタッフ制御を行ない、ＦＩＦＯバッファ２
９と情報信号クロック生成部３０によってディジタル情
報信号を復元して、出力端子３１から図６に示すディジ
タル・アナログ変換部８へ送出する。ディジタル・アナ
ログ変換部８では、元のアナログ情報信号を復元して、
出力端子９から出力する。
に、入力端子２１から伝送路信号が伝送路フレーム分解
部６に入力され、伝送路フレーム同期検出保護部２２に
よって伝送路フレーム５５のフレーム同期が確立され
る。ＦＩＦＯバッファ２４でインタフェース速度に変換
された信号は、伝送路フレーム制御部２３によって生成
されるフレーム制御情報、インタフェース信号クロック
生成部２５によって生成されるインタフェース信号のク
ロックとともに情報信号フレーム分解部７に入力され
る。情報信号フレーム分解部７では、フレーム制御情報
によって情報信号ヘッダ５２を分離してスタッフ制御部
２８によりスタッフ制御を行ない、ＦＩＦＯバッファ２
９と情報信号クロック生成部３０によってディジタル情
報信号を復元して、出力端子３１から図６に示すディジ
タル・アナログ変換部８へ送出する。ディジタル・アナ
ログ変換部８では、元のアナログ情報信号を復元して、
出力端子９から出力する。
【００１１】このように、上記従来の伝送方法および装
置でも、伝送フレームのフレーム同期が確立すると、情
報信号ヘッダを分離でき、スタッフ情報を取得して情報
信号を復元することができる。
置でも、伝送フレームのフレーム同期が確立すると、情
報信号ヘッダを分離でき、スタッフ情報を取得して情報
信号を復元することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の伝送方法および装置では、情報信号の伝送フレーム
構成が伝送路のフレーム構成に依存するため、スタッフ
率が一意に決定し、残留ジッタが一義的に決定されるこ
とから、伝送フレーム長と伝送速度および情報速度の組
み合わせによっては、残留ジッタが増大してしまうとい
う問題があった。一例として、同期ディジタルハイアラ
キに準拠した伝送路において、情報信号としてサンプリ
ング周波数１０．７３８６３５ＭＨｚ、量子化ビット８
ビットのディジタル映像信号を伝送した場合の入力周波
数変動対残留ジッタ特性を図５に示す。この残留ジッタ
特性の算出方法については、例えば電子情報通信学会論
文誌第５８巻第８号（昭和５０年）分冊Ａ第５３８頁か
ら第５４５頁に報告されている。このような残留ジッタ
の増大は、伝送される情報信号の品質に影響を与えるこ
とが従来報告されている。特に映像伝送系においては、
残留ジッタは色副搬送波の位相変調による雑音として現
われ、画質を劣化させる（例えば電子情報通信学会論文
誌第５７巻第４号（昭和４９年）分冊Ａ第２８７頁から
第２９４頁参照）。
来の伝送方法および装置では、情報信号の伝送フレーム
構成が伝送路のフレーム構成に依存するため、スタッフ
率が一意に決定し、残留ジッタが一義的に決定されるこ
とから、伝送フレーム長と伝送速度および情報速度の組
み合わせによっては、残留ジッタが増大してしまうとい
う問題があった。一例として、同期ディジタルハイアラ
キに準拠した伝送路において、情報信号としてサンプリ
ング周波数１０．７３８６３５ＭＨｚ、量子化ビット８
ビットのディジタル映像信号を伝送した場合の入力周波
数変動対残留ジッタ特性を図５に示す。この残留ジッタ
特性の算出方法については、例えば電子情報通信学会論
文誌第５８巻第８号（昭和５０年）分冊Ａ第５３８頁か
ら第５４５頁に報告されている。このような残留ジッタ
の増大は、伝送される情報信号の品質に影響を与えるこ
とが従来報告されている。特に映像伝送系においては、
残留ジッタは色副搬送波の位相変調による雑音として現
われ、画質を劣化させる（例えば電子情報通信学会論文
誌第５７巻第４号（昭和４９年）分冊Ａ第２８７頁から
第２９４頁参照）。
【００１３】本発明は、このような従来の伝送方法およ
び装置における問題を解決するものであり、伝送路のフ
レーム構成と伝送速度および情報速度の組み合わせにか
かわらず残留ジッタの増大を防ぐことができ、伝送され
る情報信号の品質に影響を与えない優れた伝送方法およ
び装置を提供することを目的とする。
び装置における問題を解決するものであり、伝送路のフ
レーム構成と伝送速度および情報速度の組み合わせにか
かわらず残留ジッタの増大を防ぐことができ、伝送され
る情報信号の品質に影響を与えない優れた伝送方法およ
び装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるディジタル信号伝送方法は、伝送路と
同期していない情報信号を伝送するディジタル同期伝送
を行なう際に、伝送路フレーム内のデータ領域内に情報
信号ヘッダを有する情報信号フレームを設け、情報信号
ヘッダ内の情報信号フレーム同期情報を利用して情報信
号フレームのフレーム同期を確立することにより、伝送
路フレームの構成に依存しない任意の情報信号フレーム
に情報信号をフレーム化して伝送するようにしたもので
ある。
に、本発明によるディジタル信号伝送方法は、伝送路と
同期していない情報信号を伝送するディジタル同期伝送
を行なう際に、伝送路フレーム内のデータ領域内に情報
信号ヘッダを有する情報信号フレームを設け、情報信号
ヘッダ内の情報信号フレーム同期情報を利用して情報信
号フレームのフレーム同期を確立することにより、伝送
路フレームの構成に依存しない任意の情報信号フレーム
に情報信号をフレーム化して伝送するようにしたもので
ある。
【００１５】また本発明によるディジタル信号伝送装置
は、送信装置に、情報信号ＦＩＦＯバッファ、スタッフ
制御部、情報信号フレーム制御部および情報信号ヘッダ
合成部を有する情報信号フレーム構成部と、伝送路クロ
ック生成部、インタフェース信号クロック生成部、イン
タフェース信号ＦＩＦＯバッファ、伝送路フレーム制御
部および伝送路ヘッダ合成部を有する伝送路フレーム構
成部とを設け、受信装置に、伝送路フレーム同期検出保
護部、伝送路フレーム制御部、インタフェース信号ＦＩ
ＦＯバッファおよびインタフェース信号クロック生成部
を有する伝送路フレーム分解部と、情報信号フレーム同
期検出保護部、情報信号フレーム制御部、スタッフ制御
部、情報信号ＦＩＦＯバッファおよび情報信号クロック
生成部を有する情報信号フレーム分解部とを設け、送信
装置においては、情報信号フレーム制御部において生成
される情報信号フレーム同期情報を情報信号ヘッダ内に
付加して伝送することにより、また受信装置において
は、伝送されてきた情報信号ヘッダ内の情報信号フレー
ム同期情報により情報信号フレーム同期検出保護部にお
いて情報信号フレームのフレーム同期を確立することに
より、伝送路フレームの構成に依存しない任意の情報信
号フレームに、情報信号をフレーム化して伝送するよう
にしたものである。
は、送信装置に、情報信号ＦＩＦＯバッファ、スタッフ
制御部、情報信号フレーム制御部および情報信号ヘッダ
合成部を有する情報信号フレーム構成部と、伝送路クロ
ック生成部、インタフェース信号クロック生成部、イン
タフェース信号ＦＩＦＯバッファ、伝送路フレーム制御
部および伝送路ヘッダ合成部を有する伝送路フレーム構
成部とを設け、受信装置に、伝送路フレーム同期検出保
護部、伝送路フレーム制御部、インタフェース信号ＦＩ
ＦＯバッファおよびインタフェース信号クロック生成部
を有する伝送路フレーム分解部と、情報信号フレーム同
期検出保護部、情報信号フレーム制御部、スタッフ制御
部、情報信号ＦＩＦＯバッファおよび情報信号クロック
生成部を有する情報信号フレーム分解部とを設け、送信
装置においては、情報信号フレーム制御部において生成
される情報信号フレーム同期情報を情報信号ヘッダ内に
付加して伝送することにより、また受信装置において
は、伝送されてきた情報信号ヘッダ内の情報信号フレー
ム同期情報により情報信号フレーム同期検出保護部にお
いて情報信号フレームのフレーム同期を確立することに
より、伝送路フレームの構成に依存しない任意の情報信
号フレームに、情報信号をフレーム化して伝送するよう
にしたものである。
【００１６】
【作用】したがって、本発明のディジタル信号伝送方法
および装置によれば、情報信号ヘッダ内の情報信号フレ
ーム同期情報によって任意の情報信号フレームのフレー
ム同期を確立することができ、さらに情報信号ヘッダ内
のスタッフ情報を取得して情報信号を復元することがで
きる。
および装置によれば、情報信号ヘッダ内の情報信号フレ
ーム同期情報によって任意の情報信号フレームのフレー
ム同期を確立することができ、さらに情報信号ヘッダ内
のスタッフ情報を取得して情報信号を復元することがで
きる。
【００１７】さらに本発明によれば、伝送路フレームの
構成に依存しない情報信号フレームを構成することによ
って、任意の伝送路と情報信号の組み合わせにおいて適
切なスタッフ率を得ることができ、残留ジッタの増大を
防止することで情報信号の品質を劣化させずに伝送を行
なうことができるという効果を有する。
構成に依存しない情報信号フレームを構成することによ
って、任意の伝送路と情報信号の組み合わせにおいて適
切なスタッフ率を得ることができ、残留ジッタの増大を
防止することで情報信号の品質を劣化させずに伝送を行
なうことができるという効果を有する。
【００１８】
【実施例】図１から図３は本発明によるディジタル信号
伝送装置の一実施例を示し、図６から図８に示した従来
例とは、図２の符号１４および図３の符号２６，２７の
部分のみが異なるので、他の同様な要素には同様な符号
を付してある。図４は同期ディジタルハイアラキに準拠
した伝送路における本発明によるディジタル信号伝送方
法での伝送フレーム構成の一例を示すものである。
伝送装置の一実施例を示し、図６から図８に示した従来
例とは、図２の符号１４および図３の符号２６，２７の
部分のみが異なるので、他の同様な要素には同様な符号
を付してある。図４は同期ディジタルハイアラキに準拠
した伝送路における本発明によるディジタル信号伝送方
法での伝送フレーム構成の一例を示すものである。
【００１９】図１において、１は情報信号としての映像
信号が入力される入力端子である。２はアナログ・ディ
ジタル変換部である。３は情報信号フレーム構成部であ
る。４は伝送路フレーム構成部である。これら情報信号
フレーム構成部３および伝送路フレーム構成部４により
送信装置３２が構成されており、その内部構成が図２に
示されている。
信号が入力される入力端子である。２はアナログ・ディ
ジタル変換部である。３は情報信号フレーム構成部であ
る。４は伝送路フレーム構成部である。これら情報信号
フレーム構成部３および伝送路フレーム構成部４により
送信装置３２が構成されており、その内部構成が図２に
示されている。
【００２０】図２において、１０はディジタル化された
情報信号の入力端子である。１１は情報信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１２は情報信号
ヘッダ合成部、１３はスタッフ制御部、１４は情報信号
フレーム制御部であり、これらの要素１１〜１４により
情報信号フレーム構成部３を構成している。また、１５
はインタフェース信号を入力されて高速変換を行なうＦ
ＩＦＯバッファ、１６は伝送路ヘッダ合成部、１７は従
属発振器等によるインタフェース信号クロック生成部、
１８は伝送路フレーム制御部、１９は独立した発振器に
よる伝送路クロック生成部であり、これらの要素１５〜
１９により伝送路フレーム構成部４を構成している。２
０は伝送路出力端子である。
情報信号の入力端子である。１１は情報信号を入力され
て速度変換を行なうＦＩＦＯバッファ、１２は情報信号
ヘッダ合成部、１３はスタッフ制御部、１４は情報信号
フレーム制御部であり、これらの要素１１〜１４により
情報信号フレーム構成部３を構成している。また、１５
はインタフェース信号を入力されて高速変換を行なうＦ
ＩＦＯバッファ、１６は伝送路ヘッダ合成部、１７は従
属発振器等によるインタフェース信号クロック生成部、
１８は伝送路フレーム制御部、１９は独立した発振器に
よる伝送路クロック生成部であり、これらの要素１５〜
１９により伝送路フレーム構成部４を構成している。２
０は伝送路出力端子である。
【００２１】図１に戻って、５は伝送路であり、その伝
送信号の構成は同期ディジタルハイアラキに準拠してい
る。６は伝送路フレーム分解部である。７は情報信号フ
レーム分解部である。これら伝送路フレーム分解部６お
よび情報信号フレーム分解部７により受信装置３３が構
成されており、その内部構成が図３に示されている。
送信号の構成は同期ディジタルハイアラキに準拠してい
る。６は伝送路フレーム分解部である。７は情報信号フ
レーム分解部である。これら伝送路フレーム分解部６お
よび情報信号フレーム分解部７により受信装置３３が構
成されており、その内部構成が図３に示されている。
【００２２】図３において、２１は伝送路入力端子であ
る。２２は伝送路フレーム同期検出保護部、２３は伝送
路フレーム制御部、２４は速度変換を行なってインタフ
ェース信号を出力するＦＩＦＯバッファ、２５は従属発
振器等によるインタフェース信号クロック生成部、２６
は情報信号フレーム同期検出保護部、２７は情報信号フ
レーム制御部であり、これらの要素２２〜２７により伝
送路フレーム分解部６を構成している。２８はスタッフ
制御部、２９は速度変換を行なって情報信号を出力する
ＦＩＦＯバッファ、３０は従属発振器等による情報信号
クロック生成部であり、これらの要素２８〜３０により
情報信号フレーム分解部７を構成している。３１はディ
ジタル情報信号出力端子である。
る。２２は伝送路フレーム同期検出保護部、２３は伝送
路フレーム制御部、２４は速度変換を行なってインタフ
ェース信号を出力するＦＩＦＯバッファ、２５は従属発
振器等によるインタフェース信号クロック生成部、２６
は情報信号フレーム同期検出保護部、２７は情報信号フ
レーム制御部であり、これらの要素２２〜２７により伝
送路フレーム分解部６を構成している。２８はスタッフ
制御部、２９は速度変換を行なって情報信号を出力する
ＦＩＦＯバッファ、３０は従属発振器等による情報信号
クロック生成部であり、これらの要素２８〜３０により
情報信号フレーム分解部７を構成している。３１はディ
ジタル情報信号出力端子である。
【００２３】図１に戻って、８はディジタル・アナログ
変換部である。９は情報信号としての映像信号の出力端
子である。
変換部である。９は情報信号としての映像信号の出力端
子である。
【００２４】図４において、４１は情報信号ヘッダであ
り、情報信号のフレーム同期情報およびスタッフ制御情
報が含まれている。４２はスタッフバイトであり、４３
は情報信号データ領域である。これら４１〜４３で情報
信号フレーム４４を構成している。４５は伝送路ヘッダ
であり、４６は伝送路データ領域であり、これら４５，
４６で伝送路フレーム４７を構成している。情報信号フ
レーム４４は、伝送路フレーム４７の伝送路データ領域
４６内の任意の位置に配置される。
り、情報信号のフレーム同期情報およびスタッフ制御情
報が含まれている。４２はスタッフバイトであり、４３
は情報信号データ領域である。これら４１〜４３で情報
信号フレーム４４を構成している。４５は伝送路ヘッダ
であり、４６は伝送路データ領域であり、これら４５，
４６で伝送路フレーム４７を構成している。情報信号フ
レーム４４は、伝送路フレーム４７の伝送路データ領域
４６内の任意の位置に配置される。
【００２５】次に上記実施例の動作について説明する。
図１において、まず、情報信号入力端子１に映像信号な
どアナログの情報信号が入力され、アナログ・ディジタ
ル変換部２でディジタル信号に変換され、送信装置３２
の情報信号フレーム構成部３に入力される。情報信号フ
レーム構成部３では、図２に示すように、入力端子１０
から入力されたディジタル情報信号の速度差検出とスタ
ッフ挿入制御がスタッフ制御部１３で、インタフェース
速度への速度変換とヘッダ領域の確保、スタッフの挿入
がＦＩＦＯバッファ１１で、情報信号フレーム同期情
報、スタッフ制御情報などの情報信号ヘッダ４１の付加
が情報信号ヘッダ合成部１２で行なわれ、インタフェー
ス速度に変換された信号は、情報信号フレーム４４を構
成した状態で伝送路フレーム構成部４に入力される。こ
の際、インタフェース信号のクロックは、伝送路フレー
ム構成部４から情報信号フレーム構成部３に伝えられる
が、情報信号ヘッダ合成部１２に対するヘッダ付加位置
情報、スタッフ制御部１３に対するフレーム長情報やフ
レーム内データ量情報などの情報信号フレーム制御情報
は、情報信号フレーム制御部１４によって生成される。
伝送路フレーム構成部４では、ＦＩＦＯバッファ１５に
よる伝送路速度への速度変換と伝送路ヘッダ合成部１６
による伝送路ヘッダ３５の付加が行なわれ、出力端子２
０から伝送路５へ信号を送出する。伝送路５では、信号
は図４のごとき伝送路フレーム４７に構成されている。
図１において、まず、情報信号入力端子１に映像信号な
どアナログの情報信号が入力され、アナログ・ディジタ
ル変換部２でディジタル信号に変換され、送信装置３２
の情報信号フレーム構成部３に入力される。情報信号フ
レーム構成部３では、図２に示すように、入力端子１０
から入力されたディジタル情報信号の速度差検出とスタ
ッフ挿入制御がスタッフ制御部１３で、インタフェース
速度への速度変換とヘッダ領域の確保、スタッフの挿入
がＦＩＦＯバッファ１１で、情報信号フレーム同期情
報、スタッフ制御情報などの情報信号ヘッダ４１の付加
が情報信号ヘッダ合成部１２で行なわれ、インタフェー
ス速度に変換された信号は、情報信号フレーム４４を構
成した状態で伝送路フレーム構成部４に入力される。こ
の際、インタフェース信号のクロックは、伝送路フレー
ム構成部４から情報信号フレーム構成部３に伝えられる
が、情報信号ヘッダ合成部１２に対するヘッダ付加位置
情報、スタッフ制御部１３に対するフレーム長情報やフ
レーム内データ量情報などの情報信号フレーム制御情報
は、情報信号フレーム制御部１４によって生成される。
伝送路フレーム構成部４では、ＦＩＦＯバッファ１５に
よる伝送路速度への速度変換と伝送路ヘッダ合成部１６
による伝送路ヘッダ３５の付加が行なわれ、出力端子２
０から伝送路５へ信号を送出する。伝送路５では、信号
は図４のごとき伝送路フレーム４７に構成されている。
【００２６】一方、受信装置３３では、図３に示すよう
に、入力端子２１から伝送路信号が伝送路フレーム分解
部６に入力され、伝送路フレーム同期検出保護部２２に
よって伝送路フレーム４７のフレーム同期が確立され
る。ＦＩＦＯバッファ２４でインタフェース速度に変換
された信号は、インタフェース信号クロック生成部２５
によって生成されるインタフェース信号のクロックとと
もに情報信号フレーム分解部７に入力される。情報信号
フレーム分解部７では、情報信号フレーム同期検出保護
部２６によって情報信号フレーム４４のフレーム同期が
伝送路フレーム４７とは独立に確立され、情報信号フレ
ーム制御部２７で生成される情報信号フレーム制御情報
によって情報信号ヘッダ４１を分離し、情報信号フレー
ム制御情報および情報信号ヘッダ４１内のスタッフ制御
情報によってスタッフ制御部２８によりスタッフ除去制
御を行ない、情報信号クロック生成部３０によってディ
ジタル情報信号クロックを復元し、ＦＩＦＯバッファ２
９によってヘッダ領域とスタッフの除去を行なってディ
ジタル情報信号データを復元し、出力端子３１からディ
ジタル・アナログ変換部８へ送出する。ディジタル・ア
ナログ変換部８では、元のアナログ情報信号を復元し
て、出力端子９から出力する。
に、入力端子２１から伝送路信号が伝送路フレーム分解
部６に入力され、伝送路フレーム同期検出保護部２２に
よって伝送路フレーム４７のフレーム同期が確立され
る。ＦＩＦＯバッファ２４でインタフェース速度に変換
された信号は、インタフェース信号クロック生成部２５
によって生成されるインタフェース信号のクロックとと
もに情報信号フレーム分解部７に入力される。情報信号
フレーム分解部７では、情報信号フレーム同期検出保護
部２６によって情報信号フレーム４４のフレーム同期が
伝送路フレーム４７とは独立に確立され、情報信号フレ
ーム制御部２７で生成される情報信号フレーム制御情報
によって情報信号ヘッダ４１を分離し、情報信号フレー
ム制御情報および情報信号ヘッダ４１内のスタッフ制御
情報によってスタッフ制御部２８によりスタッフ除去制
御を行ない、情報信号クロック生成部３０によってディ
ジタル情報信号クロックを復元し、ＦＩＦＯバッファ２
９によってヘッダ領域とスタッフの除去を行なってディ
ジタル情報信号データを復元し、出力端子３１からディ
ジタル・アナログ変換部８へ送出する。ディジタル・ア
ナログ変換部８では、元のアナログ情報信号を復元し
て、出力端子９から出力する。
【００２７】このように、上記実施例によれば、送信装
置の情報信号フレーム構成部３で生成された情報信号ヘ
ッダ４１内の情報信号フレーム同期情報によって、受信
装置３３の情報信号フレーム分解部７では任意の情報信
号フレーム４４のフレーム同期を確立することができ、
さらに情報信号ヘッダ４１内のスタッフ情報を取得して
情報信号を復元することができる。これらの動作は、伝
送路のフレーム構成および伝送路フレーム構成部・分解
部に依存することなく行なうことができる。
置の情報信号フレーム構成部３で生成された情報信号ヘ
ッダ４１内の情報信号フレーム同期情報によって、受信
装置３３の情報信号フレーム分解部７では任意の情報信
号フレーム４４のフレーム同期を確立することができ、
さらに情報信号ヘッダ４１内のスタッフ情報を取得して
情報信号を復元することができる。これらの動作は、伝
送路のフレーム構成および伝送路フレーム構成部・分解
部に依存することなく行なうことができる。
【００２８】さらに、上記実施例によれば、伝送路フレ
ーム４７の構成に依存しない情報信号フレーム４４を構
成することによって、任意の伝送路と情報信号の組み合
わせにおいて適切なスタッフ率を得ることができ、残留
ジッタの増大を防止することで情報信号の品質を劣化さ
せずに伝送を行なえるという効果を有する。これは、伝
送速度、情報速度および情報信号のフレーム長によって
スタッフ率が以下の式のように決定されるからである。
ーム４７の構成に依存しない情報信号フレーム４４を構
成することによって、任意の伝送路と情報信号の組み合
わせにおいて適切なスタッフ率を得ることができ、残留
ジッタの増大を防止することで情報信号の品質を劣化さ
せずに伝送を行なえるという効果を有する。これは、伝
送速度、情報速度および情報信号のフレーム長によって
スタッフ率が以下の式のように決定されるからである。
【００２９】
【数１】
【００３０】また（数１）から情報信号のフレーム長に
よって入力周波数の変動幅に対するスタッフ率の変動幅
が、 スタッフ率変動幅＝１−フレーム長×入力周波数変動幅
＋（フレーム長×入力周波数変動幅） のように決定されるため、本実施例によれば残留ジッタ
が増大する領域を回避した情報信号フレームを構成する
ことが可能となるからである。
よって入力周波数の変動幅に対するスタッフ率の変動幅
が、 スタッフ率変動幅＝１−フレーム長×入力周波数変動幅
＋（フレーム長×入力周波数変動幅） のように決定されるため、本実施例によれば残留ジッタ
が増大する領域を回避した情報信号フレームを構成する
ことが可能となるからである。
【００３１】一例として、本実施例において、情報信号
としてサンプリング周波数１０．７３８６３５ＭＨｚ、
量子化ビット８でディジタル化した映像信号をフレーム
長８４バイトの情報信号フレームを構成して伝送した場
合の入力周波数変動対残留ジッタ特性を図５に示す。
としてサンプリング周波数１０．７３８６３５ＭＨｚ、
量子化ビット８でディジタル化した映像信号をフレーム
長８４バイトの情報信号フレームを構成して伝送した場
合の入力周波数変動対残留ジッタ特性を図５に示す。
【００３２】なお、上記実施例のうち、フレーム長やフ
レーム内のデータ量、スタッフバイトの位置など情報信
号フレーム４４の構成のうち、スタッフ制御に必要な情
報をすべて外部から、送信装置３２においてはスタッフ
制御部１３、受信装置３３においてはスタッフ制御部２
８に供給する形式としたが、これらをあらかじめスタッ
フ制御部内に保持する形式としてもよく、このようにす
ると回路構成の簡略化を図ることができる。
レーム内のデータ量、スタッフバイトの位置など情報信
号フレーム４４の構成のうち、スタッフ制御に必要な情
報をすべて外部から、送信装置３２においてはスタッフ
制御部１３、受信装置３３においてはスタッフ制御部２
８に供給する形式としたが、これらをあらかじめスタッ
フ制御部内に保持する形式としてもよく、このようにす
ると回路構成の簡略化を図ることができる。
【００３３】
【発明の効果】本発明は、上記実施例から明らかなよう
に、情報信号ヘッダ内の情報信号フレーム同期情報を利
用して情報信号フレームのフレーム同期を確立すること
により、伝送路フレームの構成に依存しない任意の情報
信号フレームに情報信号をフレーム化して伝送するよう
にしたものであり、伝送路フレームの構成に依存しない
情報信号フレームを構成できることから、任意の伝送路
と情報信号の組み合わせにおいて適切なスタッフ率を得
ることができ、残留ジッタの増大を防止することにより
情報信号の品質を劣化させずに伝送を行なうことができ
る。
に、情報信号ヘッダ内の情報信号フレーム同期情報を利
用して情報信号フレームのフレーム同期を確立すること
により、伝送路フレームの構成に依存しない任意の情報
信号フレームに情報信号をフレーム化して伝送するよう
にしたものであり、伝送路フレームの構成に依存しない
情報信号フレームを構成できることから、任意の伝送路
と情報信号の組み合わせにおいて適切なスタッフ率を得
ることができ、残留ジッタの増大を防止することにより
情報信号の品質を劣化させずに伝送を行なうことができ
る。
【図１】本発明の一実施例におけるディジタル信号伝送
装置の全体構成を示す概略ブロック図
装置の全体構成を示す概略ブロック図
【図２】図１に示す装置における送信装置の概略ブロッ
ク図
ク図
【図３】図１に示す装置における受信装置の概略ブロッ
ク図
ク図
【図４】本発明の一実施例における伝送フレームの構成
図
図
【図５】本発明の一実施例および従来例における残留ジ
ッタ特性曲線図
ッタ特性曲線図
【図６】従来例におけるディジタル信号伝送装置の全体
構成を示す概略ブロック図
構成を示す概略ブロック図
【図７】図６に示す装置における送信装置の概略ブロッ
ク図
ク図
【図８】図６に示す装置における受信装置の概略ブロッ
ク図
ク図
【図９】従来例における伝送フレームの構成図
１ 情報信号入力端子 ２ アナログ・ディジタル変換部 ３ 情報信号フレーム構成部 ４ 伝送路フレーム構成部 ５ 伝送路 ６ 伝送路フレーム分解部 ７ 情報信号フレーム分解部 ８ ディジタル・アナログ変換部 ９ 情報信号出力端子 １０ ディジタル情報信号入力端子 １１ ＦＩＦＯバッファ（情報信号速度変換部） １２ 情報信号ヘッダ合成部 １３ スタッフ制御部 １４ 情報信号フレーム制御部 １５ ＦＩＦＯバッファ（インタフェース信号速度変換
部） １６ 伝送路ヘッダ合成部 １７ インタフェース信号クロック生成部 １８ 伝送路フレーム制御部 １９ 伝送路クロック生成部 ２０ 伝送路出力端子 ２１ 伝送路入力端子 ２２ 伝送路フレーム同期検出保護部 ２３ 伝送路フレーム制御部 ２４ ＦＩＦＯバッファ（インタフェース信号速度変換
部） ２５ インタフェース信号クロック生成部 ２６ 情報信号フレーム同期検出保護部 ２７ 情報信号フレーム制御部 ２８ スタッフ制御部 ２９ ＦＩＦＯバッファ（情報信号速度変換部） ３０ 情報信号クロック生成部 ３１ ディジタル情報信号出力端子 ３２ 送信装置 ３３ 受信装置 ４１ 情報信号ヘッダ ４２ スタッフバイト ４３ 情報信号データ領域 ４４ 情報信号フレーム ４５ 伝送路ヘッダ ４６ 伝送路データ領域 ４７ 伝送路フレーム
部） １６ 伝送路ヘッダ合成部 １７ インタフェース信号クロック生成部 １８ 伝送路フレーム制御部 １９ 伝送路クロック生成部 ２０ 伝送路出力端子 ２１ 伝送路入力端子 ２２ 伝送路フレーム同期検出保護部 ２３ 伝送路フレーム制御部 ２４ ＦＩＦＯバッファ（インタフェース信号速度変換
部） ２５ インタフェース信号クロック生成部 ２６ 情報信号フレーム同期検出保護部 ２７ 情報信号フレーム制御部 ２８ スタッフ制御部 ２９ ＦＩＦＯバッファ（情報信号速度変換部） ３０ 情報信号クロック生成部 ３１ ディジタル情報信号出力端子 ３２ 送信装置 ３３ 受信装置 ４１ 情報信号ヘッダ ４２ スタッフバイト ４３ 情報信号データ領域 ４４ 情報信号フレーム ４５ 伝送路ヘッダ ４６ 伝送路データ領域 ４７ 伝送路フレーム
Claims (4)
- 【請求項１】 伝送路と同期していない情報信号を伝送
するディジタル同期伝送を行なう際に、伝送路フレーム
内のデータ領域内に情報信号ヘッダを有する情報信号フ
レームを設け、前記情報信号ヘッダ内の情報信号フレー
ム同期情報を利用して前記情報信号フレームのフレーム
同期を確立することにより、前記伝送路フレームの構成
に依存しない任意の情報信号フレームに、情報信号をフ
レーム化して伝送することを特徴とするディジタル信号
伝送方法。 - 【請求項２】 情報信号を入力される情報信号速度変換
部と、情報信号速度変換部におけるスタッフ挿入動作と
情報信号ヘッダ内のスタッフ制御情報の制御を行なうス
タッフ制御部と、情報信号速度変換部の出力データに情
報信号ヘッダを合成する情報信号ヘッダ合成部と、スタ
ッフ制御部および情報信号ヘッダ合成部に通知されるフ
レーム制御情報を生成する情報信号フレーム制御部とを
有する情報信号フレーム構成部と、 伝送路クロック生成部と、インタフェース信号クロック
生成部と、インタフェース信号を入力されるインタフェ
ース信号速度変換部と、伝送路フレーム制御情報を生成
する伝送路フレーム制御部と、伝送路ヘッダを合成する
伝送路ヘッダ合成部とを有する伝送路フレーム構成部と
を備え、 前記情報信号フレーム構成部は、情報信号を入力されて
インタフェース信号を出力し、前記伝送路フレーム構成
部は、インタフェース信号を入力されて伝送路信号を出
力し、前記情報信号フレーム制御部において生成される
情報信号フレーム同期情報を前記情報信号ヘッダ合成部
において情報信号ヘッダ内に付加して伝送する送信装置
を備えたディジタル信号伝送装置。 - 【請求項３】 伝送路信号のフレーム同期を確立する伝
送路フレーム同期検出保護部と、伝送路フレーム制御情
報を生成する伝送路フレーム制御部と、インタフェース
信号を出力するインタフェース信号速度変換部と、イン
タフェース信号クロック生成部とを有する伝送路フレー
ム分解部と、 情報信号のフレーム同期を確立する情報信号フレーム同
期検出保護部と、情報信号フレーム制御情報を生成する
情報信号フレーム制御部と、情報信号ヘッダ内のスタッ
フ制御情報によって情報信号速度変換部におけるスタッ
フ除去動作の制御を行なうスタッフ制御部と、情報信号
を出力する情報信号速度変換部と、情報信号クロック生
成部とを有する情報信号フレーム分解部とを備え、 前記伝送路フレーム分解部は、伝送路信号を入力されて
インタフェース信号を出力し、前記情報信号フレーム構
成部は、インタフェース信号を入力されて情報信号を出
力し、前記情報信号フレーム構成部は、インタフェース
信号を入力されて情報信号を出力し、伝送されてきた情
報信号ヘッダ内の情報信号フレーム同期情報により前記
情報信号フレーム同期検出保護部において情報信号フレ
ームのフレーム同期を確立する受信装置を備えたディジ
タル信号伝送装置。 - 【請求項４】 アナログ・ディジタル変換部と、請求項
２記載の送信装置と、同期ディジタルハイアラキに準拠
した伝送路と、請求項３記載の受信装置と、ディジタル
・アナログ変換部とを備えたディジタル信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028206A JPH05227115A (ja) | 1992-02-14 | 1992-02-14 | ディジタル信号伝送方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4028206A JPH05227115A (ja) | 1992-02-14 | 1992-02-14 | ディジタル信号伝送方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227115A true JPH05227115A (ja) | 1993-09-03 |
Family
ID=12242191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4028206A Pending JPH05227115A (ja) | 1992-02-14 | 1992-02-14 | ディジタル信号伝送方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227115A (ja) |
-
1992
- 1992-02-14 JP JP4028206A patent/JPH05227115A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0882359B1 (en) | Multimedia communications with system-dependent adaptive delays | |
| JP5370350B2 (ja) | 信号受信装置 | |
| US6272138B1 (en) | Method and apparatus for reducing jitter or wander on internetworking between ATM network and PDH network | |
| JPH0846725A (ja) | 統合型電話／ケーブル・ネットワーク・システム | |
| US5434890A (en) | Method of transmitting a digital signal, digital signal transmission and reception apparatus and digital signal transmission apparatus | |
| US3980830A (en) | Compatible picturephone system | |
| JPH05227115A (ja) | ディジタル信号伝送方法および装置 | |
| JP4491771B2 (ja) | 光送受信システム | |
| JPH0514399A (ja) | 画像パケツト通信システム | |
| EP0962063A1 (en) | Compensating for fading in analog am radio signals | |
| US20010053147A1 (en) | Synchronous data transmission system | |
| JPH09275380A (ja) | ディジタル映像信号の時分割多重方法及び装置 | |
| JP3767966B2 (ja) | データ伝送装置 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| JPH0698196A (ja) | テレビジョン信号デジタル伝送方式 | |
| JP3421711B2 (ja) | 標本化クロック再生システムおよび装置 | |
| JPH04362827A (ja) | パケット通信方式 | |
| JPH11275534A (ja) | Ａｅｓ／ｅｂｕ音声分離・多重機能付きハイビジョンフレーム・シンクロナイザ装置 | |
| JPH05168007A (ja) | 画像通信装置 | |
| JP2001094539A (ja) | 仮想同期型通信システムおよび仮想同期型通信方法 | |
| JPS61200787A (ja) | デイジタルビデオ伝送方式 | |
| JP2000244827A (ja) | 映像伝送装置 | |
| JP2007259118A (ja) | 中継伝送を考慮した無線伝送方法及びその装置 | |
| JPH0818954A (ja) | 画像伝送装置 |