JPH0522630A - セツトアツプ調整回路 - Google Patents
セツトアツプ調整回路Info
- Publication number
- JPH0522630A JPH0522630A JP3191052A JP19105291A JPH0522630A JP H0522630 A JPH0522630 A JP H0522630A JP 3191052 A JP3191052 A JP 3191052A JP 19105291 A JP19105291 A JP 19105291A JP H0522630 A JPH0522630 A JP H0522630A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- voltage
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 セットアップ調整電圧付近でのリニアリテイ
を良好にする。 【構成】 調整回路10でセットアップ調整電圧を生成
し、差動アンプ20の一入力に導入する。差動アンプ20に
帰還用トランジスタQ5を設けトランジスタQ2のベー
ス電圧とセットアップ調整電圧を一致させる。入力信号
は差動回路40を介してトランジスタQ4のベースに導入
され、差動アンプ30に帰還用トランジスタQ8を設けト
ランジスタQ4のベース電圧とトランジスタQ3のベー
ス電圧を一致させる。トランジスタQ4のベース電圧が
セットアップ調整電圧により小さいとき差動アンプ30及
び帰還用トランジスタQ8はオフ状態、差動アンプ20及
び帰還用トランジスタQ5はオン状態である。トランジ
スタQ4のベース電圧がセットアップ調整電圧により大
きくなると、差動アンプ30及び帰還用トランジスタQ8
が急峻にオン状態になり帰還用トランジスタQ5のエミ
ッタ電流の流れが阻止され、差動アンプ20及び帰還用ト
ランジスタQ5が急峻にオフ状態になる。
を良好にする。 【構成】 調整回路10でセットアップ調整電圧を生成
し、差動アンプ20の一入力に導入する。差動アンプ20に
帰還用トランジスタQ5を設けトランジスタQ2のベー
ス電圧とセットアップ調整電圧を一致させる。入力信号
は差動回路40を介してトランジスタQ4のベースに導入
され、差動アンプ30に帰還用トランジスタQ8を設けト
ランジスタQ4のベース電圧とトランジスタQ3のベー
ス電圧を一致させる。トランジスタQ4のベース電圧が
セットアップ調整電圧により小さいとき差動アンプ30及
び帰還用トランジスタQ8はオフ状態、差動アンプ20及
び帰還用トランジスタQ5はオン状態である。トランジ
スタQ4のベース電圧がセットアップ調整電圧により大
きくなると、差動アンプ30及び帰還用トランジスタQ8
が急峻にオン状態になり帰還用トランジスタQ5のエミ
ッタ電流の流れが阻止され、差動アンプ20及び帰還用ト
ランジスタQ5が急峻にオフ状態になる。
Description
【0001】
【産業上の利用分野】本発明は映像回路の中でも映像信
号のセットアップレベルを設定するセットアップ調整回
路に関する。
号のセットアップレベルを設定するセットアップ調整回
路に関する。
【0002】
【従来の技術】この種の従来例として図4、図5に示す
回路がある。図4に示すものは一般的なセットアップ調
整回路の回路例である。差動増幅回路を構成するトラン
ジスタQ16のベースには入力信号が、トランジスタQ17
のベースには可変抵抗器Sにより生成したセットアップ
調整電圧が夫々導入され、出力がトランジスタQ16、17
の共通エミッタから取り出されるようになっている。た
だこの回路では、トランジスタQ16、17の切り換わりが
急峻でないため、セットアップ調整電圧付近でのリニア
リテイが損なわれるという欠点がある。
回路がある。図4に示すものは一般的なセットアップ調
整回路の回路例である。差動増幅回路を構成するトラン
ジスタQ16のベースには入力信号が、トランジスタQ17
のベースには可変抵抗器Sにより生成したセットアップ
調整電圧が夫々導入され、出力がトランジスタQ16、17
の共通エミッタから取り出されるようになっている。た
だこの回路では、トランジスタQ16、17の切り換わりが
急峻でないため、セットアップ調整電圧付近でのリニア
リテイが損なわれるという欠点がある。
【0003】図5に示すものはこの点を改良した回路例
である。この回路の大きな特徴はトランジスタQ18、19
からなる差動増幅回路にトランジスタQ20、21からなる
差動回路を付加した点にある。例えば、入力信号の電圧
がセットアップ調整電圧より僅かでも高くなったとする
と、差動増幅回路の出力電流が増大することによりトラ
ンジスタQ20が急にターンオンする。即ち、トランジス
タQ19のエミッタ電流は外部から妨げられる形となり、
その結果、トランジスタQ19が強制的にターンオフする
ことになる。よって、トランジスタQ18、19の切り換わ
りが図4に示す回路より急峻であるために、セットアッ
プ調整電圧付近でのリニアリテイが良好となる。
である。この回路の大きな特徴はトランジスタQ18、19
からなる差動増幅回路にトランジスタQ20、21からなる
差動回路を付加した点にある。例えば、入力信号の電圧
がセットアップ調整電圧より僅かでも高くなったとする
と、差動増幅回路の出力電流が増大することによりトラ
ンジスタQ20が急にターンオンする。即ち、トランジス
タQ19のエミッタ電流は外部から妨げられる形となり、
その結果、トランジスタQ19が強制的にターンオフする
ことになる。よって、トランジスタQ18、19の切り換わ
りが図4に示す回路より急峻であるために、セットアッ
プ調整電圧付近でのリニアリテイが良好となる。
【0004】
【発明が解決しようとする課題】しかしながら、図5に
示す回路であっても、現状以上の高画質を得る上では、
セットアップ調整電圧付近でのリニアリテイが十分では
ない。本発明は上記背景の下に創作されたものであり、
その目的とするところは、入力信号に関してセットアッ
プ調整電圧付近でのリニアリテイを現状以上の良好にす
ることができるセットアップ調整回路に関する。
示す回路であっても、現状以上の高画質を得る上では、
セットアップ調整電圧付近でのリニアリテイが十分では
ない。本発明は上記背景の下に創作されたものであり、
その目的とするところは、入力信号に関してセットアッ
プ調整電圧付近でのリニアリテイを現状以上の良好にす
ることができるセットアップ調整回路に関する。
【0005】
【課題を解決するための手段】本発明にかかるセットア
ップ調整回路は、セットアップ調整電圧を生成する調整
回路と、正相用入力トランジスタのベースにはセットア
ップ調整電圧が導入される一方、逆相用入力トランジス
タのベースには出力端子が接続された第1の差動増幅回
路と、正相用入力トランジスタのベースには入力信号が
導入される一方、逆相用入力トランジスタのベースには
前記出力端子が接続された第2の差動増幅回路と、第
1、第2の差動増幅回路における正相用入力トランジス
タのベース電圧と逆相用入力トランジスタのベース電圧
とを夫々一致させるべく第1、第2の差動増幅回路に対
して夫々帰還をかけるトランジスタであって、各ベース
には第1、第2の差動増幅回路の出力電流が夫々導入さ
れており且つ各コレクタには電源側が、各エミッタには
前記出力端子、定電流源を介して接地側が夫々接続され
た第1、第2の帰還用トランジスタとを具備しているこ
とを特徴とする。
ップ調整回路は、セットアップ調整電圧を生成する調整
回路と、正相用入力トランジスタのベースにはセットア
ップ調整電圧が導入される一方、逆相用入力トランジス
タのベースには出力端子が接続された第1の差動増幅回
路と、正相用入力トランジスタのベースには入力信号が
導入される一方、逆相用入力トランジスタのベースには
前記出力端子が接続された第2の差動増幅回路と、第
1、第2の差動増幅回路における正相用入力トランジス
タのベース電圧と逆相用入力トランジスタのベース電圧
とを夫々一致させるべく第1、第2の差動増幅回路に対
して夫々帰還をかけるトランジスタであって、各ベース
には第1、第2の差動増幅回路の出力電流が夫々導入さ
れており且つ各コレクタには電源側が、各エミッタには
前記出力端子、定電流源を介して接地側が夫々接続され
た第1、第2の帰還用トランジスタとを具備しているこ
とを特徴とする。
【0006】
【実施例】以下、本発明にかかるセットアップ調整回路
の一実施例を図面を参照して説明する。図1はセットア
ップ調整回路の回路図、図2はセットアップ調整回路の
主要部の電圧波形を示すグラフ、図3はセットアップ調
整回路の入出力特性を示すグラフである。
の一実施例を図面を参照して説明する。図1はセットア
ップ調整回路の回路図、図2はセットアップ調整回路の
主要部の電圧波形を示すグラフ、図3はセットアップ調
整回路の入出力特性を示すグラフである。
【0007】ここに例をあげて説明するセットアップ調
整回路はCCD信号の処理に使用されるものであり、図
外の映像回路前段部から導かれた入力信号( 映像信号)
等が差動回路40に入力される。
整回路はCCD信号の処理に使用されるものであり、図
外の映像回路前段部から導かれた入力信号( 映像信号)
等が差動回路40に入力される。
【0008】差動回路40はトランジスタQ14、Q15等か
らなり、トランジスタQ14のベースには入力信号が導入
されている一方、トランジスタQ15のベースには入力信
号に同期したがBLKパルス(図中BLK信号)が導入
されている。即ち、BLKパルスが非アクティブである
ときには、トランジスタQ14のみがオン状態となる一
方、アクティブであるときには、トランジスタQ15のみ
がオン状態となる。BLKパルスがアクティブである期
間を除き、差動回路40の出力は、入力信号と同じ波形と
なるが、入力信号に対してトランジスタQ14のベースエ
ミッタ間電圧だけシフトした電圧となる(図2参照)。
これは差動アンプ30の一入力に導かれている。
らなり、トランジスタQ14のベースには入力信号が導入
されている一方、トランジスタQ15のベースには入力信
号に同期したがBLKパルス(図中BLK信号)が導入
されている。即ち、BLKパルスが非アクティブである
ときには、トランジスタQ14のみがオン状態となる一
方、アクティブであるときには、トランジスタQ15のみ
がオン状態となる。BLKパルスがアクティブである期
間を除き、差動回路40の出力は、入力信号と同じ波形と
なるが、入力信号に対してトランジスタQ14のベースエ
ミッタ間電圧だけシフトした電圧となる(図2参照)。
これは差動アンプ30の一入力に導かれている。
【0009】差動アンプ30( 第2の差動増幅回路に相当
する)は、トランジスタQ4、Q3(正相用、逆相用入
力トランジスタ)、トランジスタQ9、10、定電流源I
2 から構成されている。トランジスタQ4のベースには
入力信号が導入されており、トランジスタQ3のベース
には出力端子T等が接続されている。トランジスタQ3
のコレクタ側から取り出された差動アンプ30の出力電流
は帰還用トランジスタQ8のベース等に導かれている。
する)は、トランジスタQ4、Q3(正相用、逆相用入
力トランジスタ)、トランジスタQ9、10、定電流源I
2 から構成されている。トランジスタQ4のベースには
入力信号が導入されており、トランジスタQ3のベース
には出力端子T等が接続されている。トランジスタQ3
のコレクタ側から取り出された差動アンプ30の出力電流
は帰還用トランジスタQ8のベース等に導かれている。
【0010】帰還用トランジスタQ8(第2の帰還用ト
ランジスタに相当する)は差動アンプ30に対して帰還を
かけるトランジスタであって、そのコレクタには電源が
接続されている一方、エミッタには出力端子T、定電流
源I3を介して接地されている。
ランジスタに相当する)は差動アンプ30に対して帰還を
かけるトランジスタであって、そのコレクタには電源が
接続されている一方、エミッタには出力端子T、定電流
源I3を介して接地されている。
【0011】また、図中10はセットアップ調整電圧を生
成する調整回路であって、可変抵抗器S、トランジスタ
Q13等から構成されている。即ち、可変抵抗器Sを調整
するとトランジスタQ13のエミッタ電圧たるセットアッ
プ調整電圧が変化するようになっている。セットアップ
調整電圧は差動アンプ20の一入力に導かれている。
成する調整回路であって、可変抵抗器S、トランジスタ
Q13等から構成されている。即ち、可変抵抗器Sを調整
するとトランジスタQ13のエミッタ電圧たるセットアッ
プ調整電圧が変化するようになっている。セットアップ
調整電圧は差動アンプ20の一入力に導かれている。
【0012】差動アンプ20(第1の差動増幅回路に相当
する)は差動アンプ30と同じ回路であって、トランジス
タQ1、Q2(正相用、逆相用入力トランジスタ)、ト
ランジスタQ11、12、定電流源I1 から構成されてい
る。トランジスタQ1のベースにはセットアップ調整電
圧が導入されており、トランジスタQ2のベースには出
力端子T等が接続されている。トランジスタQ2のコレ
クタ側から取り出された差動アンプ20の出力電流は帰還
用トランジスタQ5のベース等に導かれている。
する)は差動アンプ30と同じ回路であって、トランジス
タQ1、Q2(正相用、逆相用入力トランジスタ)、ト
ランジスタQ11、12、定電流源I1 から構成されてい
る。トランジスタQ1のベースにはセットアップ調整電
圧が導入されており、トランジスタQ2のベースには出
力端子T等が接続されている。トランジスタQ2のコレ
クタ側から取り出された差動アンプ20の出力電流は帰還
用トランジスタQ5のベース等に導かれている。
【0013】帰還用トランジスタQ5(第1の帰還用ト
ランジスタに相当する)は帰還用トランジスタQ8と同
じく差動アンプ20に対して帰還をかけるトランジスタで
あって、そのコレクタには電源が接続されている一方、
エミッタには出力端子T、定電流源I3 を介して接地さ
れている。
ランジスタに相当する)は帰還用トランジスタQ8と同
じく差動アンプ20に対して帰還をかけるトランジスタで
あって、そのコレクタには電源が接続されている一方、
エミッタには出力端子T、定電流源I3 を介して接地さ
れている。
【0014】なお、本実施例ではトランジスタQ2、Q
3が飽和して切り換わりが遅くなるのを防止するため
に、トランジスタQ2についてトランジスタQ7が、ト
ランジスタQ3についてトランジスタQ6が夫々設けら
れている。トランジスタQ7のベースは帰還用トランジ
スタQ8のベースと共通にされており、コレクタは電源
に接続されている一方、エミッタはトランジスタQ2の
コレクタに接続されている。トランジスタQ6について
も同様であるので説明は省略する。
3が飽和して切り換わりが遅くなるのを防止するため
に、トランジスタQ2についてトランジスタQ7が、ト
ランジスタQ3についてトランジスタQ6が夫々設けら
れている。トランジスタQ7のベースは帰還用トランジ
スタQ8のベースと共通にされており、コレクタは電源
に接続されている一方、エミッタはトランジスタQ2の
コレクタに接続されている。トランジスタQ6について
も同様であるので説明は省略する。
【0015】上記のように構成されたセットアップ調整
回路の入出力特性を図3に示す。この図を参照してセッ
トアップ調整回路の動作について説明する。
回路の入出力特性を図3に示す。この図を参照してセッ
トアップ調整回路の動作について説明する。
【0016】可変抵抗器Sを調整すると、セットアップ
調整電圧(トランジスタQ1のベース電圧)が変化する
ことは既に述べたが、これに追随してトランジスタQ2
のベース電圧も変化する。例えば、トランジスタQ1の
ベース電圧がトランジスタQ2のベース電圧に対して僅
かに高くなったとすると、差動アンプ20の出力電流が大
きく変化して、帰還用トランジスタQ5のエミッタ電圧
(トランジスタQ2のベース電圧)が高くなり、この結
果、トランジスタQ1のベース電圧とトランジスタQ2
のベース電圧とは常に一致することになる。このとき帰
還用トランジスタQ5のエミッタ電流の流れを妨げるも
のは存在しない。
調整電圧(トランジスタQ1のベース電圧)が変化する
ことは既に述べたが、これに追随してトランジスタQ2
のベース電圧も変化する。例えば、トランジスタQ1の
ベース電圧がトランジスタQ2のベース電圧に対して僅
かに高くなったとすると、差動アンプ20の出力電流が大
きく変化して、帰還用トランジスタQ5のエミッタ電圧
(トランジスタQ2のベース電圧)が高くなり、この結
果、トランジスタQ1のベース電圧とトランジスタQ2
のベース電圧とは常に一致することになる。このとき帰
還用トランジスタQ5のエミッタ電流の流れを妨げるも
のは存在しない。
【0017】なお、差動アンプ30及び帰還用トランジス
タQ8についても全く同じように動作し、トランジスタ
Q4のベース電圧とトランジスタQ3のベース電圧とは
常に一致することになる。
タQ8についても全く同じように動作し、トランジスタ
Q4のベース電圧とトランジスタQ3のベース電圧とは
常に一致することになる。
【0018】一方、入力信号の電圧が図中αに相当する
領域でセットアップ調整電圧より遙かに低く、トランジ
スタQ4のベース電圧がトランジスタQ3のベース電圧
(トランジスタQ2のベース電圧)より低いときには、
トランジスタQ4はオフ状態であるので、差動アンプ30
は動作せず(帰還用トランジスタQ8はオフ状態)、出
力端子TにはトランジスタQ2のベース電圧、言い換え
ると、セットアップ調整電圧が出力端子Tに出力され
る。
領域でセットアップ調整電圧より遙かに低く、トランジ
スタQ4のベース電圧がトランジスタQ3のベース電圧
(トランジスタQ2のベース電圧)より低いときには、
トランジスタQ4はオフ状態であるので、差動アンプ30
は動作せず(帰還用トランジスタQ8はオフ状態)、出
力端子TにはトランジスタQ2のベース電圧、言い換え
ると、セットアップ調整電圧が出力端子Tに出力され
る。
【0019】また、入力信号の電圧が図中βに相当する
領域まで上昇して、トランジスタQ4のベース電圧がト
ランジスタQ3のベース電圧(トランジスタQ2のベー
ス電圧)より僅かにでも高くなると、差動アンプ30が急
峻に動作して、その出力電流が増大し、帰還用トランジ
スタQ8がターンオンする。これに伴って、帰還用トラ
ンジスタQ5のエミッタ電流の流れが帰還用トランジス
タQ8のエミッタ電流の存在により規制される結果、帰
還用トランジスタQ5及び差動アンプ20は非動作状態に
急峻に変化する。
領域まで上昇して、トランジスタQ4のベース電圧がト
ランジスタQ3のベース電圧(トランジスタQ2のベー
ス電圧)より僅かにでも高くなると、差動アンプ30が急
峻に動作して、その出力電流が増大し、帰還用トランジ
スタQ8がターンオンする。これに伴って、帰還用トラ
ンジスタQ5のエミッタ電流の流れが帰還用トランジス
タQ8のエミッタ電流の存在により規制される結果、帰
還用トランジスタQ5及び差動アンプ20は非動作状態に
急峻に変化する。
【0020】さらに、入力信号の電圧が図中γに相当す
る領域まで上昇すると、差動アンプ20等は依然として非
動作状態のままであるが、差動アンプ30等は動作状態で
あるので、トランジスタQ4のベース電圧と同じ電圧で
あるトランジスタQ3のベース電圧が出力端子Tに出力
される(図2参照)。
る領域まで上昇すると、差動アンプ20等は依然として非
動作状態のままであるが、差動アンプ30等は動作状態で
あるので、トランジスタQ4のベース電圧と同じ電圧で
あるトランジスタQ3のベース電圧が出力端子Tに出力
される(図2参照)。
【0021】差動アンプ20、30のゲイン及び帰還用トラ
ンジスタQ5、Q8の電流増幅率の相乗効果により、セ
ットアップ調整電圧とトランジスタQ4のベース電圧と
に僅かにでも差があると、差動アンプ20と差動アンプ30
との動作状態が急峻に切り替わることから、入力信号の
セットアップ調整電圧付近でのリニアリテイが十分確保
され、図3に示すような良好な入出力特性が得られるこ
とになる(図中には図4、図5の回路例による得られる
入出力特性が併せて示されている)。それ故、液晶ディ
スプレイの画質を高める上で非常に大きな意義がある。
ンジスタQ5、Q8の電流増幅率の相乗効果により、セ
ットアップ調整電圧とトランジスタQ4のベース電圧と
に僅かにでも差があると、差動アンプ20と差動アンプ30
との動作状態が急峻に切り替わることから、入力信号の
セットアップ調整電圧付近でのリニアリテイが十分確保
され、図3に示すような良好な入出力特性が得られるこ
とになる(図中には図4、図5の回路例による得られる
入出力特性が併せて示されている)。それ故、液晶ディ
スプレイの画質を高める上で非常に大きな意義がある。
【0022】なお、本発明にかかるセットアップ調整回
路はCCD信号の処理だけの適用に止まらないことは勿
論のこと、FETを用いる構成とすることも可能であ
る。
路はCCD信号の処理だけの適用に止まらないことは勿
論のこと、FETを用いる構成とすることも可能であ
る。
【0023】
【発明の効果】以上、本発明にかかるセットアップ調整
回路による場合には、第1、第2の差動増幅回路のゲイ
ン及び第1、第2の帰還用トランジスタの相乗効果によ
り、入力信号の電圧とセットアップ調整電圧とに僅かに
でも差があると、第1の差動増幅回路と第2の差動増幅
回路との動作状態が急峻に切り替わることから、従来に
比べて、入力信号のセットアップ調整電圧付近でのリニ
アリテイが良好となり、ディスプレイの画質を高める上
で大きな意義がある。
回路による場合には、第1、第2の差動増幅回路のゲイ
ン及び第1、第2の帰還用トランジスタの相乗効果によ
り、入力信号の電圧とセットアップ調整電圧とに僅かに
でも差があると、第1の差動増幅回路と第2の差動増幅
回路との動作状態が急峻に切り替わることから、従来に
比べて、入力信号のセットアップ調整電圧付近でのリニ
アリテイが良好となり、ディスプレイの画質を高める上
で大きな意義がある。
【図1】本発明の実施例を説明するための図であって、
セットアップ調整回路の回路図である。
セットアップ調整回路の回路図である。
【図2】図1に示すセットアップ調整回路の主要部の電
圧波形を示すグラフである。
圧波形を示すグラフである。
【図3】図1に示すセットアップ調整回路の入出力特性
を示すグラフである。
を示すグラフである。
【図4】従来のセットアップ調整回路を説明するための
図であって、図1に対応する図である。
図であって、図1に対応する図である。
【図5】別の従来例を説明するための図であって、図1
に対応する図である。
に対応する図である。
10 調整回路 20 差動アンプ Q1、Q2 トランジスタ Q5 帰還用トランジスタ 30 差動アンプ Q4、Q3 トランジスタ Q8 帰還用トランジスタ 40 差動回路 T 出力端子
Claims (1)
- 【特許請求の範囲】 【請求項1】 セットアップ調整電圧を生成する調整回
路と、正相用入力トランジスタのベースにはセットアッ
プ調整電圧が導入される一方、逆相用入力トランジスタ
のベースには出力端子が接続された第1の差動増幅回路
と、正相用入力トランジスタのベースには入力信号が導
入される一方、逆相用入力トランジスタのベースには前
記出力端子が接続された第2の差動増幅回路と、第1、
第2の差動増幅回路における正相用入力トランジスタの
ベース電圧と逆相用入力トランジスタのベース電圧とを
夫々一致させるべく第1、第2の差動増幅回路に対して
夫々帰還をかけるトランジスタであって、各ベースには
第1、第2の差動増幅回路の出力電流が夫々導入されて
おり且つ各コレクタには電源側が、各エミッタには前記
出力端子、定電流源を介して接地側が夫々接続された第
1、第2の帰還用トランジスタとを具備していることを
特徴とするセットアップ調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3191052A JPH0522630A (ja) | 1991-07-04 | 1991-07-04 | セツトアツプ調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3191052A JPH0522630A (ja) | 1991-07-04 | 1991-07-04 | セツトアツプ調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0522630A true JPH0522630A (ja) | 1993-01-29 |
Family
ID=16268096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3191052A Pending JPH0522630A (ja) | 1991-07-04 | 1991-07-04 | セツトアツプ調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0522630A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7044534B2 (en) | 2002-08-27 | 2006-05-16 | Kobelco Construction Machinery Co., Ltd. | Construction machine with front window-locking device |
-
1991
- 1991-07-04 JP JP3191052A patent/JPH0522630A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7044534B2 (en) | 2002-08-27 | 2006-05-16 | Kobelco Construction Machinery Co., Ltd. | Construction machine with front window-locking device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3534281A (en) | Soft saturating transistor amplifier | |
KR970013821A (ko) | 고이득 증폭 회로(high-gain amplifier circuit) | |
US3986051A (en) | Signal switching apparatus | |
US4015215A (en) | Push-pull power amplifier circuit | |
US6040740A (en) | Audio transient suppression device | |
US4367419A (en) | Analog switch | |
JPH0522630A (ja) | セツトアツプ調整回路 | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
JPH04318702A (ja) | スイッチングブリッジ増幅器 | |
JP3143262B2 (ja) | 増幅回路 | |
JP2656589B2 (ja) | ミユート機能付増幅回路 | |
JP2732672B2 (ja) | 増幅回路 | |
JP2693058B2 (ja) | 増幅回路 | |
JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
JPS6115621Y2 (ja) | ||
JP3338334B2 (ja) | 増幅回路 | |
JP3115612B2 (ja) | 増幅回路 | |
JPH0878979A (ja) | 信号処理装置 | |
KR0131218Y1 (ko) | 서라운드 신호 발생 회로 | |
JPH07240632A (ja) | ミューティング回路 | |
JP2615033B2 (ja) | スイツチ回路 | |
JP2909125B2 (ja) | スイッチ回路 | |
KR900006810Y1 (ko) | 서라운드 모우드 변환시 잡음 제거회로 | |
KR900006306Y1 (ko) | 이 음성씨스템의 음성 트랩 회로 | |
KR940002287Y1 (ko) | 모니터의 영상 증폭장치 |