JPH05226117A - Noise filter - Google Patents
Noise filterInfo
- Publication number
- JPH05226117A JPH05226117A JP4061273A JP6127392A JPH05226117A JP H05226117 A JPH05226117 A JP H05226117A JP 4061273 A JP4061273 A JP 4061273A JP 6127392 A JP6127392 A JP 6127392A JP H05226117 A JPH05226117 A JP H05226117A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- resistor
- electrodes
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
- Filters And Equalizers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バリスタ特性，コンデ
ンサ特性，及び抵抗特性を兼ね備えた３端子型のノイズ
フィルタに関し、特に電圧抑制能力を向上して半導体デ
バイスの破壊，誤動作を確実に防止でき、かつ部品点
数，実装コストを低減できるとともに、寿命特性の悪化
を回避できるようにした構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-terminal type noise filter having varistor characteristics, capacitor characteristics, and resistance characteristics, and in particular, it is possible to reliably prevent a semiconductor device from being damaged or malfunction by improving its voltage suppression capability. In addition, the present invention relates to a structure capable of reducing the number of parts and mounting cost and avoiding deterioration of life characteristics.
【０００２】[0002]
【従来の技術】コンピュータ機器に採用されるＩＣ，Ｌ
ＳＩをはじめとする半導体デバイスにおいては、静電気
サージ等のトランジェントノイズの侵入によって破壊，
誤動作するのを防止することが重要な課題となってい
る。このようなトランジェントノイズの侵入から防御す
る方法として、従来、セットや基板のグランドの設定や
基板内の電子部品素子の配列を工夫したり，あるいはデ
ィスク型バリスタやＬＣフィルタを回路に付加すること
によりノイズを吸収するのが一般的である。なかでも上
記バリスタは、回路に加えることが比較的簡単であり、
しかも低電圧，低容量であることから他の方法に比べて
ノイズ吸収素子として適している。またノイズ吸収素子
としてバリスタを採用する場合、これのバリスタ電圧は
できるだけ回路電圧に近づける必要があることから、低
電圧化が要求される。2. Description of the Related Art ICs and Ls used in computer equipment
In semiconductor devices such as SI, destruction due to intrusion of transient noise such as electrostatic surge,
Preventing malfunctions has become an important issue. As a method to prevent such intrusion of transient noise, conventionally, by setting the ground of the set or the board, arranging the electronic component elements in the board, or adding a disk type varistor or an LC filter to the circuit. It is common to absorb noise. Above all, the above varistor is relatively easy to add to the circuit,
Moreover, since it has a low voltage and a low capacity, it is more suitable as a noise absorbing element than other methods. When a varistor is used as the noise absorbing element, the varistor voltage of the varistor needs to be as close to the circuit voltage as possible, so that a low voltage is required.
【０００３】また、近年、コンピュータ機器の小型化，
薄型化が進むなかで、上記バリスタにおいても小型化，
ＳＭＴ（表面実装）化への対応が要請されている。しか
し、上記ディスク型バリスタではその構造からして小型
化，ＳＭＴ化に対応できない。このようなディスク型バ
リスタに代わるものとして、従来、積層型バリスタが提
案されている（例えば、特公昭58-23921号公報参照) 。In recent years, miniaturization of computer equipment,
As thinning advances, the varistor also becomes smaller,
It is required to support SMT (surface mounting). However, the above-mentioned disc type varistor cannot support downsizing and SMT due to its structure. As an alternative to the disc type varistor, a laminated type varistor has been conventionally proposed (see, for example, Japanese Patent Publication No. 58-23921).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の積層型バリスタでは、小型化，ＳＭＴ化には対応で
きるものの、電圧抑制能力は従来のディスク型バリスタ
とほとんど変わらないことから、ノイズの侵入から半導
体デバイスを保護しきれない場合があり、この点での向
上が要請されている。また、上記半導体デバイスの破壊
電圧はその種類によって異なるが、ＭＯＳ−ＩＣ等では
40〜60V で破壊するものが多い。一方、上記積層型バリ
スタの電圧抑制能力はバリスタ電圧の２〜３倍であり、
このバリスタ電圧が低いほど比率は大きくなることか
ら、静電気等のインパルスでは抑制電圧はさらに高くな
り、その結果上記積層型バリスタ単独では保護できない
場合がある。However, although the above-mentioned conventional laminated varistor can be made compact and SMT, its voltage suppression capability is almost the same as that of the conventional disk varistor, so that it is not susceptible to noise intrusion. In some cases, semiconductor devices cannot be completely protected, and improvement in this respect is required. In addition, although the breakdown voltage of the semiconductor device varies depending on its type, in a MOS-IC or the like,
Many are destroyed at 40-60V. On the other hand, the voltage suppressing ability of the above laminated varistor is 2 to 3 times the varistor voltage,
Since the lower the varistor voltage, the larger the ratio, the suppression voltage is further increased by impulses such as static electricity, and as a result, the laminated varistor alone may not be protected.
【０００５】ここで、上記積層型バリスタに抵抗を付加
することによって、実力値以上の電圧抑制能力を得るこ
とが可能である。この場合、上記積層型バリスタに抵抗
素子を別途外付けすると、この素子が増える分だけコス
トが上昇するとともに、実装スペースが拡大するという
問題が生じる。また、上記積層型バリスタの表面に抵抗
膜を被覆形成することも考えられるが、このようにする
と外部からの機械的負荷により抵抗膜が損傷し易く、そ
の結果電気的特性が悪化し、寿命特性が低下するという
問題が生じる。Here, by adding a resistance to the laminated varistor, it is possible to obtain a voltage suppression capability higher than the actual value. In this case, if a resistance element is externally attached to the laminated varistor, the cost increases and the mounting space increases due to the increase in the number of elements. It is also conceivable to form a resistance film on the surface of the laminated varistor. However, in this case, the resistance film is easily damaged by an external mechanical load, resulting in deterioration of electrical characteristics and life characteristics. Occurs.
【０００６】本発明は、上記従来の状況に鑑みてなされ
たもので、電圧抑制能力を向上してノイズによる半導体
デバイスの破壊，誤動作を確実に防止でき、さらにはコ
ストの上昇や実装スペースの拡大を回避できるととも
に、寿命特性の悪化を回避できるノイズフィルタを提供
することを目的としている。The present invention has been made in view of the above-mentioned conventional circumstances, and it is possible to improve the voltage suppressing ability to reliably prevent the semiconductor device from being damaged or malfunctioning due to noise, and further increase the cost and the mounting space. It is an object of the present invention to provide a noise filter capable of avoiding the above and avoiding deterioration of life characteristics.
【０００７】[0007]
【課題を解決するための手段】そこで請求項１の発明
は、電圧非直線特性を有する半導体磁器の第１，第２側
面に第１，第２側面電極を形成するとともに、第３，第
４側面に第３，第４側面電極を形成し、上記半導体磁器
の内部に第１内部電極を埋設するとともに、該第１内部
電極の両端縁を上記第３，第４側面電極に接続し、上記
半導体磁器の内部にセラミック層を挟んで上記第１内部
電極と重なり合う第２内部電極を埋設するとともに、該
第２内部電極の一端縁を上記第１，第２側面電極のいず
れか一方に接続し、さらに上記半導体磁器の内部に抵抗
体を埋設し、該抵抗体を介して上記第２内部電極の他端
縁を上記第１，第２側面電極のいずれか他方に接続した
ことを特徴とするノイズフィルタである。また、請求項
２の発明は、上記半導体磁器の内部に埋設された抵抗体
を、セラミック層の外縁に形成された導電体を介して上
記いずれか他方の端面電極に接続したことを特徴として
いる。Therefore, the invention of claim 1 forms the first and second side electrodes on the first and second side surfaces of the semiconductor porcelain having the voltage non-linear characteristic, and at the same time, the third and fourth aspects. Forming third and fourth side surface electrodes on the side surfaces, embedding the first inner electrode inside the semiconductor porcelain, and connecting both end edges of the first inner electrode to the third and fourth side surface electrodes; A second internal electrode that overlaps the first internal electrode is embedded inside the semiconductor porcelain with a ceramic layer interposed therebetween, and one end edge of the second internal electrode is connected to one of the first and second side electrodes. Further, a resistor is embedded inside the semiconductor porcelain, and the other end of the second internal electrode is connected to the other of the first and second side electrodes through the resistor. It is a noise filter. Further, the invention of claim 2 is characterized in that the resistor embedded in the inside of the semiconductor porcelain is connected to one of the other end face electrodes through a conductor formed on the outer edge of the ceramic layer. ..
【０００８】ここで、上記半導体磁器の各電極を除く表
面部分にガラス膜を被覆形成するのが望ましい。これに
より耐湿性，及び耐薬品性を向上できるとともに、もれ
電流を低減できるからである。Here, it is desirable to form a glass film on the surface portion of the semiconductor ceramic except the electrodes. This is because moisture resistance and chemical resistance can be improved, and leakage current can be reduced.
【０００９】また、上記抵抗体を構成する材料として
は、Ｒｕを主成分とするのが適当であり、特にＲｕＯ2
にＰｂ2 Ｒｕ2 Ｏ7 又はＢｉ2 Ｒｕ2 Ｏ7 のいずれかを
混合するのが望ましい。これにより抵抗値の制御が容易
にでき、またこれと合わせて抵抗体の長さ，面積，及び
積層数を適宜変えることによって所望の抵抗値に設定で
きるからである。また上記Ｐｂ2 Ｒｕ2 Ｏ7 ，Ｂｉ2 Ｒ
ｕ2 Ｏ7 の添加量は60wt％までにするのが望ましい。こ
れを越えると抵抗値にばらつきが生じるからである。さ
らに、上記半導体磁器を構成するセラミック材料として
は、焼成時の温度を考慮するとＺｎＯを主成分としたも
のを採用するのが適当である。Further, as a material forming the resistor, it is appropriate to use Ru as a main component, and particularly RuO 2
It is desirable to mix with either Pb 2 Ru 2 O 7 or Bi 2 Ru 2 O 7 . This is because the resistance value can be easily controlled, and in addition, the resistance value can be set to a desired resistance value by appropriately changing the length, the area, and the number of laminated layers of the resistor. Also, the above Pb 2 Ru 2 O 7 , Bi 2 R
The amount of u 2 O 7 added is preferably up to 60 wt%. This is because if it exceeds this value, the resistance value varies. Further, as the ceramic material forming the above-mentioned semiconductor porcelain, it is suitable to use a material containing ZnO as a main component in consideration of the temperature during firing.
【００１０】[0010]
【作用】本発明に係るノイズフィルタによれば、第２内
部電極に抵抗体を付加したので、第１，第２内部電極間
で電圧非直線特性を得ながら、上記抵抗体で該バリスタ
の実力値以上の電圧制御能力が得られることとなり、ト
ランジェントノイズの侵入による半導体デバイスの破壊
や誤動作を確実に防止できる。また、上記抵抗体を半導
体磁器の内部に埋設したので、抵抗部品を別途外付けす
る場合のコストの上昇，及び実装スペースの拡大を回避
でき、さらには半導体磁器の表面に抵抗膜を被覆形成す
る場合の、外部からの機械的負荷による損傷を回避で
き、寿命特性を向上できる。According to the noise filter of the present invention, since the resistor is added to the second internal electrode, the resistance of the varistor is improved by the resistor while the voltage non-linear characteristic is obtained between the first and second internal electrodes. Since the voltage control capability above the specified value can be obtained, it is possible to reliably prevent the semiconductor device from being damaged or malfunctioning due to the intrusion of transient noise. Further, since the resistor is embedded inside the semiconductor porcelain, it is possible to avoid an increase in cost and an increase in mounting space when a resistance component is externally attached, and further, to form a resistance film on the surface of the semiconductor porcelain. In this case, damage due to an external mechanical load can be avoided, and life characteristics can be improved.
【００１１】[0011]
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図４は請求項１の発明の一実施例による
ノイズフィルタを説明するための図である。図におい
て、１は本実施例の電圧非直線特性，コンデンサ特性，
及び抵抗特性を兼ね備えた３端子型のノイズフィルタで
ある。このノイズフィルタ１の半導体磁器３は、ＺｎＯ
を主成分とする複数のセラミック層２を積層し、この積
層体を一体焼結してなる直方体状のものである。この半
導体磁器３の左, 右端面（第１，第２側面）３ａ，３ｂ
にはＡｇからなる外部回路接続用の端面電極（第１，第
２側面電極）４，４が形成されており、上記半導体磁器
３の前，後側面（第３，第４側面）３ｃ，３ｄの中央部
には同じくＡｇからなる外部回路接続用の側面電極（第
３，第４側面電極）５，５が形成されている。Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 are views for explaining a noise filter according to an embodiment of the present invention. In the figure, 1 is the voltage nonlinear characteristic, the capacitor characteristic, and
And a three-terminal type noise filter having both resistance characteristics. The semiconductor porcelain 3 of this noise filter 1 is made of ZnO.
It has a rectangular parallelepiped shape obtained by laminating a plurality of ceramic layers 2 containing as a main component, and integrally sintering the laminated body. Left and right end faces (first and second side faces) 3a, 3b of the semiconductor porcelain 3
End face electrodes (first and second side face electrodes) 4 and 4 made of Ag for connecting an external circuit are formed on the front and rear side faces (third and fourth side faces) 3c and 3d of the semiconductor porcelain 3. Side surface electrodes (third and fourth side surface electrodes) 5 and 5 also made of Ag for connecting an external circuit are formed in the central portion of the.
【００１２】また、上記半導体磁器３の内部にはＡｇ−
Ｐｄ合金からなる第１内部電極６が埋設されている。こ
の第１内部電極６の両端縁６ａ，６ｂはそれぞれ半導体
磁器３の前，後側面３ｃ，３ｄに露出しており、この両
端縁６ａ，６ｂは上記側面電極５，５に接続されてい
る。Inside the semiconductor porcelain 3, Ag-
The first internal electrode 6 made of Pd alloy is embedded. Both end edges 6a, 6b of the first internal electrode 6 are exposed at the front and rear side surfaces 3c, 3d of the semiconductor porcelain 3, respectively, and the both end edges 6a, 6b are connected to the side surface electrodes 5, 5.
【００１３】さらに、上記半導体磁器３の内部にはセラ
ミック層２を挟んで上記第１内部電極６と平行に重なり
合う第２内部電極７が埋設されている。この第２内部電
極７の一端縁７ａは半導体磁器３の左側端面３ａに露出
して端面電極４に接続されている。また上記第２内部電
極７の他端縁６ｂは半導体磁器３の右側端面３ｂの内方
に位置しており、これにより上記 一端縁７ａ以外の端
縁は半導体磁器３内に封入されている。上記第１，第２
内部電極６，７で挟まれた部分が電圧非直線特性を発現
するセラミック層２’となっている。さらに、図示して
いないが、上記半導体磁器３の端面電極４，側面電極５
を除く外表面にはガラス膜が被覆形成されている。Further, inside the semiconductor porcelain 3, there is embedded a second internal electrode 7 which overlaps the first internal electrode 6 in parallel with the ceramic layer 2 interposed therebetween. One end edge 7 a of the second internal electrode 7 is exposed at the left end face 3 a of the semiconductor ceramic 3 and is connected to the end face electrode 4. The other end edge 6b of the second internal electrode 7 is located inside the right end surface 3b of the semiconductor porcelain 3, so that the edges other than the one end edge 7a are enclosed in the semiconductor porcelain 3. First and second
A portion sandwiched by the internal electrodes 6 and 7 is a ceramic layer 2 ′ that exhibits a voltage non-linear characteristic. Further, although not shown, the end face electrode 4 and the side face electrode 5 of the semiconductor ceramic 3 are
A glass film is formed on the outer surface except for.
【００１４】そして、上記半導体磁器３の内部には、Ｒ
ｕＯ2 にＰｂ2 Ｒｕ2 Ｏ7 及びＢｉ2 Ｒｕ2 Ｏ7 を60wt
％以下混合してなる抵抗体８が埋設されている。この抵
抗体８は上記第２内部電極７と略同一面をなすよう形成
されている。この抵抗体８の一端縁８ａは第２内部電極
７の他端縁７ａに接続されており、他端縁８ｂは上記半
導体磁器３の右側端面３ｂに露出して端面電極４に接続
されている。そしてこの抵抗体８はこれの厚さ，幅を選
定することにより所定の抵抗値に設定されている。Inside the semiconductor porcelain 3, R
60 wt% of Pb 2 Ru 2 O 7 and Bi 2 Ru 2 O 7 was added to uO 2.
%, And the resistor 8 is embedded therein. The resistor 8 is formed so as to be substantially flush with the second internal electrode 7. One end edge 8a of the resistor 8 is connected to the other end edge 7a of the second internal electrode 7, and the other end edge 8b is exposed at the right end surface 3b of the semiconductor ceramic 3 and is connected to the end surface electrode 4. .. The resistor 8 is set to a predetermined resistance value by selecting its thickness and width.
【００１５】次に本実施例のノイズフィルタ１の一製造
方法について説明する。まず、純度99％以上のＺｎＯを
主成分とし、これにＢｉ2 Ｏ3 ，ＣｏＣＯ3 ，ＭｎＯ2
及びＳｂ2 Ｏ2 をそれぞれ98mol ％,0.5mol ％,0.5mol
％,0.5mol ％,及び0.5 mol ％の割合で秤量し、これに
純水を加えてボールミルで24時間混合してスラリーを形
成する。次にこのスラリーを濾過乾燥して造粒した後、
800 ℃の温度で２時間仮焼成する。Next, a method of manufacturing the noise filter 1 of this embodiment will be described. First, ZnO having a purity of 99% or more is used as a main component, and Bi 2 O 3 , CoCO 3 , and MnO 2 are added to the main component.
And Sb 2 O 2 are 98mol%, 0.5mol%, 0.5mol
%, 0.5 mol%, and 0.5 mol% are weighed, pure water is added thereto, and they are mixed in a ball mill for 24 hours to form a slurry. Next, after filtering and drying this slurry and granulating,
Pre-baking is performed at a temperature of 800 ° C for 2 hours.
【００１６】次に、上記仮焼成物をパルベライザーによ
り粗粉砕した後、これに純水を加えてボールミルで微粉
砕する。次いで、この微粉末を濾過乾燥させた後、有機
バインダーとともに溶媒中に分散させてスラリーを形成
する。この後、このスラリーを、ドクターブレード法に
より厚さ50μm のセラミックグリーンシートを形成し、
このグリーンシートを所定寸法の大きさに打ち抜いて複
数枚のセラミック層２を形成する。Next, the calcinated product is coarsely pulverized by a pulverizer, pure water is added thereto, and finely pulverized by a ball mill. Next, this fine powder is filtered and dried, and then dispersed in a solvent together with an organic binder to form a slurry. After this, this slurry was formed into a ceramic green sheet with a thickness of 50 μm by the doctor blade method,
This green sheet is punched into a predetermined size to form a plurality of ceramic layers 2.
【００１７】次に、Ａｇ−Ｐｄ（７：３）合金からなる
導電ペーストを上記セラミック層２の上面にスクリーン
印刷して第１内部電極６を形成する。この第１内部電極
６は、これの両端縁６ａ，６ｂがセラミック層２の長手
方向両側縁に位置し、残りの端縁がセラミック層２の内
方に位置するように形成する。また、別のセラミック層
２の上面に同じく導電ペーストを印刷して第２内部電極
７を形成する。この内部電極７はこれの一端縁７ａがセ
ラミック層２の右側外縁に位置し、他端縁７ｂ及び残り
の端縁がセラミック層２の内方に位置するように形成す
る。Next, a conductive paste made of an Ag-Pd (7: 3) alloy is screen-printed on the upper surface of the ceramic layer 2 to form the first internal electrode 6. The first inner electrode 6 is formed such that both end edges 6a and 6b thereof are located on both side edges in the longitudinal direction of the ceramic layer 2, and the remaining end edges are located inside the ceramic layer 2. Further, a conductive paste is printed on the upper surface of another ceramic layer 2 to form the second internal electrode 7. The internal electrode 7 is formed such that one end edge 7a thereof is located on the right outer edge of the ceramic layer 2 and the other end edge 7b and the remaining edge are located inside the ceramic layer 2.
【００１８】次いで、ＲｕＯ2 にＰｂ2 Ｒｕ2 Ｏ7 及び
ＢｉＲｕ2 Ｏ7 を60wt％以下混合し、これにワニスを加
えて抵抗ペーストを作成し、この抵抗ペーストを別のセ
ラミック層２にスクリーン印刷して抵抗体８を形成す
る。この抵抗体８は、これの一端縁８ａが上記第２内部
電極７の他端縁７ｂ上に位置するように形成し、他端縁
８ｂがセラミック層２の外縁に位置するように形成す
る。Then, RuO 2 is mixed with Pb 2 Ru 2 O 7 and BiRu 2 O 7 in an amount of 60 wt% or less, and a varnish is added thereto to form a resistance paste. This resistance paste is screen-printed on another ceramic layer 2. Then, the resistor 8 is formed. The resistor 8 is formed such that one end edge 8a thereof is located on the other end edge 7b of the second internal electrode 7 and the other end edge 8b is located on the outer edge of the ceramic layer 2.
【００１９】そして、図３に示すように、第１内部電極
６と第２内部電極７とがセラミック層２’を挟んで対向
するよう重ねる。また第２内部電極７が形成されたセラ
ミック層２’に抵抗体８が形成されたセラミック層２を
重ねる。この場合、抵抗体８の一端縁８ａが第２内部電
極７の他端縁７ｂに少し重なるように配置する。さら
に、これの上面，下面にダミー用セラミック層２を複数
枚重ね、これの積層方向に２t/cm2 の圧力を加えて圧着
し、積層体を形成する。Then, as shown in FIG. 3, the first internal electrode 6 and the second internal electrode 7 are stacked so as to face each other with the ceramic layer 2'in between. Further, the ceramic layer 2 having the resistor 8 is stacked on the ceramic layer 2 ′ having the second internal electrode 7. In this case, one end edge 8a of the resistor 8 is arranged so as to slightly overlap the other end edge 7b of the second internal electrode 7. Further, a plurality of dummy ceramic layers 2 are superposed on the upper and lower surfaces thereof, and a pressure of 2 t / cm 2 is applied in the laminating direction of the layers to perform pressure bonding to form a laminated body.
【００２０】次に、上記積層体を所定寸法にカットし、
これを900 ℃の温度で２時間焼成して半導体磁器３を得
る。次いで、この半導体磁器３を磁器ポット内に収容す
るとともに、該ポット内にホウケイ酸亜鉛ガラスを添加
し、この磁器ポットを回転させながら600 〜900 ℃の温
度で熱処理を施す。これにより上記半導体磁器３の外表
面部分にガラス膜を形成する。そして最後に、上記半導
体磁器３の左, 右端面３ａ，３ｂ及び前，後側面３ｃ，
３ｄの中央部にＡｇペーストを塗布した後、800 ℃で10
分間焼き付けて端面電極４及び側面電極５を形成する。
これにより本実施例のノイズフィルタ１が製造される。Next, the above laminated body is cut into a predetermined size,
This is fired at a temperature of 900 ° C. for 2 hours to obtain a semiconductor ceramic 3. Next, the semiconductor porcelain 3 is housed in a porcelain pot, zinc borosilicate glass is added to the pot, and heat treatment is performed at a temperature of 600 to 900 ° C. while rotating the porcelain pot. Thereby, a glass film is formed on the outer surface portion of the semiconductor porcelain 3. And finally, the left and right end faces 3a and 3b of the semiconductor porcelain 3 and the front and rear side faces 3c,
After applying Ag paste to the center of 3d,
It is baked for a minute to form the end face electrode 4 and the side face electrode 5.
As a result, the noise filter 1 of this embodiment is manufactured.
【００２１】本実施例のノイズフィルタ１は、図４の等
価回路図に示すように、一方の端面電極４と側面電極５
との間に電源を接続し、他方の端面電極４と側面電極５
との間に半導体デバイスＡを接続する。これにより半導
体デバイスＡに異常電圧が加わるのを防止するととも
に、バリスタ部Ｚの電圧抑制能力を越える過電圧エネル
ギーを抵抗体８でもって吸収することとなる。The noise filter 1 of this embodiment has one end face electrode 4 and one side face electrode 5 as shown in the equivalent circuit diagram of FIG.
A power source is connected between the other end face electrode 4 and the side face electrode 5
The semiconductor device A is connected between and. As a result, an abnormal voltage is prevented from being applied to the semiconductor device A, and the overvoltage energy exceeding the voltage suppression capability of the varistor portion Z is absorbed by the resistor 8.
【００２２】このように本実施例によれば、第２内部電
極７と端面電極４との間に抵抗体８を付加するととも
に、この抵抗体８を半導体磁器３内に埋設したので、半
導体デバイスＡの破壊電圧より大きいノイズが侵入して
も抵抗体８で抑制することができ、その結果ＩＣやＬＳ
Ｉ等の半導体デバイスの破壊や誤動作を確実に回避でき
る。また、上記抵抗体８を半導体磁器３に内蔵した構造
であるから、抵抗部品を別途外付けする場合に比べて部
品コストを低減できるとともに、実装スペースを縮小で
き、ひいてはコンピュータ機器の小型化に対応できる。
さらに、半導体磁器の表面に抵抗膜を被覆形成する場合
に比べて外力による損傷を回避でき、寿命特性を向上で
きる。As described above, according to this embodiment, since the resistor 8 is added between the second internal electrode 7 and the end face electrode 4, and the resistor 8 is embedded in the semiconductor porcelain 3, the semiconductor device Even if noise larger than the breakdown voltage of A enters, it can be suppressed by the resistor 8, and as a result, IC or LS
It is possible to surely avoid breakage or malfunction of the semiconductor device such as I. Further, since the resistor 8 is built in the semiconductor porcelain 3, the component cost can be reduced and the mounting space can be reduced as compared with the case where the resistor component is externally attached, which corresponds to downsizing of computer equipment. it can.
Further, compared with the case where a resistance film is formed on the surface of the semiconductor porcelain, damage due to an external force can be avoided and the life characteristics can be improved.
【００２３】[0023]
【表１】 [Table 1]
【００２４】表１は、本実施例のノイズフィルタ１の効
果を確認するために行った試験結果を説明するためのも
のである。この試験は、上述した製造方法によりサンプ
ルNo. １，２を作成し、この各サンプルの抵抗値
（Ω），バリスタ電圧（Ｖ1mA ），非直線係数（α），
及び静電容量値（ｐＦ）を測定するとともに、それぞれ
のばらつきを調べた。また、ばらつきは３ＣＶ＝σ×３
／平均×100 ％で求めた（σは標準偏差）。Table 1 is for explaining the result of the test conducted to confirm the effect of the noise filter 1 of this embodiment. In this test, sample Nos. 1 and 2 were prepared by the manufacturing method described above, and the resistance value (Ω), varistor voltage (V 1mA ), non-linear coefficient (α) of each sample,
And the capacitance value (pF) were measured, and the variation in each was examined. The variation is 3 CV = σ × 3
/ Average × 100% (σ is standard deviation)
【００２５】表１からも明らかなように、本実施例によ
れば、両サンプル No.１，２ともバリスタ電圧，非直線
係数，静電容量のいずれも満足できる値が得られてい
る。また、抵抗値は231 、201 Ωのような値が得られて
おり、しかもばらつきは5.2 〜3.5 ％と小さい。この結
果、半導体磁器内に抵抗体を埋設して一体焼結すること
によって、バリスタ特性及び誘電率の変化がなく、しか
も抵抗のばらつきが小さく、かつ結合安定性の良いノイ
ズフィルタが得られることがわかる。ちなみに、上記各
サンプルの抵抗体にノイズシミュレーションを用いて２
KV・200nSEC の方形波を印加したところ、いずれも抵抗
体の変化は２％未満であった。As is clear from Table 1, according to the present embodiment, both Sample Nos. 1 and 2 have satisfactory values for the varistor voltage, the nonlinear coefficient and the capacitance. Resistance values of 231, 201 Ω are obtained, and the variation is as small as 5.2-3.5%. As a result, by embedding the resistor in the semiconductor porcelain and integrally sintering the same, it is possible to obtain a noise filter having no variation in varistor characteristics and dielectric constant, a small variation in resistance, and good coupling stability. Recognize. By the way, using noise simulation for the resistors of each sample above, 2
When a square wave of KV · 200nSEC was applied, the change in resistance was less than 2% in all cases.
【００２６】図５は、上記サンプルを採用して、図４に
示すような回路を構成し、これに高電圧パルスを印加し
たときのパルス波形を示す。同図からも明らかなよう
に、本実施例サンプルでは40V 程度となっており、従来
のバリスタの略1/5 に低減できている。この点からも抵
抗体を内蔵したものは電圧抑制能力が高く半導体デバイ
スの保護に有効であることがわかる。FIG. 5 shows a pulse waveform when a circuit as shown in FIG. 4 is constructed by using the above sample and a high voltage pulse is applied to the circuit. As is clear from the figure, the sample of this example has a voltage of about 40 V, which is about 1/5 of that of the conventional varistor. From this point as well, it can be seen that the one having the built-in resistor has a high voltage suppressing ability and is effective in protecting the semiconductor device.
【００２７】図６は、上記サンプルの周波数特性を示す
図であり、この図からも明らかなように、優れた周波数
特性が得られており、内部電極による浮遊容量の発生が
少ないことがわかる。FIG. 6 is a diagram showing the frequency characteristics of the above sample. As is clear from this figure, excellent frequency characteristics are obtained, and it can be seen that the stray capacitance generated by the internal electrodes is small.
【００２８】図７は、請求項２の発明の一実施例を説明
するための図である。図中、図３と同一符号は同一又は
相当部分を示す。本実施例のノイズフィルタは、第２内
部電極７が形成されたセラミック層２’の右側外縁部に
導電体９をパターン形成し、抵抗体１０の一端縁１０ａ
を上記第２内部電極７の他端縁７ｂに接続し、他端縁１
０ｂを上記導電体９に接続し、該導電体９を介して端面
電極４に接続して構成されている。FIG. 7 is a diagram for explaining one embodiment of the invention of claim 2. In the figure, the same reference numerals as those in FIG. 3 indicate the same or corresponding parts. In the noise filter of this embodiment, the conductor 9 is patterned on the right outer edge of the ceramic layer 2 ′ on which the second internal electrode 7 is formed, and one end edge 10 a of the resistor 10 is formed.
Is connected to the other end edge 7b of the second internal electrode 7, and the other end edge 1
0b is connected to the conductor 9 and is connected to the end face electrode 4 via the conductor 9.
【００２９】本実施例では、抵抗体１０の各端縁を半導
体磁器３内に封入したので、半導体磁器３にガラス膜を
形成する場合に、該ガラスが抵抗体１０に拡散するのを
防止できる。その結果、抵抗値の変動を回避でき、ひい
ては設計どおりの抵抗値を得ることができる。In the present embodiment, since each edge of the resistor 10 is enclosed in the semiconductor porcelain 3, it is possible to prevent the glass from diffusing into the resistor 10 when the glass film is formed on the semiconductor porcelain 3. .. As a result, it is possible to avoid variations in resistance value, and it is possible to obtain the resistance value as designed.
【００３０】[0030]
【発明の効果】以上のように請求項１の発明に係るノイ
ズフィルタによれば、半導体磁器の内部に第１内部電極
を埋設するとともに、該第１内部電極とセラミック層を
挟んで重なり合う第２内部電極を埋設し、該第２内部電
極を上記半導体磁器内に埋設された抵抗体を介して第
１，第２側面電極のいずれか他方に接続したので、電圧
抑制能力を向上して半導体デバイスの破壊，誤動作を確
実に防止できる効果があり、さらに部品点数，実装コス
トを低減できるとともに、寿命特性の悪化を回避できる
効果がある。また請求項２の発明に係るノイズフィルタ
では、上記抵抗体を導電体を介して側面電極に接続させ
たので、ガラスを拡散させる場合の抵抗値の変動を回避
でき、設計どおりの抵抗値が得られる効果がある。As described above, according to the noise filter of the first aspect of the present invention, the first internal electrode is embedded inside the semiconductor porcelain, and the second internal electrode overlaps the first internal electrode with the ceramic layer interposed therebetween. Since the internal electrode is embedded and the second internal electrode is connected to either the other of the first and second side surface electrodes via the resistor embedded in the semiconductor porcelain, the semiconductor device is improved in voltage suppression capability. It is possible to reliably prevent breakage and malfunction of the device, further reduce the number of parts and mounting cost, and prevent deterioration of life characteristics. Further, in the noise filter according to the invention of claim 2, since the resistor is connected to the side surface electrode through the conductor, it is possible to avoid the variation of the resistance when diffusing the glass, and obtain the resistance as designed. It is effective.
【図１】請求項１の発明の一実施例によるノイズフィル
タを説明するための断面図である。FIG. 1 is a sectional view for explaining a noise filter according to an embodiment of the present invention.
【図２】上記実施例のノイズフィルタを示す斜視図であ
る。FIG. 2 is a perspective view showing a noise filter of the above embodiment.
【図３】上記実施例のノイズフィルタの製造方法を示す
分解斜視図である。FIG. 3 is an exploded perspective view showing the method of manufacturing the noise filter of the above embodiment.
【図４】上記実施例のノイズフィルタの等価回路図であ
る。FIG. 4 is an equivalent circuit diagram of the noise filter of the above embodiment.
【図５】上記実施例のノイズフィルタの効果を示す特性
図である。FIG. 5 is a characteristic diagram showing the effect of the noise filter of the above-described embodiment.
【図６】上記実施例のノイズフィルタの効果を示す特性
図である。FIG. 6 is a characteristic diagram showing the effect of the noise filter of the above-described embodiment.
【図７】請求項２の発明の一実施例によるノイズフィル
タを説明するための分解斜視図である。FIG. 7 is an exploded perspective view for explaining a noise filter according to an embodiment of the present invention.
１ ノイズフィルタ ２ セラミック層 ３ 半導体磁器 ３ａ，３ｂ 左, 右端面（第１，第２側面） ３ｃ，３ｄ 前，後側面（第３，第４側面） ４ 端面電極（第１，第２側面電極） ５ 側面電極（第３，第４側面電極） ６ 第１内部電極 ６ａ，６ｂ 両端縁 ７ 第２内部電極 ７ａ 一端縁 ７ｂ 他端縁 ８，１０ 抵抗体 ８ａ，１０ａ 一端縁 ８ｂ，１０ｂ 他端縁 ９ 導電体 1 noise filter 2 ceramic layer 3 semiconductor porcelain 3a, 3b left and right end faces (first and second side faces) 3c and 3d front and rear side faces (third and fourth side faces) 4 end face electrodes (first and second side face electrodes) ) 5 side surface electrodes (third and fourth side surface electrodes) 6 first internal electrodes 6a, 6b both end edges 7 second internal electrode 7a one end edge 7b other end edge 8,10 resistor 8a, 10a one end edge 8b, 10b other end Edge 9 conductor
フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内Front Page Continuation (72) Inventor Yukio Sakabe 2 26-10 Tenjin Tenjin, Nagaokakyo-shi, Kyoto Murata Manufacturing Co., Ltd.
Claims (3)
１，第２側面に第１，第２側面電極を形成するととも
に、第３，第４側面に第３，第４側面電極を形成し、上
記半導体磁器の内部に第１内部電極を埋設するととも
に、該第１内部電極の両端縁を上記第３，第４側面電極
に接続し、上記半導体磁器の内部にセラミック層を挟ん
で上記第１内部電極と重なり合う第２内部電極を埋設す
るとともに、該第２内部電極の一端縁を上記第１，第２
側面電極のいずれか一方に接続し、さらに上記半導体磁
器の内部に抵抗体を埋設し、該抵抗体を介して上記第２
内部電極の他端縁を上記第１，第２側面電極のいずれか
他方に接続したことを特徴とするノイズフィルタ。1. A semiconductor porcelain having voltage non-linear characteristics, wherein first and second side surface electrodes are formed on the first and second side surfaces, and third and fourth side surface electrodes are formed on the third and fourth side surfaces. A first internal electrode is embedded in the semiconductor porcelain, both end edges of the first internal electrode are connected to the third and fourth side electrodes, and a ceramic layer is sandwiched inside the semiconductor porcelain to form the first internal electrode. A second internal electrode that overlaps the first internal electrode is embedded, and one end edge of the second internal electrode is formed into the first and second internal electrodes.
A resistor is embedded inside the semiconductor porcelain, which is connected to either one of the side electrodes, and the second element is connected via the resistor.
A noise filter, wherein the other end of the internal electrode is connected to the other of the first and second side electrodes.
部に埋設された抵抗体をセラミック層の外縁に形成され
た導電体を介して上記いずれか他方の側面電極に接続し
たことを特徴するノイズフィルタ。2. The noise according to claim 1, wherein the resistor embedded in the semiconductor porcelain is connected to one of the other side electrodes via a conductor formed on an outer edge of the ceramic layer. filter.
器の第１〜第４側面電極を除く表面部分がガラス膜で覆
われていることを特徴とするノイズフィルタ。3. The noise filter according to claim 1, wherein the surface portion of the semiconductor ceramic except the first to fourth side surface electrodes is covered with a glass film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06127392A JP3182844B2 (en) | 1992-02-14 | 1992-02-14 | Noise filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06127392A JP3182844B2 (en) | 1992-02-14 | 1992-02-14 | Noise filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226117A true JPH05226117A (en) | 1993-09-03 |
| JP3182844B2 JP3182844B2 (en) | 2001-07-03 |
Family
ID=13166445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06127392A Expired - Fee Related JP3182844B2 (en) | 1992-02-14 | 1992-02-14 | Noise filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182844B2 (en) |
-
1992
- 1992-02-14 JP JP06127392A patent/JP3182844B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182844B2 (en) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05275958A (en) | Noise filter | |
| JP2663300B2 (en) | Noise filter | |
| JPH11273914A (en) | Laminated varistor | |
| US20200343051A1 (en) | Integrated Component Including a Capacitor and Discrete Varistor | |
| JP2976046B2 (en) | Chip varistor | |
| JPWO2006085492A1 (en) | Chip parts with electrostatic protection | |
| JP3232713B2 (en) | Noise filter | |
| JPH0514103A (en) | Noise filter | |
| JP3182844B2 (en) | Noise filter | |
| JP3008568B2 (en) | Chip varistor | |
| JP3099503B2 (en) | Noise filter | |
| JP2932768B2 (en) | Chip varistor with resistor | |
| JP2643193B2 (en) | 3-terminal multi-function device | |
| JPH0214501A (en) | Voltage nonlinear resistor | |
| JPH10199709A (en) | Multilayer type varistor | |
| JP3186199B2 (en) | Stacked varistor | |
| JPH0722210A (en) | Composite function element | |
| KR100502281B1 (en) | Complex array chip of combining with various devices and fabricating method therefor | |
| JPS60154482A (en) | Connector assembling part | |
| JP4320565B2 (en) | Multi-layer composite functional device | |
| JP2985444B2 (en) | Stacked varistor | |
| JPH0714704A (en) | Through-type varistor | |
| JP2004281893A (en) | Countermeasure component for static electricity, and manufacturing method thereof | |
| JP3158529B2 (en) | Noise filter | |
| JPH04277601A (en) | Varistor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |