JP3182844B2 - Noise filter - Google Patents

Noise filter

Info

Publication number
JP3182844B2
JP3182844B2 JP06127392A JP6127392A JP3182844B2 JP 3182844 B2 JP3182844 B2 JP 3182844B2 JP 06127392 A JP06127392 A JP 06127392A JP 6127392 A JP6127392 A JP 6127392A JP 3182844 B2 JP3182844 B2 JP 3182844B2
Authority
JP
Japan
Prior art keywords
internal electrode
resistor
semiconductor
noise filter
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06127392A
Other languages
Japanese (ja)
Other versions
JPH05226117A (en
Inventor
和敬 中村
晃慶 中山
康信 米田
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP06127392A priority Critical patent/JP3182844B2/en
Publication of JPH05226117A publication Critical patent/JPH05226117A/en
Application granted granted Critical
Publication of JP3182844B2 publication Critical patent/JP3182844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、バリスタ特性,コンデ
ンサ特性,及び抵抗特性を兼ね備えた3端子型のノイズ
フィルタに関し、特に電圧抑制能力を向上して半導体デ
バイスの破壊,誤動作を確実に防止でき、かつ部品点
数,実装コストを低減できるとともに、寿命特性の悪化
を回避できるようにした構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-terminal noise filter having varistor characteristics, capacitor characteristics, and resistance characteristics, and more particularly to an improved voltage suppression capability to reliably prevent the destruction and malfunction of a semiconductor device. Also, the present invention relates to a structure capable of reducing the number of components and mounting cost and avoiding deterioration of life characteristics.

【0002】[0002]

【従来の技術】コンピュータ機器に採用されるIC,L
SIをはじめとする半導体デバイスにおいては、静電気
サージ等のトランジェントノイズの侵入によって破壊,
誤動作するのを防止することが重要な課題となってい
る。このようなトランジェントノイズの侵入から防御す
る方法として、従来、セットや基板のグランドの設定や
基板内の電子部品素子の配列を工夫したり,あるいはデ
ィスク型バリスタやLCフィルタを回路に付加すること
によりノイズを吸収するのが一般的である。なかでも上
記バリスタは、回路に加えることが比較的簡単であり、
しかも低電圧,低容量であることから他の方法に比べて
ノイズ吸収素子として適している。またノイズ吸収素子
としてバリスタを採用する場合、これのバリスタ電圧は
できるだけ回路電圧に近づける必要があることから、低
電圧化が要求される。
2. Description of the Related Art IC, L employed in computer equipment
In semiconductor devices such as SI, breakdown due to intrusion of transient noise such as electrostatic surge
It is an important issue to prevent malfunction. Conventionally, as a method of protecting against the intrusion of such transient noise, the setting of the ground of the set or the substrate, the arrangement of the electronic component elements in the substrate, or the addition of a disk type varistor or an LC filter to the circuit has been conventionally performed. It is common to absorb noise. Above all, the varistor is relatively easy to add to the circuit,
In addition, because of its low voltage and low capacity, it is more suitable as a noise absorbing element than other methods. When a varistor is used as a noise absorbing element, the varistor voltage needs to be as close to the circuit voltage as possible, so that a lower voltage is required.

【0003】また、近年、コンピュータ機器の小型化,
薄型化が進むなかで、上記バリスタにおいても小型化,
SMT(表面実装)化への対応が要請されている。しか
し、上記ディスク型バリスタではその構造からして小型
化,SMT化に対応できない。このようなディスク型バ
リスタに代わるものとして、従来、積層型バリスタが提
案されている(例えば、特公昭58-23921号公報参照) 。
In recent years, computer equipment has become smaller and smaller.
As the thickness has been reduced, the varistors have been reduced in size,
It is required to respond to SMT (surface mounting). However, the above-mentioned disk varistor cannot cope with miniaturization and SMT due to its structure. As a substitute for such a disk-type varistor, a multilayer varistor has been conventionally proposed (for example, see Japanese Patent Publication No. 58-23921).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の積層型バリスタでは、小型化,SMT化には対応で
きるものの、電圧抑制能力は従来のディスク型バリスタ
とほとんど変わらないことから、ノイズの侵入から半導
体デバイスを保護しきれない場合があり、この点での向
上が要請されている。また、上記半導体デバイスの破壊
電圧はその種類によって異なるが、MOS−IC等では
40〜60V で破壊するものが多い。一方、上記積層型バリ
スタの電圧抑制能力はバリスタ電圧の2〜3倍であり、
このバリスタ電圧が低いほど比率は大きくなることか
ら、静電気等のインパルスでは抑制電圧はさらに高くな
り、その結果上記積層型バリスタ単独では保護できない
場合がある。
However, although the above-mentioned conventional multilayer varistor can cope with miniaturization and SMT, the voltage suppression capability is almost the same as that of the conventional disk varistor, so that the noise is prevented from entering. In some cases, the semiconductor device cannot be completely protected, and improvement in this respect is demanded. The breakdown voltage of the above-mentioned semiconductor device differs depending on the type, but in a MOS-IC or the like,
Many break down at 40-60V. On the other hand, the voltage suppressing capability of the multilayer varistor is two to three times the varistor voltage,
Since the lower the varistor voltage is, the higher the ratio is, the suppression voltage is further increased by an impulse such as static electricity. As a result, there is a case where the multilayer varistor alone cannot be protected.

【0005】ここで、上記積層型バリスタに抵抗を付加
することによって、実力値以上の電圧抑制能力を得るこ
とが可能である。この場合、上記積層型バリスタに抵抗
素子を別途外付けすると、この素子が増える分だけコス
トが上昇するとともに、実装スペースが拡大するという
問題が生じる。また、上記積層型バリスタの表面に抵抗
膜を被覆形成することも考えられるが、このようにする
と外部からの機械的負荷により抵抗膜が損傷し易く、そ
の結果電気的特性が悪化し、寿命特性が低下するという
問題が生じる。
Here, by adding a resistance to the above-mentioned multilayer varistor, it is possible to obtain a voltage suppression capability equal to or higher than the actual value. In this case, if a resistive element is separately externally attached to the multilayer varistor, the cost increases as the number of the resistive elements increases, and the mounting space increases. It is also conceivable to form a resistive film on the surface of the multilayer varistor. However, in this case, the resistive film is easily damaged by an external mechanical load, and as a result, the electrical characteristics are deteriorated and the life characteristics are deteriorated. Is reduced.

【0006】本発明は、上記従来の状況に鑑みてなされ
たもので、電圧抑制能力を向上してノイズによる半導体
デバイスの破壊,誤動作を確実に防止でき、さらにはコ
ストの上昇や実装スペースの拡大を回避できるととも
に、寿命特性の悪化を回避できるノイズフィルタを提供
することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances, and it is possible to improve the voltage suppression capability to reliably prevent the destruction and malfunction of a semiconductor device due to noise, further increase the cost and increase the mounting space. It is an object of the present invention to provide a noise filter which can avoid the deterioration of the lifetime characteristic while avoiding the problem.

【0007】[0007]

【課題を解決するための手段】そこで請求項1の発明
は、電圧非直線特性を有する半導体磁器の第1,第2側
面に第1,第2側面電極を形成するとともに、第3,第
4側面に第3,第4側面電極を形成し、上記半導体磁器
の内部に第1内部電極を埋設するとともに、該第1内部
電極の両端縁を上記第3,第4側面電極に接続し、上記
半導体磁器の内部にセラミック層を挟んで上記第1内部
電極と重なり合う第2内部電極を埋設するとともに、該
第2内部電極の一端縁を上記第1,第2側面電極のいず
れか一方に接続し、さらに上記半導体磁器の内部に抵抗
体を埋設し、該抵抗体を介して上記第2内部電極の他端
縁を上記第1,第2側面電極のいずれか他方に接続した
ことを特徴とするノイズフィルタである。また、請求項
2の発明は、上記半導体磁器の内部に埋設された抵抗体
を、セラミック層の外縁に形成された導電体を介して上
記いずれか他方の端面電極に接続したことを特徴として
いる。
SUMMARY OF THE INVENTION Accordingly, a first aspect of the present invention is to form first and second side electrodes on first and second side surfaces of a semiconductor porcelain having a voltage non-linear characteristic. Forming third and fourth side electrodes on the side surface, embedding the first internal electrode inside the semiconductor ceramic, connecting both end edges of the first internal electrode to the third and fourth side electrodes, A second internal electrode overlapping with the first internal electrode is embedded in the semiconductor ceramic with a ceramic layer interposed therebetween, and one end of the second internal electrode is connected to one of the first and second side electrodes. Further, a resistor is embedded in the semiconductor ceramic, and the other end of the second internal electrode is connected to one of the first and second side electrodes via the resistor. It is a noise filter. The invention according to claim 2 is characterized in that a resistor buried inside the semiconductor ceramic is connected to one of the other end face electrodes via a conductor formed on the outer edge of the ceramic layer. .

【0008】ここで、上記半導体磁器の各電極を除く表
面部分にガラス膜を被覆形成するのが望ましい。これに
より耐湿性,及び耐薬品性を向上できるとともに、もれ
電流を低減できるからである。
Here, it is desirable to coat a glass film on the surface of the semiconductor ceramic except for the electrodes. Thereby, moisture resistance and chemical resistance can be improved, and leakage current can be reduced.

【0009】また、上記抵抗体を構成する材料として
は、Ruを主成分とするのが適当であり、特にRuO2
にPb2 Ru2 7 又はBi2 Ru2 7 のいずれかを
混合するのが望ましい。これにより抵抗値の制御が容易
にでき、またこれと合わせて抵抗体の長さ,面積,及び
積層数を適宜変えることによって所望の抵抗値に設定で
きるからである。また上記Pb2 Ru2 7 ,Bi2
2 7 の添加量は60wt%までにするのが望ましい。こ
れを越えると抵抗値にばらつきが生じるからである。さ
らに、上記半導体磁器を構成するセラミック材料として
は、焼成時の温度を考慮するとZnOを主成分としたも
のを採用するのが適当である。
[0009] As a material constituting the resistor, it is suitable to use Ru as a main component, especially RuO 2.
It is preferable to mix either Pb 2 Ru 2 O 7 or Bi 2 Ru 2 O 7 with the mixture. This makes it possible to easily control the resistance value, and also to set a desired resistance value by appropriately changing the length, area, and number of layers of the resistor. The above Pb 2 Ru 2 O 7 , Bi 2 R
It is desirable that the added amount of u 2 O 7 be up to 60 wt%. If it exceeds this, the resistance value will vary. Further, as the ceramic material constituting the above-mentioned semiconductor porcelain, it is appropriate to adopt a material containing ZnO as a main component in consideration of the temperature at the time of firing.

【0010】[0010]

【作用】本発明に係るノイズフィルタによれば、第2内
部電極に抵抗体を付加したので、第1,第2内部電極間
で電圧非直線特性を得ながら、上記抵抗体で該バリスタ
の実力値以上の電圧制御能力が得られることとなり、ト
ランジェントノイズの侵入による半導体デバイスの破壊
や誤動作を確実に防止できる。また、上記抵抗体を半導
体磁器の内部に埋設したので、抵抗部品を別途外付けす
る場合のコストの上昇,及び実装スペースの拡大を回避
でき、さらには半導体磁器の表面に抵抗膜を被覆形成す
る場合の、外部からの機械的負荷による損傷を回避で
き、寿命特性を向上できる。
According to the noise filter of the present invention, since the resistor is added to the second internal electrode, the resistance of the varistor is improved by the resistor while obtaining the voltage non-linear characteristic between the first and second internal electrodes. As a result, a voltage control capability equal to or higher than the value can be obtained, so that destruction and malfunction of the semiconductor device due to intrusion of transient noise can be reliably prevented. Further, since the resistor is buried inside the semiconductor porcelain, it is possible to avoid an increase in cost and an increase in mounting space when a resistor component is separately provided externally, and furthermore, a resistance film is formed on the surface of the semiconductor porcelain. In this case, damage due to an external mechanical load can be avoided, and the life characteristics can be improved.

【0011】[0011]

【実施例】以下、本発明の実施例を図について説明す
る。図1ないし図4は請求項1の発明の一実施例による
ノイズフィルタを説明するための図である。図におい
て、1は本実施例の電圧非直線特性,コンデンサ特性,
及び抵抗特性を兼ね備えた3端子型のノイズフィルタで
ある。このノイズフィルタ1の半導体磁器3は、ZnO
を主成分とする複数のセラミック層2を積層し、この積
層体を一体焼結してなる直方体状のものである。この半
導体磁器3の左, 右端面(第1,第2側面)3a,3b
にはAgからなる外部回路接続用の端面電極(第1,第
2側面電極)4,4が形成されており、上記半導体磁器
3の前,後側面(第3,第4側面)3c,3dの中央部
には同じくAgからなる外部回路接続用の側面電極(第
3,第4側面電極)5,5が形成されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIGS. 1 to 4 are views for explaining a noise filter according to an embodiment of the present invention. In the figure, reference numeral 1 denotes a voltage non-linear characteristic, a capacitor characteristic,
And a three-terminal noise filter having both resistance characteristics. The semiconductor porcelain 3 of the noise filter 1 is made of ZnO
Is a rectangular parallelepiped formed by laminating a plurality of ceramic layers 2 whose main components are and sintering the laminated body integrally. Left and right end faces (first and second side faces) 3a and 3b of the semiconductor porcelain 3
Are formed with end electrodes (first and second side electrodes) 4 and 4 made of Ag for external circuit connection. The front and rear side (third and fourth side surfaces) 3c and 3d of the semiconductor ceramic 3 are formed. Are formed at the center portion of the side surface electrodes (third and fourth side surface electrodes) 5 and 5 also made of Ag for external circuit connection.

【0012】また、上記半導体磁器3の内部にはAg−
Pd合金からなる第1内部電極6が埋設されている。こ
の第1内部電極6の両端縁6a,6bはそれぞれ半導体
磁器3の前,後側面3c,3dに露出しており、この両
端縁6a,6bは上記側面電極5,5に接続されてい
る。
The semiconductor ceramic 3 has an Ag-
A first internal electrode 6 made of a Pd alloy is embedded. Both end edges 6a, 6b of the first internal electrode 6 are exposed on the front and rear side surfaces 3c, 3d of the semiconductor ceramic 3, respectively, and the both end edges 6a, 6b are connected to the side electrodes 5,5.

【0013】さらに、上記半導体磁器3の内部にはセラ
ミック層2を挟んで上記第1内部電極6と平行に重なり
合う第2内部電極7が埋設されている。この第2内部電
極7の一端縁7aは半導体磁器3の左側端面3aに露出
して端面電極4に接続されている。また上記第2内部電
極7の他端縁6bは半導体磁器3の右側端面3bの内方
に位置しており、これにより上記 一端縁7a以外の端
縁は半導体磁器3内に封入されている。上記第1,第2
内部電極6,7で挟まれた部分が電圧非直線特性を発現
するセラミック層2’となっている。さらに、図示して
いないが、上記半導体磁器3の端面電極4,側面電極5
を除く外表面にはガラス膜が被覆形成されている。
Further, a second internal electrode 7 overlapping the first internal electrode 6 in parallel with the ceramic layer 2 is embedded in the semiconductor ceramic 3. One end edge 7a of the second internal electrode 7 is exposed to the left end surface 3a of the semiconductor porcelain 3 and connected to the end surface electrode 4. The other end 6b of the second internal electrode 7 is located inside the right end face 3b of the semiconductor porcelain 3, so that the other end than the one end 7a is sealed in the semiconductor porcelain 3. The above first and second
The portion sandwiched between the internal electrodes 6 and 7 is a ceramic layer 2 'that exhibits voltage non-linear characteristics. Further, although not shown, the end face electrode 4 and the side face electrode 5 of the semiconductor ceramic 3 are provided.
A glass film is coated and formed on the outer surface except for.

【0014】そして、上記半導体磁器3の内部には、R
uO2 にPb2 Ru2 7 及びBi2 Ru2 7 を60wt
%以下混合してなる抵抗体8が埋設されている。この抵
抗体8は上記第2内部電極7と略同一面をなすよう形成
されている。この抵抗体8の一端縁8aは第2内部電極
7の他端縁7aに接続されており、他端縁8bは上記半
導体磁器3の右側端面3bに露出して端面電極4に接続
されている。そしてこの抵抗体8はこれの厚さ,幅を選
定することにより所定の抵抗値に設定されている。
The semiconductor porcelain 3 contains R
60 wt% of Pb 2 Ru 2 O 7 and Bi 2 Ru 2 O 7 to uO 2
% Is buried. The resistor 8 is formed so as to be substantially flush with the second internal electrode 7. One end 8a of the resistor 8 is connected to the other end 7a of the second internal electrode 7, and the other end 8b is exposed to the right end face 3b of the semiconductor ceramic 3 and connected to the end face electrode 4. . The resistor 8 is set to a predetermined resistance value by selecting its thickness and width.

【0015】次に本実施例のノイズフィルタ1の一製造
方法について説明する。まず、純度99%以上のZnOを
主成分とし、これにBi2 3 ,CoCO3 ,MnO2
及びSb2 2 をそれぞれ98mol %,0.5mol %,0.5mol
%,0.5mol %,及び0.5 mol %の割合で秤量し、これに
純水を加えてボールミルで24時間混合してスラリーを形
成する。次にこのスラリーを濾過乾燥して造粒した後、
800 ℃の温度で2時間仮焼成する。
Next, one manufacturing method of the noise filter 1 of the present embodiment will be described. First, a main component 99% or more of ZnO, this Bi 2 O 3, CoCO 3, MnO 2
And Sb 2 O 2 at 98 mol%, 0.5 mol% and 0.5 mol, respectively.
%, 0.5 mol%, and 0.5 mol%, to which pure water is added and mixed with a ball mill for 24 hours to form a slurry. Next, after filtering and drying this slurry and granulating,
Temporarily bake at 800 ° C for 2 hours.

【0016】次に、上記仮焼成物をパルベライザーによ
り粗粉砕した後、これに純水を加えてボールミルで微粉
砕する。次いで、この微粉末を濾過乾燥させた後、有機
バインダーとともに溶媒中に分散させてスラリーを形成
する。この後、このスラリーを、ドクターブレード法に
より厚さ50μm のセラミックグリーンシートを形成し、
このグリーンシートを所定寸法の大きさに打ち抜いて複
数枚のセラミック層2を形成する。
Next, the calcined product is coarsely pulverized by a pulverizer, and pure water is added thereto, and finely pulverized by a ball mill. Next, this fine powder is filtered and dried, and then dispersed in a solvent together with an organic binder to form a slurry. Thereafter, this slurry was formed into a ceramic green sheet having a thickness of 50 μm by a doctor blade method,
The green sheet is punched into a predetermined size to form a plurality of ceramic layers 2.

【0017】次に、Ag−Pd(7:3)合金からなる
導電ペーストを上記セラミック層2の上面にスクリーン
印刷して第1内部電極6を形成する。この第1内部電極
6は、これの両端縁6a,6bがセラミック層2の長手
方向両側縁に位置し、残りの端縁がセラミック層2の内
方に位置するように形成する。また、別のセラミック層
2の上面に同じく導電ペーストを印刷して第2内部電極
7を形成する。この内部電極7はこれの一端縁7aがセ
ラミック層2の右側外縁に位置し、他端縁7b及び残り
の端縁がセラミック層2の内方に位置するように形成す
る。
Next, a first internal electrode 6 is formed by screen-printing a conductive paste made of an Ag—Pd (7: 3) alloy on the upper surface of the ceramic layer 2. The first internal electrode 6 is formed such that both end edges 6 a and 6 b are located on both longitudinal edges of the ceramic layer 2, and the other edge is located inside the ceramic layer 2. In addition, a second internal electrode 7 is formed by printing a conductive paste on the upper surface of another ceramic layer 2 in the same manner. The internal electrode 7 is formed such that one end 7a is located on the right outer edge of the ceramic layer 2, and the other end 7b and the remaining edges are located inside the ceramic layer 2.

【0018】次いで、RuO2 にPb2 Ru2 7 及び
BiRu2 7 を60wt%以下混合し、これにワニスを加
えて抵抗ペーストを作成し、この抵抗ペーストを別のセ
ラミック層2にスクリーン印刷して抵抗体8を形成す
る。この抵抗体8は、これの一端縁8aが上記第2内部
電極7の他端縁7b上に位置するように形成し、他端縁
8bがセラミック層2の外縁に位置するように形成す
る。
Next, RuO 2 is mixed with Pb 2 Ru 2 O 7 and BiRu 2 O 7 in an amount of 60 wt% or less, and a varnish is added thereto to form a resistive paste. This resistive paste is screen-printed on another ceramic layer 2. Thus, the resistor 8 is formed. The resistor 8 is formed such that one end 8 a thereof is located on the other end 7 b of the second internal electrode 7, and the other end 8 b is located on the outer edge of the ceramic layer 2.

【0019】そして、図3に示すように、第1内部電極
6と第2内部電極7とがセラミック層2’を挟んで対向
するよう重ねる。また第2内部電極7が形成されたセラ
ミック層2’に抵抗体8が形成されたセラミック層2を
重ねる。この場合、抵抗体8の一端縁8aが第2内部電
極7の他端縁7bに少し重なるように配置する。さら
に、これの上面,下面にダミー用セラミック層2を複数
枚重ね、これの積層方向に2t/cm2 の圧力を加えて圧着
し、積層体を形成する。
Then, as shown in FIG. 3, the first internal electrode 6 and the second internal electrode 7 are overlapped so as to face each other with the ceramic layer 2 'interposed therebetween. The ceramic layer 2 on which the resistor 8 is formed is superposed on the ceramic layer 2 'on which the second internal electrode 7 is formed. In this case, one end 8a of the resistor 8 is disposed so as to slightly overlap the other end 7b of the second internal electrode 7. Further, a plurality of dummy ceramic layers 2 are stacked on the upper and lower surfaces thereof, and a pressure of 2 t / cm 2 is applied in the laminating direction to press-bond to form a laminate.

【0020】次に、上記積層体を所定寸法にカットし、
これを900 ℃の温度で2時間焼成して半導体磁器3を得
る。次いで、この半導体磁器3を磁器ポット内に収容す
るとともに、該ポット内にホウケイ酸亜鉛ガラスを添加
し、この磁器ポットを回転させながら600 〜900 ℃の温
度で熱処理を施す。これにより上記半導体磁器3の外表
面部分にガラス膜を形成する。そして最後に、上記半導
体磁器3の左, 右端面3a,3b及び前,後側面3c,
3dの中央部にAgペーストを塗布した後、800 ℃で10
分間焼き付けて端面電極4及び側面電極5を形成する。
これにより本実施例のノイズフィルタ1が製造される。
Next, the laminate is cut into a predetermined size,
This is fired at a temperature of 900 ° C. for 2 hours to obtain a semiconductor porcelain 3. Next, the semiconductor porcelain 3 is housed in a porcelain pot, zinc borosilicate glass is added to the pot, and heat treatment is performed at a temperature of 600 to 900 ° C. while rotating the porcelain pot. As a result, a glass film is formed on the outer surface of the semiconductor porcelain 3. Finally, the left and right end faces 3a, 3b and the front and rear side faces 3c,
After applying Ag paste on the center of 3d,
By baking for a minute, the end face electrode 4 and the side face electrode 5 are formed.
Thereby, the noise filter 1 of the present embodiment is manufactured.

【0021】本実施例のノイズフィルタ1は、図4の等
価回路図に示すように、一方の端面電極4と側面電極5
との間に電源を接続し、他方の端面電極4と側面電極5
との間に半導体デバイスAを接続する。これにより半導
体デバイスAに異常電圧が加わるのを防止するととも
に、バリスタ部Zの電圧抑制能力を越える過電圧エネル
ギーを抵抗体8でもって吸収することとなる。
As shown in the equivalent circuit diagram of FIG. 4, the noise filter 1 of this embodiment has one end face electrode 4 and one side face electrode 5.
And the other end face electrode 4 and the side face electrode 5
Is connected to the semiconductor device A. This prevents an abnormal voltage from being applied to the semiconductor device A and absorbs the overvoltage energy exceeding the voltage suppressing capability of the varistor portion Z by the resistor 8.

【0022】このように本実施例によれば、第2内部電
極7と端面電極4との間に抵抗体8を付加するととも
に、この抵抗体8を半導体磁器3内に埋設したので、半
導体デバイスAの破壊電圧より大きいノイズが侵入して
も抵抗体8で抑制することができ、その結果ICやLS
I等の半導体デバイスの破壊や誤動作を確実に回避でき
る。また、上記抵抗体8を半導体磁器3に内蔵した構造
であるから、抵抗部品を別途外付けする場合に比べて部
品コストを低減できるとともに、実装スペースを縮小で
き、ひいてはコンピュータ機器の小型化に対応できる。
さらに、半導体磁器の表面に抵抗膜を被覆形成する場合
に比べて外力による損傷を回避でき、寿命特性を向上で
きる。
As described above, according to the present embodiment, since the resistor 8 is added between the second internal electrode 7 and the end face electrode 4 and this resistor 8 is embedded in the semiconductor ceramic 3, the semiconductor device Even if noise larger than the breakdown voltage of A enters, it can be suppressed by the resistor 8, and as a result, IC or LS
Destruction and malfunction of the semiconductor device such as I can be reliably avoided. In addition, since the resistor 8 is built in the semiconductor porcelain 3, the component cost can be reduced as compared with a case where a resistive component is separately externally mounted, and the mounting space can be reduced, and the computer device can be downsized. it can.
Further, as compared with the case where a resistive film is formed on the surface of the semiconductor porcelain, damage due to external force can be avoided, and the life characteristics can be improved.

【0023】[0023]

【表1】 [Table 1]

【0024】表1は、本実施例のノイズフィルタ1の効
果を確認するために行った試験結果を説明するためのも
のである。この試験は、上述した製造方法によりサンプ
ルNo. 1,2を作成し、この各サンプルの抵抗値
(Ω),バリスタ電圧(V1mA ),非直線係数(α),
及び静電容量値(pF)を測定するとともに、それぞれ
のばらつきを調べた。また、ばらつきは3CV=σ×3
/平均×100 %で求めた(σは標準偏差)。
Table 1 is for explaining the test results performed to confirm the effect of the noise filter 1 of the present embodiment. In this test, sample Nos. 1 and 2 were prepared by the above-described manufacturing method, and the resistance value (Ω), varistor voltage (V 1 mA ), nonlinear coefficient (α),
And the capacitance value (pF) were measured, and their variations were examined. The variation is 3CV = σ × 3
/ Average × 100% (σ is standard deviation).

【0025】表1からも明らかなように、本実施例によ
れば、両サンプル No.1,2ともバリスタ電圧,非直線
係数,静電容量のいずれも満足できる値が得られてい
る。また、抵抗値は231 、201 Ωのような値が得られて
おり、しかもばらつきは5.2 〜3.5 %と小さい。この結
果、半導体磁器内に抵抗体を埋設して一体焼結すること
によって、バリスタ特性及び誘電率の変化がなく、しか
も抵抗のばらつきが小さく、かつ結合安定性の良いノイ
ズフィルタが得られることがわかる。ちなみに、上記各
サンプルの抵抗体にノイズシミュレーションを用いて2
KV・200nSEC の方形波を印加したところ、いずれも抵抗
体の変化は2%未満であった。
As is clear from Table 1, according to this embodiment, both samples Nos. 1 and 2 obtain satisfactory values in all of the varistor voltage, nonlinear coefficient, and capacitance. Further, resistance values such as 231 and 201 Ω are obtained, and the variation is as small as 5.2 to 3.5%. As a result, by embedding the resistor in the semiconductor porcelain and integrally sintering, it is possible to obtain a noise filter having no change in varistor characteristics and dielectric constant, a small variation in resistance, and a good coupling stability. Understand. By the way, using the noise simulation for the resistor of each sample, 2
When a square wave of KV · 200nSEC was applied, the change of the resistor was less than 2% in each case.

【0026】図5は、上記サンプルを採用して、図4に
示すような回路を構成し、これに高電圧パルスを印加し
たときのパルス波形を示す。同図からも明らかなよう
に、本実施例サンプルでは40V 程度となっており、従来
のバリスタの略1/5 に低減できている。この点からも抵
抗体を内蔵したものは電圧抑制能力が高く半導体デバイ
スの保護に有効であることがわかる。
FIG. 5 shows a pulse waveform when a high voltage pulse is applied to the circuit shown in FIG. As is clear from the figure, the voltage of the sample of this embodiment is about 40 V, which is approximately one fifth of that of the conventional varistor. From this point as well, it is understood that the one having a built-in resistor has a high voltage suppressing ability and is effective for protecting a semiconductor device.

【0027】図6は、上記サンプルの周波数特性を示す
図であり、この図からも明らかなように、優れた周波数
特性が得られており、内部電極による浮遊容量の発生が
少ないことがわかる。
FIG. 6 is a graph showing the frequency characteristics of the above-mentioned sample. As is clear from FIG. 6, it is understood that excellent frequency characteristics are obtained and the generation of stray capacitance due to the internal electrodes is small.

【0028】図7は、請求項2の発明の一実施例を説明
するための図である。図中、図3と同一符号は同一又は
相当部分を示す。本実施例のノイズフィルタは、第2内
部電極7が形成されたセラミック層2’の右側外縁部に
導電体9をパターン形成し、抵抗体10の一端縁10a
を上記第2内部電極7の他端縁7bに接続し、他端縁1
0bを上記導電体9に接続し、該導電体9を介して端面
電極4に接続して構成されている。
FIG. 7 is a diagram for explaining an embodiment of the second aspect of the present invention. In the figure, the same reference numerals as those in FIG. 3 indicate the same or corresponding parts. In the noise filter of the present embodiment, the conductor 9 is patterned on the right outer edge of the ceramic layer 2 ′ on which the second internal electrode 7 is formed, and one end 10 a of the resistor 10 is formed.
Is connected to the other end 7b of the second internal electrode 7, and the other end 1
0b is connected to the conductor 9 and to the end face electrode 4 via the conductor 9.

【0029】本実施例では、抵抗体10の各端縁を半導
体磁器3内に封入したので、半導体磁器3にガラス膜を
形成する場合に、該ガラスが抵抗体10に拡散するのを
防止できる。その結果、抵抗値の変動を回避でき、ひい
ては設計どおりの抵抗値を得ることができる。
In this embodiment, since each edge of the resistor 10 is sealed in the semiconductor porcelain 3, it is possible to prevent the glass from diffusing into the resistor 10 when a glass film is formed on the semiconductor porcelain 3. . As a result, the fluctuation of the resistance value can be avoided, and the resistance value as designed can be obtained.

【0030】[0030]

【発明の効果】以上のように請求項1の発明に係るノイ
ズフィルタによれば、半導体磁器の内部に第1内部電極
を埋設するとともに、該第1内部電極とセラミック層を
挟んで重なり合う第2内部電極を埋設し、該第2内部電
極を上記半導体磁器内に埋設された抵抗体を介して第
1,第2側面電極のいずれか他方に接続したので、電圧
抑制能力を向上して半導体デバイスの破壊,誤動作を確
実に防止できる効果があり、さらに部品点数,実装コス
トを低減できるとともに、寿命特性の悪化を回避できる
効果がある。また請求項2の発明に係るノイズフィルタ
では、上記抵抗体を導電体を介して側面電極に接続させ
たので、ガラスを拡散させる場合の抵抗値の変動を回避
でき、設計どおりの抵抗値が得られる効果がある。
As described above, according to the noise filter of the first aspect of the present invention, the first internal electrode is embedded in the semiconductor ceramic, and the second internal electrode overlaps the first internal electrode with the ceramic layer interposed therebetween. Since the internal electrode is buried and the second internal electrode is connected to one of the first and second side electrodes via the resistor buried in the semiconductor porcelain, the voltage suppressing capability is improved and the semiconductor device is improved. This has the effect of reliably preventing the destruction and malfunction of the device, and has the effect of reducing the number of components and the mounting cost and avoiding deterioration of the life characteristics. Further, in the noise filter according to the second aspect of the present invention, since the resistor is connected to the side electrode via the conductor, fluctuation of the resistance value when the glass is diffused can be avoided, and the resistance value as designed can be obtained. Has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1の発明の一実施例によるノイズフィル
タを説明するための断面図である。
FIG. 1 is a cross-sectional view illustrating a noise filter according to an embodiment of the present invention.

【図2】上記実施例のノイズフィルタを示す斜視図であ
る。
FIG. 2 is a perspective view showing the noise filter of the embodiment.

【図3】上記実施例のノイズフィルタの製造方法を示す
分解斜視図である。
FIG. 3 is an exploded perspective view showing a method of manufacturing the noise filter of the embodiment.

【図4】上記実施例のノイズフィルタの等価回路図であ
る。
FIG. 4 is an equivalent circuit diagram of the noise filter of the embodiment.

【図5】上記実施例のノイズフィルタの効果を示す特性
図である。
FIG. 5 is a characteristic diagram showing an effect of the noise filter of the embodiment.

【図6】上記実施例のノイズフィルタの効果を示す特性
図である。
FIG. 6 is a characteristic diagram showing an effect of the noise filter of the embodiment.

【図7】請求項2の発明の一実施例によるノイズフィル
タを説明するための分解斜視図である。
FIG. 7 is an exploded perspective view illustrating a noise filter according to an embodiment of the present invention.

【符号の説明】 1 ノイズフィルタ 2 セラミック層 3 半導体磁器 3a,3b 左, 右端面(第1,第2側面) 3c,3d 前,後側面(第3,第4側面) 4 端面電極(第1,第2側面電極) 5 側面電極(第3,第4側面電極) 6 第1内部電極 6a,6b 両端縁 7 第2内部電極 7a 一端縁 7b 他端縁 8,10 抵抗体 8a,10a 一端縁 8b,10b 他端縁 9 導電体[Description of Signs] 1 Noise filter 2 Ceramic layer 3 Semiconductor porcelain 3a, 3b Left and right end faces (first and second side faces) 3c, 3d Front and rear side faces (third and fourth side faces) 4 End face electrode (first , Second side electrode) 5 side electrode (third and fourth side electrode) 6 first internal electrode 6a, 6b both end edges 7 second internal electrode 7a one end edge 7b other end edge 8,10 resistor 8a, 10a one end edge 8b, 10b End edge 9 Conductor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神2丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平1−152704(JP,A) 特開 昭61−127637(JP,A) 特開 平3−152903(JP,A) 実開 昭49−104652(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01C 7/02 - 7/22 H03H 7/075 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Yukio Sakabe 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Murata Manufacturing Co., Ltd. (56) References JP-A-1-152704 (JP, A) JP-A Sho 61-127637 (JP, A) JP-A-3-152903 (JP, A) JP-A-49-104652 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01C 7/02 -7/22 H03H 7/075

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電圧非直線特性を有する半導体磁器の第
1,第2側面に第1,第2側面電極を形成するととも
に、第3,第4側面に第3,第4側面電極を形成し、上
記半導体磁器の内部に第1内部電極を埋設するととも
に、該第1内部電極の両端縁を上記第3,第4側面電極
に接続し、上記半導体磁器の内部にセラミック層を挟ん
で上記第1内部電極と重なり合う第2内部電極を埋設す
るとともに、該第2内部電極の一端縁を上記第1,第2
側面電極のいずれか一方に接続し、さらに上記半導体磁
器の内部に抵抗体を埋設し、該抵抗体を介して上記第2
内部電極の他端縁を上記第1,第2側面電極のいずれか
他方に接続したことを特徴とするノイズフィルタ。
1. A semiconductor ceramic having a voltage non-linear characteristic, wherein first and second side electrodes are formed on first and second side surfaces, and third and fourth side electrodes are formed on third and fourth side surfaces. Burying a first internal electrode inside the semiconductor ceramic, connecting both end edges of the first internal electrode to the third and fourth side electrodes, and sandwiching a ceramic layer inside the semiconductor ceramic; A second internal electrode overlapping with the first internal electrode is buried, and one edge of the second internal electrode is connected to the first and second internal electrodes.
A resistor is buried inside the semiconductor porcelain connected to one of the side electrodes, and the second element is buried through the resistor.
A noise filter, wherein the other end of the internal electrode is connected to one of the first and second side electrodes.
【請求項2】 請求項1において、上記半導体磁器の内
部に埋設された抵抗体をセラミック層の外縁に形成され
た導電体を介して上記いずれか他方の側面電極に接続し
たことを特徴するノイズフィルタ。
2. The noise according to claim 1, wherein a resistor buried inside the semiconductor ceramic is connected to one of the other side electrodes via a conductor formed on an outer edge of a ceramic layer. filter.
【請求項3】 請求項1又は2において、上記半導体磁
器の第1〜第4側面電極を除く表面部分がガラス膜で覆
われていることを特徴とするノイズフィルタ。
3. The noise filter according to claim 1, wherein a surface portion of the semiconductor ceramic except for the first to fourth side electrodes is covered with a glass film.
JP06127392A 1992-02-14 1992-02-14 Noise filter Expired - Fee Related JP3182844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06127392A JP3182844B2 (en) 1992-02-14 1992-02-14 Noise filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06127392A JP3182844B2 (en) 1992-02-14 1992-02-14 Noise filter

Publications (2)

Publication Number Publication Date
JPH05226117A JPH05226117A (en) 1993-09-03
JP3182844B2 true JP3182844B2 (en) 2001-07-03

Family

ID=13166445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06127392A Expired - Fee Related JP3182844B2 (en) 1992-02-14 1992-02-14 Noise filter

Country Status (1)

Country Link
JP (1) JP3182844B2 (en)

Also Published As

Publication number Publication date
JPH05226117A (en) 1993-09-03

Similar Documents

Publication Publication Date Title
JPH05275958A (en) Noise filter
JP2663300B2 (en) Noise filter
JPH11273914A (en) Laminated varistor
JP2976046B2 (en) Chip varistor
WO2006085492A1 (en) Chip component provided with electrostatic protection function
JP3008567B2 (en) Chip type varistor
JP3232713B2 (en) Noise filter
JP3182844B2 (en) Noise filter
JP3099503B2 (en) Noise filter
JP3008568B2 (en) Chip varistor
JPH0514103A (en) Noise filter
JPH0214501A (en) Voltage nonlinear resistor
JPH10199709A (en) Multilayer type varistor
JP3186199B2 (en) Stacked varistor
JP2643193B2 (en) 3-terminal multi-function device
JP2932768B2 (en) Chip varistor with resistor
JP2000077265A (en) Lc filter with varistor function
JP2985444B2 (en) Stacked varistor
JPS60154482A (en) Connector assembling part
JPH0722210A (en) Composite function element
JPH0714704A (en) Through-type varistor
JP3064676B2 (en) Multilayer ceramic porcelain element
JP4320565B2 (en) Multi-layer composite functional device
JP3158529B2 (en) Noise filter
JPH04277601A (en) Varistor component

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees