JP4320565B2 - Multi-layer composite functional device - Google Patents

Multi-layer composite functional device Download PDF

Info

Publication number
JP4320565B2
JP4320565B2 JP2003151119A JP2003151119A JP4320565B2 JP 4320565 B2 JP4320565 B2 JP 4320565B2 JP 2003151119 A JP2003151119 A JP 2003151119A JP 2003151119 A JP2003151119 A JP 2003151119A JP 4320565 B2 JP4320565 B2 JP 4320565B2
Authority
JP
Japan
Prior art keywords
varistor
capacitor
internal electrodes
electrode
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003151119A
Other languages
Japanese (ja)
Other versions
JP2004356301A (en
Inventor
民治 伊藤
武 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2003151119A priority Critical patent/JP4320565B2/en
Publication of JP2004356301A publication Critical patent/JP2004356301A/en
Application granted granted Critical
Publication of JP4320565B2 publication Critical patent/JP4320565B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電子回路を雷サージや静電気等の過渡電圧やノイズ等から保護するサージアブソーバとして用いられる積層型複合機能素子に関する。
【0002】
【従来の技術】
サージアブソーバは、電話機、モデムなどの電子機器が通信線と接続する部分、或いはCRT駆動回路など、雷サージや静電気等の異常電圧による電撃を受けやすい部分に接続され、異常電圧によって電子機器が破壊されるのを防ぐために使用されている。
【0003】
この種のサージアブソーバとしては、例えば後述する特許文献1に記載されている保護素子がある。この保護素子は、バリスタ部とコンデンサ部とが積層された素子本体を有し、端子電極によりバリスタ部とコンデンサ部とが電気的に並列に接続されているものである。
【0004】
この保護素子は、バリスタ部によってノイズを吸収するとともに、バリスタ部の特性のために吸収することができないような立ち上がりの速いノイズをコンデンサで吸収するために、バリスタ部に対してコンデンサ部を電気的に並列に設けたものである。
【0005】
【特許文献1】
特開平10−125557号公報、請求項1、段落0004、図1、図2
【0006】
【発明が解決しようとする課題】
近年は、電子機器の一層の小型化、薄型化に伴い、電子部品についてもさらなる小型化、薄型化が求められており、サージアブソーバについても例外ではない。
また、近年は、消費電力低減のために、電子機器の回路電圧が低電圧化しているので、回路を確実に保護するためには、バリスタ部の動作電圧(以下、「バリスタ電圧」という)もより低電圧化することが求められている。
また、電子機器の高速化に伴い、信号が高周波化しているので、波形を正確に伝達するために、サージアブソーバの静電容量を低減することが求められている。
【0007】
バリスタ部のバリスタ内部電極間の距離を小さくすると、バリスタ電圧が低くなり、またサージアブソーバを薄型化することが可能となる。しかし、バリスタ部は、その構造上、コンデンサとしても作用するので、このようにバリスタ内部電極同士が近接することにより、静電容量が大きくなって高周波信号に対応できなくなってしまう。
バリスタ内部電極の面積を小さくすれば、バリスタ部の静電容量を小さくすることができ、またサージアブソーバの外形寸法を小さくすることも可能となるが、このようにバリスタ内部電極の面積が小さくなるとバリスタ部のサージ電流耐量も低下してしまう。
このように、従来は、バリスタ電圧の低電圧化、静電容量の低減、及びサージ電流耐量の維持を同時に実現することはできなかった。
【0008】
本発明は、上記事情に鑑みてなされたものであって、サージ電流耐量を維持しながら、バリスタ電圧の低電圧化と静電容量の低減とを同時に実現することができる積層型複合機能素子を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の課題を解決するため、本発明にかかる積層型複合機能素子は、バリスタ部とコンデンサ部とが積層されてなる素子本体と、該素子本体の外面に設けられる外部電極とを有する積層型複合機能素子であって、前記バリスタ部は、対向状態に配された少なくとも一対のバリスタ内部電極と、該バリスタ内部電極間に挟まれたバリスタ層とを有し、前記バリスタ内部電極の対の互いに対向する領域の面積は、前記バリスタ部に要求されるサージ電流耐量に応じて設定され、前記コンデンサ部は、対向状態に配された少なくとも一対のコンデンサ内部電極と、該コンデンサ内部電極間に挟まれた誘電体層とを有し、前記コンデンサ内部電極の対の互いに対向する領域の面積は、前記コンデンサ部に要求される静電容量に応じて設定され、前記外部電極によって、前記バリスタ部と前記コンデンサ部とが電気的に直列に接続され、前記素子本体は、前記バリスタ部が、前記コンデンサ部同士の間に挟まれて積層された構成とされていることを特徴としている。
【0010】
このように構成される積層型複合機能素子では、バリスタ部とコンデンサ部とが電気的に直列に接続されているので、バリスタ部とコンデンサ部とを電気的に並列に接続した場合に比べて、静電容量が小さくなる。
また、バリスタ内部電極の対の互いに対向する領域の面積をバリスタ部に要求されるサージ電流耐量に応じて適宜設定することができ、また、コンデンサ内部電極の対の互いに対向する領域の面積をコンデンサ部に要求される静電容量に応じて適宜設定することができる。
また、バリスタ層がコンデンサ部によって覆われて保護されるので、外部電極形成の際のめっき侵食防止対策が不要となる。
【0011】
この積層型複合機能素子は、前記対をなすバリスタ内部電極のうちの一方は、前記素子本体の第一の外面に露出されており、他方は、前記素子本体の第二の外面に露出されており、前記対をなすコンデンサ内部電極のうちの一方は、前記素子本体の第三の外面に露出されており、他方は、前記素子本体の前記第二の外面に露出されており、前記外部電極は、前記第二の外面に形成され、前記他方のバリスタ内部電極と前記他方のコンデンサ内部電極と接続されているアース電極と、前記第一の外面に形成され、前記一方のバリスタ内部電極と接続されている第一の端子電極と、前記第三の外面に形成され、前記一方のコンデンサ内部電極と接続されている第二の端子電極と、で構成されていることを特徴とする。
【0012】
この場合には、積層型複合機能素子のチップ化が容易であり、また小型化も容易である。
また、この積層型複合機能素子は、前記バリスタ層は、ZnOとBi を必須成分とし、これらにMnO 、CoCO 、Sb 、SnO 、Cr 、SiO から選ばれる成分を添加した材料からなり、前記誘電体層は、純度99%以上のMgO、TiO 、CaO、SrO、BaOのいずれかまたは複数の成分を混合した材料からなることを特徴とする。
【0014】
【発明の実施の形態】
以下、本発明にかかる積層型複合機能素子の好適な実施の形態を図面を参照して詳細に説明する。
【0015】
本実施の形態では、積層型複合機能素子を、サージアブソーバ1としている。
サージアブソーバ1は、図1に示すように、例えばそれぞれ略長方形板状をなすバリスタ部2とコンデンサ部3とが積層されてなる例えば略直方体形状の素子本体4をゆうしており、素子本体4の外面には、外部電極として、アース電極5及び端子電極6が設けられている。
ここでは、素子本体4は、二つのコンデンサ部3の間にバリスタ部2を挟みこんだ構成としている。
【0016】
バリスタ部2は、対向状態に配された少なくとも一対のバリスタ内部電極11と、このバリスタ内部電極11間に挟まれたバリスタ層12とを有している。ここでは、バリスタ内部電極11の対を三組設けている。
このバリスタ部2は、バリスタ特性を有するバリスタ材料(すなわち電圧非直線性抵抗磁器)からなる例えば略長方形状のシートの少なくとも一面にバリスタ内部電極11となる電極パターンを形成したものを複数枚積層した構成とされる。
【0017】
対をなすバリスタ内部電極11のうちの一方(以下、第一のバリスタ内部電極11aとする)は、バリスタ部2の長手方向の一端から中央部まで設けられており、その端部は、素子本体4の長手方向の一端面F1(第一の外面)に露出されている。
また、バリスタ内部電極11のうちの他方(以下、第二のバリスタ内部電極11bとする)は、バリスタ部2の一長辺から他方の長辺まで設けられており、その端部は、素子本体4の長手方向に平行な側面F2(第二の外面)に露出されている。ここで、第二のバリスタ内部電極11bは、バリスタ部2の長辺近傍では幅が狭められていて素子本体4の側面F2の長手方向の一部の範囲にのみ露出されている。また、第二のバリスタ内部電極11bは、バリスタ部2の中央部では長辺近傍部分よりも幅広に形成されていて、その面積が確保されている。
【0018】
これら第一、第二のバリスタ内部電極11a、11bのうち、互いに対向する領域とバリスタ層12においてこれら領域の間に挟まれる部分とは、バリスタとして作用するものである。第一、第二のバリスタ内部電極11a、11bのうち、互いに対向する領域の面積は、バリスタ部2のサージ電流耐量と比例関係にあり、この面積はバリスタ部2に要求されるサージ電流耐量に応じて適宜設定される。
【0019】
コンデンサ部3は、対向状態に配された少なくとも一対のコンデンサ内部電極16と、このコンデンサ内部電極16間に挟まれた誘電体層17とを有している。ここでは、各コンデンサ部3についてコンデンサ内部電極16の対をそれぞれ二組設けている。
このコンデンサ部3は、誘電体材料からなる例えば長方形状のシートの少なくとも一面にコンデンサ内部電極16となる電極パターンを形成したものを複数枚積層した構成とされる。
【0020】
対をなすコンデンサ内部電極16のうちの一方(以下、第一のコンデンサ内部電極16aとする)は、コンデンサ部3の長手方向の一端から中央部まで設けられており、その端部は、素子本体4の長手方向の端面のうち、バリスタ部2の第一のバリスタ内部電極11aが露出される一端面F1とは反対側を向く他端面F3(第三の端面)に露出されている。
また、コンデンサ内部電極16のうちの他方(以下、第二のコンデンサ内部電極16bとする)は、コンデンサ部3の一長辺から他方の長辺まで設けられており、その端部は、素子本体4の長手方向に平行な側面F2に露出されている。ここで、第二のコンデンサ内部電極16bは、コンデンサ部3の長辺近傍では幅が狭められていて素子本体4の側面F2の長手方向の一部の範囲にのみ露出されている。また、第二のコンデンサ内部電極16bは、コンデンサ部3中央部では長辺近傍部分よりも幅広に形成されていて、その面積が確保されている。
【0021】
これら第一、第二のコンデンサ内部電極16a、16bのうち、互いに対向する領域と誘電体層17においてこれら領域の間に挟まれる部分とは、コンデンサとして作用するものである。第一、第二のコンデンサ内部電極16a、16bのうち、互いに対向する領域の面積は、コンデンサ部3の静電容量と比例関係にあり、この面積はコンデンサ部3に要求される静電容量に応じて適宜設定される。
【0022】
アース電極5は、素子本体4のバリスタ部2とコンデンサ部3との積層境界が露出する外面のうち、長手方向に平行な側面F2の長手方向の中間位置に、これらバリスタ部2とコンデンサ部3とを覆うようにして設けられている。
上記のバリスタ部2の第二のバリスタ内部電極11bとコンデンサ部3の第二のコンデンサ内部電極16bとは、それぞれ素子本体4の側面F2に露出された端部がアース電極5と電気的に接続されており、これによってバリスタ部2とコンデンサ部3とが、電気的に直列に接続されている。
【0023】
また、素子本体4には、端子電極6として、素子本体4の長手方向の一端面F1を覆うように設けられる第一の端子電極6aと、他端面F3を覆うように設けられる第二の端子電極6bとが設けられている。なお、これら端子電極6の表面には、Niめっきが施された上に、さらにはんだめっきが施されている。
上記のバリスタ部2の第一のバリスタ内部電極11aは、それぞれ素子本体4の一端面F1に露出された端部が第一の端子電極6aと電気的に接続されている。また、コンデンサ部3の第一のコンデンサ内部電極16aは、それぞれ素子本体4の他端面F3に露出された端部が第二の端子電極6bと電気的に接続されている。
【0024】
このように構成されるサージアブソーバ1は、図2の等価回路図に示すように、バリスタ部2内では各バリスタ内部電極11の対が並列に接続されて、各バリスタ内部電極11の対と各バリスタ内部電極11間に挟まれるバリスタ層12とがバリスタ21として作用する。このバリスタ21は、その構造上、コンデンサとしても作用するものであって、図2ではバリスタ21のコンデンサ作用について仮想的にコンデンサ22として示す。
一方、コンデンサ部3では、各コンデンサ内部電極16の対が並列に接続されて、各コンデンサ内部電極16の対と各コンデンサ内部電極16間にはさまれる誘電体層17とがコンデンサ23として作用する。
【0025】
上記のように、バリスタ部2とコンデンサ部3とは直列に接続されているので、サージアブソーバ1の静電容量をC、バリスタ21がなすコンデンサ22の静電容量をC、コンデンサ部3のコンデンサ23の静電容量をCとすると、次式の関係が成り立つ。
1/C=1/C+1/C (1)
すなわち、Cは、次式で表される。
=C×C/(C+C) (2)
【0026】
これに対して、従来のサージアブソーバのように、バリスタ部2とコンデンサ部3とを並列に接続した場合には、サージアブソーバ1の静電容量Cは次式で表される。
=C+C (3)
そして、C<Cであるので、本実施形態にかかるサージアブソーバ1は、従来のサージアブソーバに比べて静電容量が小さい。
【0027】
このように、本実施の形態にかかるサージアブソーバ1は、同一構成のバリスタ部2とコンデンサ部3からなる従来のサージアブソーバよりも静電容量が小さいので、高周波信号を入力されてもその波形が崩れにくく、高周波回路や高速通信回路に好適である。
そして、このように従来よりも静電容量が小さいので、静電容量を従来のサージアブソーバと同一とした場合には、従来のサージアブソーバよりもさらにバリスタ部2のバリスタ内部電極11間の距離を小さくして、バリスタ内部電極11の面積を低減させずに(すなわちバリスタ部2のサージ電流耐量を維持したままで)、サージアブソーバ1のさらなる薄型化とバリスタ電圧の低電圧化を図ることが可能となる。
【0028】
ここで、一般的に、サージアブソーバの素子本体の外面には、めっきによって外部電極が形成されるのであるが、バリスタ部2に用いられるバリスタ材料は、めっき処理を施すと侵食されて変質してしまう。
このため、従来のサージアブソーバでは、バリスタ部の特性を維持するために、外部電極を形成する前に、バリスタ部の表面にガラスコーティング等を施して保護していた。
これに対して、本実施形態にかかるサージアブソーバ1は、バリスタ部2がコンデンサ部3によって挟まれていて、バリスタ内部電極11の近傍のバリスタ層12が保護されているので、バリスタ部2にコーティングを施す工程が不要となり、従来のサージアブソーバよりも製造工程を簡略化して、製造コストを低減することができる。
【0029】
次に、上記のように構成されるサージアブソーバ1の製造方法を図3を用いて説明する。
このサージアブソーバ1の素子本体4は、バリスタ部2となるバリスタ材グリーンシートとコンデンサ部3となる誘電体グリーンシートとを積層して焼結してなるものである。以下では、複数の素子本体4を同時に作製する場合について説明しており、図3は同時に作製される複数の素子本体4のうちの一つを示したものである。
【0030】
以下、バリスタ部2となるバリスタ材グリーンシートの作製方法について説明する。
まず、バリスタ材料に純水を混合してスラリーを作製する。バリスタ材料は、ZnO(酸化亜鉛)とBi(三酸化ビスマス)を必須成分とし、これらにMnO(二酸化マンガン)、CoCO(炭酸コバルト)、Sb(三酸化アンチモン)、SnO(酸化スズ)、Cr(酸化クロム)、SiO(二酸化ケイ素)から選ばれる元素を添加した電圧非直線性抵抗磁器である。
ここでは、純度99%以上のZnO、Bi、CoCO、MnO、及びSbをそれぞれ98mol%、0.5mol%、0.5mol%、0.5mol%、0.5mol%の割合で秤量し、これに純水を加えてボールミルで24時間混合してスラリーを作製する。
【0031】
このスラリーを濾過乾燥して造粒した後、800°Cの温度で2時間仮焼成する。
この焼成物を粗粉砕した後、これに純水を加えてボールミルで微粉砕してこれを濾過乾燥させた後、例えばエチルセルロース等の有機バインダーとともに溶媒中に分散して再度スラリーを作製する。
このスラリーからドクターブレード法によって所定の厚みのバリスタ材グリーンシートBを作製し、所定の寸法に打ち抜く。
【0032】
このバリスタ材グリーンシートB上の各バリスタ部2となる領域Sbのそれぞれに、バリスタ内部電極11として、その領域Sbの長手方向の一端から中央部まで達する第一のバリスタ内部電極11aを設けて第一のバリスタ材グリーンシートB1を得る。
また、このバリスタ材グリーンシートB上の各バリスタ部2となる領域Sbのそれぞれに、バリスタ内部電極11として、一長辺から他方の長辺まで達する第二のバリスタ内部電極11bを設けて第二のバリスタ材グリーンシートB2を得る。
ここで、このバリスタ内部電極11は、例えば導電ペーストをバリスタ材グリーンシートB上にスクリーン印刷することにより形成されるものであって、導電ペーストとしては、例えばPt(プラチナ)、Pd(パラジウム)、Ag−Pt(銀/プラチナ)、Ag(銀)等が用いられる。
【0033】
次に、コンデンサ部3となる誘電体グリーンシートの作製方法について説明する。
まず、誘電体材料から、上記したバリスタ材グリーンシートの作製方法と同様にして、所望の寸法の例えば長方形状をなす誘電体グリーンシートCを作製する。
誘電体材料としては、強誘電体材料、例えば純度99%以上のMgO(酸化マグネシウム)、TiO(酸化チタン)、CaO(酸化カルシウム)、SrO(酸化ストロンチウム)、BaO(酸化バリウム)のいずれかまたは複数の混合物からなるセラミックス材料が用いられる。ここで、誘電体材料の焼成時の収縮率を前記バリスタ材料の焼成時の収縮率と合わせるために、セラミックス材料には、ガラス粉末が適量混合される。
【0034】
この誘電体グリーンシートC上の各コンデンサ部3となる領域Scのそれぞれに、コンデンサ内部電極16として、長手方向の一端から中央部まで達する第一のコンデンサ内部電極16aを設けて第一の誘電体グリーンシートC1を得る。
また、この誘電体グリーンシートC上の各コンデンサ部3となる領域Scのそれぞれに、コンデンサ内部電極16として、一長辺から他方の長辺まで達する第二のコンデンサ内部電極16bを設けて第二の誘電体グリーンシートC2を得る。
このコンデンサ内部電極16は、前記コンデンサ内部電極11と同様の手法によって形成されるものである。
【0035】
このようにして得られた第一、第二のバリスタ材グリーンシートB1、B2と、第一、第二の誘電体グリーンシートC1、C2とをそれぞれ複数組積層し、各バリスタ部2または各コンデンサ部3となる領域ごとに切り出して、焼成前の素子本体4を得る。
この焼成前の素子本体4を、バリスタ部2及びコンデンサ部3の材料の組み合わせに応じて適切な温度で焼成して、バリスタ特性を有するバリスタ部2とコンデンサとして機能するコンデンサ部3とを有する素子本体4を得る。
【0036】
、この素子本体4をZrO(酸化ジルコニウム)のボールとともにバレル研磨装置に投入してバレル研磨を施してバリやエッジを落とした後、素子本体4の長手方向に沿った側面F2においてバリスタ部2とコンデンサ部3との積層境界が露出する側に、例えばAgペーストを塗布または印刷してアース電極5を形成する。さらに、素子本体4の長手方向の端面F1、F3にそれぞれAgペーストを塗布して端子電極6を形成し、さらに端子電極6にNiめっきとはんだめっきを施して、本実施の形態にかかるサージアブソーバ1を得る。
【0037】
ここで、上記の製造方法では、複数の素子本体4を同時に作成する場合について述べたが、これに限られることなく、各素子本体4は一つずつ作製してもよい。
【0038】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明にかかる積層型複合機能素子によれば、同一構成のバリスタ部とコンデンサ部からなる従来の積層型複合機能素子よりも静電容量が小さいので、高周波信号を入力されてもその波形が崩れにくく、高周波回路や高速通信回路に好適である。
そして、この積層型複合機能素子では、このように従来よりも静電容量が小さいので、静電容量を従来品と同一とした場合には、従来品よりもさらにバリスタ部のバリスタ内部電極間の距離を小さくして、バリスタ内部電極の面積を維持してバリスタ部のサージ電流耐量を維持したままで、さらなる薄型化とバリスタ電圧の低電圧化を図ることが可能となる。
また、バリスタ部がコンデンサ部によって挟まれていて、バリスタ内部電極の近傍のバリスタ層が保護されているので、バリスタ部にコーティングを施す工程が不要となり、製造工程を簡略化して、製造コストを低減することができる。
【図面の簡単な説明】
【図1】 本実施形態にかかるサージアブソーバの構成を示す図であって、(a)は長手方向に沿った縦断面図、(b)は(a)のA−A矢視断面図である。
【図2】 本実施形態にかかるサージアブソーバの等価回路図である。
【図3】 本実施形態にかかるサージアブソーバの製造工程の説明図である。
【符号の説明】
1 サージアブソーバ(積層型複合機能素子) 2 バリスタ部
3 コンデンサ部 4 素子本体
5 アース電極(外部電極) 6 端子電極(外部電極)
11 バリスタ内部電極 12 バリスタ層
16 コンデンサ内部電極 17 誘電体層
F1 一端面(第一の外面) F2 側面(第二の外面)
F3 他端面(第三の外面)
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer composite functional element used as a surge absorber for protecting an electronic circuit from transient voltage such as lightning surge and static electricity, noise, and the like.
[0002]
[Prior art]
Surge absorbers are connected to parts where electronic devices such as telephones and modems are connected to communication lines, or parts that are susceptible to electric shock due to abnormal voltages such as lightning surges and static electricity, such as CRT drive circuits. It is used to prevent it.
[0003]
As this type of surge absorber, for example, there is a protective element described in Patent Document 1 described later. This protective element has an element body in which a varistor part and a capacitor part are laminated, and the varistor part and the capacitor part are electrically connected in parallel by a terminal electrode.
[0004]
This protective element absorbs noise by the varistor part and electrically absorbs the capacitor part with respect to the varistor part in order to absorb fast rising noise that cannot be absorbed due to the characteristics of the varistor part. Are provided in parallel.
[0005]
[Patent Document 1]
JP-A-10-125557, claim 1, paragraph 0004, FIG. 1, FIG.
[0006]
[Problems to be solved by the invention]
In recent years, with the further miniaturization and thinning of electronic devices, there has been a demand for further miniaturization and thinning of electronic components, and surge absorbers are no exception.
In recent years, the circuit voltage of electronic devices has been lowered to reduce power consumption. In order to reliably protect the circuit, the operating voltage of the varistor section (hereinafter referred to as “varistor voltage”) is also increased. There is a demand for lower voltage.
In addition, as the speed of electronic equipment increases, the signal becomes higher in frequency. Therefore, in order to accurately transmit the waveform, it is required to reduce the capacitance of the surge absorber.
[0007]
If the distance between the varistor internal electrodes in the varistor portion is reduced, the varistor voltage is lowered and the surge absorber can be made thinner. However, since the varistor portion also functions as a capacitor due to its structure, when the varistor internal electrodes are brought close to each other in this way, the capacitance becomes large and the high-frequency signal cannot be handled.
If the area of the varistor internal electrode is reduced, the capacitance of the varistor part can be reduced, and the external dimensions of the surge absorber can be reduced, but if the area of the varistor internal electrode is reduced in this way, The surge current withstand capability of the varistor part also decreases.
Thus, conventionally, it has not been possible to simultaneously realize a reduction in the varistor voltage, a reduction in capacitance, and maintenance of surge current resistance.
[0008]
The present invention has been made in view of the above circumstances, and is a multilayer composite functional element capable of simultaneously realizing a reduction in varistor voltage and a reduction in capacitance while maintaining a surge current withstand capability. The purpose is to provide.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, a multilayer composite functional element according to the present invention includes a multilayer composite having an element body in which a varistor part and a capacitor part are laminated, and an external electrode provided on the outer surface of the element body. The varistor section includes at least a pair of varistor internal electrodes arranged in an opposed state and a varistor layer sandwiched between the varistor internal electrodes, and the pair of varistor internal electrodes are opposed to each other. The area of the region to be set is set according to the surge current withstand capability required for the varistor part, and the capacitor part is sandwiched between at least a pair of capacitor internal electrodes arranged in an opposing state and the capacitor internal electrode and a dielectric layer, an area of a region opposing pairs of the capacitor internal electrode is set in accordance with the electrostatic capacitance required for the capacitor portion, the outer The electrode, and the varistor section and the capacitor section are electrically connected in series, the device main body, said varistor portion is the configurations laminated sandwiched between between the capacitor section It is a feature.
[0010]
In the multilayer composite functional element configured as described above, since the varistor part and the capacitor part are electrically connected in series, compared to the case where the varistor part and the capacitor part are electrically connected in parallel, Capacitance is reduced.
In addition, the area of the mutually opposing regions of the varistor internal electrode pair can be appropriately set according to the surge current tolerance required for the varistor part, and the area of the mutually opposing region of the capacitor internal electrode pair can be It can set suitably according to the electrostatic capacitance requested | required of a part.
In addition, since the varistor layer is covered and protected by the capacitor portion, it is not necessary to take measures to prevent plating erosion when forming the external electrode.
[0011]
In the multilayer composite functional element, one of the pair of varistor internal electrodes is exposed on the first outer surface of the element body, and the other is exposed on the second outer surface of the element body. One of the pair of capacitor internal electrodes is exposed on the third outer surface of the element body, and the other is exposed on the second outer surface of the element body, and the external electrode Formed on the second outer surface and connected to the other varistor internal electrode and the other capacitor internal electrode, and formed on the first outer surface and connected to the one varistor internal electrode And a second terminal electrode formed on the third outer surface and connected to the one capacitor internal electrode.
[0012]
In this case, it is easy to make a multilayer composite functional element into a chip, and it is easy to reduce the size.
Further, the multilayer composite functional element, wherein the varistor layer, the ZnO and Bi 2 O 3 as essential components, these MnO 2, CoCO 3, Sb 2 O 3, SnO 2, Cr 2 O 3, a SiO 2 The dielectric layer is made of a material to which selected components are added, and the dielectric layer is made of MgO, TiO 2 , CaO, SrO, BaO having a purity of 99% or more, or a material in which a plurality of components are mixed.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a multilayer composite functional element according to the present invention will be described in detail with reference to the drawings.
[0015]
In the present embodiment, the multilayer composite functional element is the surge absorber 1.
As shown in FIG. 1, the surge absorber 1 has an element body 4 having, for example, a substantially rectangular parallelepiped shape in which a varistor part 2 and a capacitor part 3 each having a substantially rectangular plate shape are stacked. On the outer surface, a ground electrode 5 and a terminal electrode 6 are provided as external electrodes.
Here, the element body 4 has a configuration in which the varistor part 2 is sandwiched between two capacitor parts 3.
[0016]
The varistor part 2 has at least a pair of varistor internal electrodes 11 arranged in an opposing state, and a varistor layer 12 sandwiched between the varistor internal electrodes 11. Here, three pairs of varistor internal electrodes 11 are provided.
The varistor part 2 is formed by laminating a plurality of sheets in which an electrode pattern to be the varistor internal electrode 11 is formed on at least one surface of a substantially rectangular sheet made of a varistor material having varistor characteristics (that is, a voltage nonlinear resistance ceramic). It is supposed to be configured.
[0017]
One of the paired varistor internal electrodes 11 (hereinafter referred to as the first varistor internal electrode 11a) is provided from one end to the center of the varistor portion 2 in the longitudinal direction, and the end is the element body. 4 is exposed on one end face F1 (first outer surface) in the longitudinal direction.
The other of the varistor internal electrodes 11 (hereinafter referred to as the second varistor internal electrode 11b) is provided from one long side to the other long side of the varistor part 2, and its end is the element body. 4 is exposed to a side surface F2 (second outer surface) parallel to the longitudinal direction. Here, the second varistor internal electrode 11 b is narrowed in the vicinity of the long side of the varistor portion 2 and is exposed only in a part of the longitudinal direction of the side surface F <b> 2 of the element body 4. The second varistor internal electrode 11b is formed wider at the center of the varistor part 2 than the vicinity of the long side, and the area is secured.
[0018]
Of these first and second varistor internal electrodes 11a and 11b, the regions facing each other and the portion sandwiched between these regions in the varistor layer 12 act as varistors. Of the first and second varistor internal electrodes 11a and 11b, the area of the region facing each other is proportional to the surge current withstand capability of the varistor part 2, and this area is equivalent to the surge current withstand capability required for the varistor part 2. It is set accordingly.
[0019]
The capacitor unit 3 includes at least a pair of capacitor internal electrodes 16 arranged in an opposed state, and a dielectric layer 17 sandwiched between the capacitor internal electrodes 16. Here, two pairs of capacitor internal electrodes 16 are provided for each capacitor unit 3.
The capacitor unit 3 has a configuration in which a plurality of, for example, a rectangular sheet made of a dielectric material, on which an electrode pattern to be the capacitor internal electrode 16 is formed, is stacked on at least one surface.
[0020]
One of the paired capacitor internal electrodes 16 (hereinafter referred to as the first capacitor internal electrode 16a) is provided from one end in the longitudinal direction of the capacitor portion 3 to the center portion, and the end portion is the element body. 4 is exposed at the other end face F3 (third end face) facing the opposite side to the one end face F1 from which the first varistor internal electrode 11a of the varistor portion 2 is exposed.
The other of the capacitor internal electrodes 16 (hereinafter referred to as the second capacitor internal electrode 16b) is provided from one long side to the other long side of the capacitor unit 3, and the end thereof is connected to the element body. 4 is exposed to a side surface F2 parallel to the longitudinal direction. Here, the second capacitor internal electrode 16 b is narrowed in the vicinity of the long side of the capacitor portion 3 and is exposed only in a part of the longitudinal direction of the side surface F <b> 2 of the element body 4. The second capacitor internal electrode 16b is formed wider at the central portion of the capacitor portion 3 than the portion near the long side, and the area thereof is secured.
[0021]
Of these first and second capacitor internal electrodes 16a and 16b, the regions facing each other and the portion sandwiched between these regions in the dielectric layer 17 act as capacitors. Of the first and second capacitor internal electrodes 16a and 16b, the area of the region facing each other is proportional to the capacitance of the capacitor unit 3, and this area is the capacitance required for the capacitor unit 3. It is set accordingly.
[0022]
The ground electrode 5 is located at an intermediate position in the longitudinal direction of the side surface F2 parallel to the longitudinal direction of the outer surface of the element body 4 where the lamination boundary between the varistor portion 2 and the capacitor portion 3 is exposed. It is provided so as to cover.
The second varistor internal electrode 11b of the varistor part 2 and the second capacitor internal electrode 16b of the capacitor part 3 are electrically connected to the ground electrode 5 at the end exposed on the side surface F2 of the element body 4, respectively. Thus, the varistor part 2 and the capacitor part 3 are electrically connected in series.
[0023]
The element body 4 has a first terminal electrode 6a provided as a terminal electrode 6 so as to cover one end face F1 in the longitudinal direction of the element body 4, and a second terminal provided so as to cover the other end face F3. An electrode 6b is provided. Note that the surfaces of the terminal electrodes 6 are subjected to Ni plating and further subjected to solder plating.
The first varistor internal electrode 11a of the varistor portion 2 has an end portion exposed at one end face F1 of the element body 4 electrically connected to the first terminal electrode 6a. In addition, the first capacitor internal electrode 16a of the capacitor portion 3 has an end portion exposed at the other end face F3 of the element body 4 electrically connected to the second terminal electrode 6b.
[0024]
As shown in the equivalent circuit diagram of FIG. 2, the surge absorber 1 configured as described above includes a pair of varistor internal electrodes 11 connected in parallel in the varistor portion 2, and a pair of each varistor internal electrode 11 and each pair. The varistor layer 12 sandwiched between the varistor internal electrodes 11 acts as a varistor 21. The varistor 21 also functions as a capacitor because of its structure. In FIG. 2, the capacitor action of the varistor 21 is virtually shown as a capacitor 22.
On the other hand, in the capacitor unit 3, a pair of each capacitor internal electrode 16 is connected in parallel, and the pair of each capacitor internal electrode 16 and the dielectric layer 17 sandwiched between each capacitor internal electrode 16 act as the capacitor 23. .
[0025]
As described above, since the varistor unit 2 and the capacitor unit 3 are connected in series, the capacitance of the surge absorber 1 is C I , the capacitance of the capacitor 22 formed by the varistor 21 is C V , and the capacitor unit 3. Assuming that the capacitance of the capacitor 23 is C, the following relationship is established.
1 / C I = 1 / C V + 1 / C (1)
That, C I is expressed by the following equation.
C I = C V × C / (C V + C) (2)
[0026]
In contrast, as in the conventional surge absorber, when connecting the varistor portion 2 and the capacitor 3 in parallel, the capacitance C P of the surge absorber 1 is expressed by the following equation.
C P = C V + C (3)
And, since it is C I <C P, the surge absorber 1 according to this embodiment, the electrostatic capacity is small compared to the conventional surge absorber.
[0027]
As described above, the surge absorber 1 according to the present embodiment has a smaller capacitance than the conventional surge absorber composed of the varistor section 2 and the capacitor section 3 having the same configuration, so that even if a high frequency signal is input, the waveform thereof is It is difficult to collapse and is suitable for high-frequency circuits and high-speed communication circuits.
Since the capacitance is smaller than that of the conventional surge absorber, the distance between the varistor internal electrodes 11 of the varistor part 2 is further increased than that of the conventional surge absorber. The surge absorber 1 can be further reduced in thickness and the varistor voltage can be reduced without reducing the area of the varistor internal electrode 11 (that is, while maintaining the surge current withstand capability of the varistor portion 2). It becomes.
[0028]
Here, generally, external electrodes are formed by plating on the outer surface of the element body of the surge absorber. However, the varistor material used for the varistor portion 2 is eroded and altered when the plating process is performed. End up.
For this reason, in the conventional surge absorber, in order to maintain the characteristics of the varistor part, the surface of the varistor part is protected by applying a glass coating or the like before forming the external electrode.
On the other hand, in the surge absorber 1 according to the present embodiment, since the varistor part 2 is sandwiched between the capacitor parts 3 and the varistor layer 12 in the vicinity of the varistor internal electrode 11 is protected, the varistor part 2 is coated. Therefore, the manufacturing process can be simplified and the manufacturing cost can be reduced as compared with the conventional surge absorber.
[0029]
Next, a method for manufacturing the surge absorber 1 configured as described above will be described with reference to FIG.
The element body 4 of the surge absorber 1 is formed by laminating and sintering a varistor material green sheet to be the varistor part 2 and a dielectric green sheet to be the capacitor part 3. Below, the case where the several element main body 4 is produced simultaneously is demonstrated, FIG. 3 shows one of the several element main bodies 4 produced simultaneously.
[0030]
Hereinafter, a method for producing a varistor material green sheet to be the varistor part 2 will be described.
First, a varistor material is mixed with pure water to prepare a slurry. The varistor material contains ZnO (zinc oxide) and Bi 2 O 3 (bismuth trioxide) as essential components, and these include MnO 2 (manganese dioxide), CoCO 3 (cobalt carbonate), Sb 2 O 3 (antimony trioxide), This is a voltage non-linear resistance porcelain to which an element selected from SnO 2 (tin oxide), Cr 2 O 3 (chromium oxide), and SiO 2 (silicon dioxide) is added.
Here, ZnO, Bi 2 O 3 , CoCO 3 , MnO 2 , and Sb 2 O 3 having a purity of 99% or more were 98 mol%, 0.5 mol%, 0.5 mol%, 0.5 mol%, 0.5 mol%, respectively. The pure water is added to this and mixed with a ball mill for 24 hours to prepare a slurry.
[0031]
The slurry is dried by filtration and granulated, and then calcined at a temperature of 800 ° C. for 2 hours.
After coarsely pulverizing the fired product, pure water is added to the pulverized product and finely pulverized with a ball mill, followed by filtration and drying, and then dispersed in a solvent together with an organic binder such as ethyl cellulose to prepare a slurry again.
A varistor green sheet B having a predetermined thickness is produced from this slurry by a doctor blade method, and punched to a predetermined dimension.
[0032]
A first varistor internal electrode 11a extending from one end in the longitudinal direction of the region Sb to the central portion is provided as a varistor internal electrode 11 in each of the regions Sb to be the varistor portions 2 on the varistor material green sheet B. One varistor material green sheet B1 is obtained.
Further, a second varistor internal electrode 11b extending from one long side to the other long side is provided as a varistor internal electrode 11 in each of the regions Sb to be the varistor portions 2 on the varistor material green sheet B, and the second varistor internal electrode 11b. The varistor material green sheet B2 is obtained.
Here, the varistor internal electrode 11 is formed, for example, by screen-printing a conductive paste on the varistor material green sheet B. Examples of the conductive paste include Pt (platinum), Pd (palladium), Ag-Pt (silver / platinum), Ag (silver), or the like is used.
[0033]
Next, a method for producing a dielectric green sheet to be the capacitor unit 3 will be described.
First, a dielectric green sheet C having a desired size, for example, a rectangular shape is manufactured from a dielectric material in the same manner as the above-described method for manufacturing a varistor green sheet.
The dielectric material is a ferroelectric material, for example, any one of MgO (magnesium oxide), TiO 2 (titanium oxide), CaO (calcium oxide), SrO (strontium oxide), BaO (barium oxide) having a purity of 99% or more. Alternatively, a ceramic material composed of a plurality of mixtures is used. Here, an appropriate amount of glass powder is mixed with the ceramic material in order to match the shrinkage ratio during firing of the dielectric material with the shrinkage ratio during firing of the varistor material.
[0034]
A first capacitor internal electrode 16a extending from one end to the center in the longitudinal direction is provided as a capacitor internal electrode 16 in each of the regions Sc to be the capacitor portions 3 on the dielectric green sheet C, thereby providing a first dielectric. A green sheet C1 is obtained.
In addition, a second capacitor internal electrode 16b extending from one long side to the other long side is provided as a capacitor internal electrode 16 in each of the regions Sc to be the capacitor portions 3 on the dielectric green sheet C to provide a second. A dielectric green sheet C2 is obtained.
The capacitor internal electrode 16 is formed by the same method as the capacitor internal electrode 11.
[0035]
A plurality of sets of the first and second varistor material green sheets B1 and B2 and the first and second dielectric green sheets C1 and C2 obtained as described above are laminated, and each varistor section 2 or each capacitor is laminated. The element body 4 before firing is obtained by cutting out each region to be the part 3.
The element body 4 before firing is fired at an appropriate temperature in accordance with the combination of materials of the varistor part 2 and the capacitor part 3, and an element having a varistor part 2 having varistor characteristics and a capacitor part 3 functioning as a capacitor. A main body 4 is obtained.
[0036]
The element body 4 is put into a barrel polishing apparatus together with a ZrO 2 (zirconium oxide) ball and subjected to barrel polishing to remove burrs and edges, and then the varistor portion 2 on the side surface F2 along the longitudinal direction of the element body 4. The ground electrode 5 is formed by applying or printing, for example, Ag paste on the side where the lamination boundary between the capacitor portion 3 and the capacitor portion 3 is exposed. Further, Ag paste is applied to the longitudinal end faces F1 and F3 of the element body 4 to form the terminal electrode 6, and the terminal electrode 6 is further subjected to Ni plating and solder plating, whereby the surge absorber according to the present embodiment. Get one.
[0037]
Here, in the manufacturing method described above, the case where a plurality of element bodies 4 are formed at the same time has been described. However, the present invention is not limited thereto, and each element body 4 may be formed one by one.
[0038]
【The invention's effect】
The present invention has the following effects.
According to the multilayer composite functional element according to the present invention, the capacitance is smaller than that of the conventional multilayer composite functional element having the same configuration of the varistor part and the capacitor part. It is difficult to use and is suitable for high-frequency circuits and high-speed communication circuits.
In this multilayer composite functional element, since the capacitance is smaller than that of the conventional product, when the capacitance is the same as that of the conventional product, the varistor internal electrodes of the varistor portion are further increased than the conventional product. It is possible to further reduce the thickness and reduce the varistor voltage while maintaining the area of the varistor internal electrode while maintaining the area of the varistor internal electrode while maintaining the surge current withstand capability of the varistor.
In addition, since the varistor part is sandwiched by the capacitor part and the varistor layer near the varistor internal electrode is protected, the step of coating the varistor part is not required, simplifying the manufacturing process and reducing the manufacturing cost. can do.
[Brief description of the drawings]
1A and 1B are diagrams illustrating a configuration of a surge absorber according to the present embodiment, in which FIG. 1A is a longitudinal sectional view along a longitudinal direction, and FIG. 1B is a sectional view taken along line AA in FIG. .
FIG. 2 is an equivalent circuit diagram of the surge absorber according to the present embodiment.
FIG. 3 is an explanatory diagram of a manufacturing process of the surge absorber according to the present embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Surge absorber (multilayer type composite functional element) 2 Varistor part 3 Capacitor part 4 Element body 5 Ground electrode (external electrode) 6 Terminal electrode (external electrode)
11 Varistor internal electrode 12 Varistor layer 16 Capacitor internal electrode 17 Dielectric layer F1 One end surface (first outer surface) F2 Side surface (second outer surface)
F3 other end surface (third outer surface)

Claims (3)

バリスタ部とコンデンサ部とが積層されてなる素子本体と、該素子本体の外面に設けられる外部電極とを有する積層型複合機能素子であって、
前記バリスタ部は、対向状態に配された少なくとも一対のバリスタ内部電極と、該バリスタ内部電極間に挟まれたバリスタ層とを有し、前記バリスタ内部電極の対の互いに対向する領域の面積は、前記バリスタ部に要求されるサージ電流耐量に応じて設定され、
前記コンデンサ部は、対向状態に配された少なくとも一対のコンデンサ内部電極と、該コンデンサ内部電極間に挟まれた誘電体層とを有し、前記コンデンサ内部電極の対の互いに対向する領域の面積は、前記コンデンサ部に要求される静電容量に応じて設定され、
前記外部電極によって、前記バリスタ部と前記コンデンサ部とが電気的に直列に接続され
前記素子本体は、前記バリスタ部が、前記コンデンサ部同士の間に挟まれて積層された構成とされていることを特徴とする積層型複合機能素子。
A multilayer composite functional element having an element body in which a varistor part and a capacitor part are laminated, and an external electrode provided on the outer surface of the element body,
The varistor part has at least a pair of varistor internal electrodes arranged in an opposing state, and a varistor layer sandwiched between the varistor internal electrodes, and the area of the mutually opposing regions of the pair of varistor internal electrodes is: It is set according to the surge current tolerance required for the varistor part,
The capacitor unit includes at least a pair of capacitor internal electrodes arranged in an opposing state and a dielectric layer sandwiched between the capacitor internal electrodes, and an area of a region of the pair of capacitor internal electrodes facing each other is , Is set according to the capacitance required for the capacitor unit,
The varistor part and the capacitor part are electrically connected in series by the external electrode ,
The element main body has a structure in which the varistor portion is sandwiched and stacked between the capacitor portions .
前記対をなすバリスタ内部電極のうちの一方は、前記素子本体の第一の外面に露出されており、他方は、前記素子本体の第二の外面に露出されており、
前記対をなすコンデンサ内部電極のうちの一方は、前記素子本体の第三の外面に露出されており、他方は、前記素子本体の前記第二の外面に露出されており、
前記外部電極は、前記第二の外面に形成され、前記他方のバリスタ内部電極と前記他方のコンデンサ内部電極と接続されているアース電極と、
前記第一の外面に形成され、前記一方のバリスタ内部電極と接続されている第一の端子電極と、
前記第三の外面に形成され、前記一方のコンデンサ内部電極と接続されている第二の端子電極と、で構成されていることを特徴とする請求項1記載の積層型複合機能素子。
One of the pair of varistor internal electrodes is exposed on the first outer surface of the element body, and the other is exposed on the second outer surface of the element body,
One of the pair of capacitor internal electrodes is exposed on the third outer surface of the element body, and the other is exposed on the second outer surface of the element body,
The external electrode is formed on the second outer surface, and is connected to the other varistor internal electrode and the other capacitor internal electrode;
A first terminal electrode formed on the first outer surface and connected to the one varistor internal electrode;
2. The multilayer composite functional element according to claim 1, further comprising: a second terminal electrode formed on the third outer surface and connected to the one capacitor internal electrode.
前記バリスタ層は、ZnOとBiThe varistor layer is made of ZnO and Bi. 2 O 3 を必須成分とし、これらにMnOIs an essential component, and MnO 2 、CoCO, CoCO 3 、Sb, Sb 2 O 3 、SnO, SnO 2 、Cr, Cr 2 O 3 、SiO, SiO 2 から選ばれる成分を添加した材料からなり、It consists of a material added with ingredients selected from
前記誘電体層は、純度99%以上のMgO、TiOThe dielectric layer is made of MgO or TiO having a purity of 99% or more. 2 、CaO、SrO、BaOのいずれかまたは複数の成分を混合した材料からなることを特徴とする請求項1または2に記載の積層型複合機能素子。3. The multilayer composite functional element according to claim 1, wherein the multilayer composite functional element is made of a material in which any one of CaO, CaO, SrO, and BaO or a plurality of components are mixed.
JP2003151119A 2003-05-28 2003-05-28 Multi-layer composite functional device Expired - Fee Related JP4320565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003151119A JP4320565B2 (en) 2003-05-28 2003-05-28 Multi-layer composite functional device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003151119A JP4320565B2 (en) 2003-05-28 2003-05-28 Multi-layer composite functional device

Publications (2)

Publication Number Publication Date
JP2004356301A JP2004356301A (en) 2004-12-16
JP4320565B2 true JP4320565B2 (en) 2009-08-26

Family

ID=34046735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003151119A Expired - Fee Related JP4320565B2 (en) 2003-05-28 2003-05-28 Multi-layer composite functional device

Country Status (1)

Country Link
JP (1) JP4320565B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4586760B2 (en) 2006-03-29 2010-11-24 Tdk株式会社 Low pass filter and low pass filter array
DE102007044453A1 (en) * 2007-09-18 2009-03-26 Epcos Ag Electrical multilayer component

Also Published As

Publication number Publication date
JP2004356301A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR101066456B1 (en) Circuit protection device
JP2006269876A (en) Anti-electrrostatic component
US11295895B2 (en) Integrated capacitor filter and integrated capacitor filter with varistor function
JP4320565B2 (en) Multi-layer composite functional device
US11393636B2 (en) Ceramic overvoltage protection device having low capacitance and improved durability
JPH11297508A (en) Laminated ceramic electronic component
JP2870317B2 (en) Manufacturing method of ceramic porcelain element
JP2004172369A (en) Laminated ceramic electronic component and its manufacturing method
KR101236766B1 (en) Multi-layered complex chip device
JP3064676B2 (en) Multilayer ceramic porcelain element
JPH11297509A (en) Laminated ceramic electronic component
EP3767647A1 (en) Ceramic overvoltage protection device having low capacitance and improved durability
US11178800B2 (en) Ceramic overvoltage protection device having low capacitance and improved durability
US20230283253A1 (en) Notch filter
KR100332430B1 (en) Varistor with low inductance, varistor-capacitor combination chip and fabricating method therefor
JP3922165B2 (en) Multilayer varistor
KR100601789B1 (en) Low capacitance chip varistor and method of manufacturing the same
JP3182844B2 (en) Noise filter
KR100897390B1 (en) Ceramic material used for protection against electrical overstress and low-capacitance multilayer chip varistor using the same
JPH06140208A (en) Noise filter
JP2576457B2 (en) Noise filter
JPH09134839A (en) Laminated ceramic passive device
KR100822932B1 (en) Low capacitance chip device and method of manufacturing the same
JP2004179375A (en) Laminated ceramic electronic part and its manufacturing method
JP2006041058A (en) Laminated chip varistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees