JPH0522081A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH0522081A JPH0522081A JP17270891A JP17270891A JPH0522081A JP H0522081 A JPH0522081 A JP H0522081A JP 17270891 A JP17270891 A JP 17270891A JP 17270891 A JP17270891 A JP 17270891A JP H0522081 A JPH0522081 A JP H0522081A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- noise
- input
- hold
- changeover switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 本発明はインパルス性雑音を除去するノイズ
除去回路に関し、ノイズ除去期間の信号を補正させるこ
とにより信号歪を少なくするよう改良したノイズ除去回
路を提供することを目的とする。 【構成】 インパル性雑音を除去するノイズ除去回路で
あって、インパル性雑音が入力されたとき、入力信号を
補正値に切替える入力切替スイッチと、前記入力切替ス
イッチ出力に従続接続された２Ｎ（Ｎ≧２）個のサンプ
ルホールド回路と、前記サンプルホールド回路の奇数段
および偶数段に対するサンプリングホールド用の２相の
パルスを発生する２相サンプリングパルス発生器と、前
記サンプルホールド回路の偶数段の出力値を一定倍する
係数器と、前記各係数器出力値を加算して、前記入力切
替スイッチに入力される補正値を作る加算器と、を備え
る。
除去回路に関し、ノイズ除去期間の信号を補正させるこ
とにより信号歪を少なくするよう改良したノイズ除去回
路を提供することを目的とする。 【構成】 インパル性雑音を除去するノイズ除去回路で
あって、インパル性雑音が入力されたとき、入力信号を
補正値に切替える入力切替スイッチと、前記入力切替ス
イッチ出力に従続接続された２Ｎ（Ｎ≧２）個のサンプ
ルホールド回路と、前記サンプルホールド回路の奇数段
および偶数段に対するサンプリングホールド用の２相の
パルスを発生する２相サンプリングパルス発生器と、前
記サンプルホールド回路の偶数段の出力値を一定倍する
係数器と、前記各係数器出力値を加算して、前記入力切
替スイッチに入力される補正値を作る加算器と、を備え
る。
Description
【０００１】
【産業上の利用分野】本発明は信号に含まれたインパル
性雑音を除去するノイズ除去回路に関する。
性雑音を除去するノイズ除去回路に関する。
【０００２】
【従来の技術】信号に含まれたインパル性雑音を除去す
る従来例を図３を参照して説明する。図３において、３
０はノイズ検出器で、入力信号に含まれるインパル性雑
音を検出する。３１はスイッチであり、ノイズ検出器３
０でインパル性雑音が検出されたとき、スイッチを開と
する。３２は容量、３３はバッファアンプである。
る従来例を図３を参照して説明する。図３において、３
０はノイズ検出器で、入力信号に含まれるインパル性雑
音を検出する。３１はスイッチであり、ノイズ検出器３
０でインパル性雑音が検出されたとき、スイッチを開と
する。３２は容量、３３はバッファアンプである。
【０００３】ノイズ検出器３０で、入力信号にインパル
性雑音が検出されないときは、スイッチ３１は閉じてお
り、入力信号はバッファアンプ３３を通って出力され
る。ノイズ検出器３０で、インパル性雑音が検出される
と、スイッチ３１は開となり、スイッチ３１が開となっ
た時点の信号電圧を容量３２によって保持され、バッフ
ァアンプ３３を通って出力される。
性雑音が検出されないときは、スイッチ３１は閉じてお
り、入力信号はバッファアンプ３３を通って出力され
る。ノイズ検出器３０で、インパル性雑音が検出される
と、スイッチ３１は開となり、スイッチ３１が開となっ
た時点の信号電圧を容量３２によって保持され、バッフ
ァアンプ３３を通って出力される。
【０００４】
【発明が解決しようとする課題】前述したように、従来
のノイズ除去回路は、雑音除去期間の信号を、雑音除去
期間の直前のレベルを出力するようにしていた。したが
って、ノイズが混入されなかった時の入力信号値とは大
きく異なり、その結果、入力信号を大きく歪ませるとい
う問題があった。
のノイズ除去回路は、雑音除去期間の信号を、雑音除去
期間の直前のレベルを出力するようにしていた。したが
って、ノイズが混入されなかった時の入力信号値とは大
きく異なり、その結果、入力信号を大きく歪ませるとい
う問題があった。
【０００５】本発明は、過去の信号値より、ノイズ除去
期間の信号を補正することにより、信号歪を少なくなる
よう改良したノイズ除去回路を提供することを目的とす
る。
期間の信号を補正することにより、信号歪を少なくなる
よう改良したノイズ除去回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を説明する。インパル性雑音
を除去するノイズ除去回路であって、インパル性雑音が
入力されたとき、入力信号を補正値に切替える入力切替
スイッチと、前記入力切替スイッチ出力に従続接続され
た２Ｎ（Ｎ≧２）個のサンプルホールド回路と、
めに本発明が採用した手段を説明する。インパル性雑音
を除去するノイズ除去回路であって、インパル性雑音が
入力されたとき、入力信号を補正値に切替える入力切替
スイッチと、前記入力切替スイッチ出力に従続接続され
た２Ｎ（Ｎ≧２）個のサンプルホールド回路と、
【０００７】前記サンプルホールド回路の奇数段および
偶数段に対するサンプリングホールド用の２相のパルス
を発生する２相サンプリングパルス発生器と、前記サン
プルホールド回路の偶数段の出力値を一定倍する係数器
と、前記各係数器出力値を加算して、前記入力切替スイ
ッチに入力される補正値を作る加算器と、を備える。
偶数段に対するサンプリングホールド用の２相のパルス
を発生する２相サンプリングパルス発生器と、前記サン
プルホールド回路の偶数段の出力値を一定倍する係数器
と、前記各係数器出力値を加算して、前記入力切替スイ
ッチに入力される補正値を作る加算器と、を備える。
【０００８】
【作用】２Ｎ個の従来接続されたサンプルホールド回路
は、初段で入力信号をサンプルホールドしたサンプリン
グ値を順次後段のサンプルホールド回路に移行させると
ともに、過去のデータ値として記録している。
は、初段で入力信号をサンプルホールドしたサンプリン
グ値を順次後段のサンプルホールド回路に移行させると
ともに、過去のデータ値として記録している。
【０００９】偶数段のサンプルホールド回路で記録して
いる過去のデータ値を係数器によって一定倍し、それら
を加算器で加算して、次回の入力信号の補正値を作成す
る。入力信号にインパル性雑音が混入すると、入力切替
スイッチが動作して、サンプルホールド回路に入力する
信号を、入力信号より、前記加算器より出力される補正
値に切替える。
いる過去のデータ値を係数器によって一定倍し、それら
を加算器で加算して、次回の入力信号の補正値を作成す
る。入力信号にインパル性雑音が混入すると、入力切替
スイッチが動作して、サンプルホールド回路に入力する
信号を、入力信号より、前記加算器より出力される補正
値に切替える。
【００１０】以上のように、入力信号をサンプルホール
ドし、従続接続された多段のサンプルホールド回路に過
去のデータとして記録させ、この過去のデータより次回
の入力信号の補正値を作成するようにしたので、入力信
号に近い値が得られ、信号に含まれる歪を少なくするこ
とができる。
ドし、従続接続された多段のサンプルホールド回路に過
去のデータとして記録させ、この過去のデータより次回
の入力信号の補正値を作成するようにしたので、入力信
号に近い値が得られ、信号に含まれる歪を少なくするこ
とができる。
【００１１】
【実施例】本発明の一実施例を図１および２を参照して
説明する。図１はサンプルホールド回路を６段（Ｎ＝
３）接続した場合の本発明の一実施例の構成図、図２は
同実施例の動作説明図である。
説明する。図１はサンプルホールド回路を６段（Ｎ＝
３）接続した場合の本発明の一実施例の構成図、図２は
同実施例の動作説明図である。
【００１２】図１において、１０，１１，１２，１３，
１４および１５はサンプルホールド回路である。サンプ
ルホールド回路は、サンプルホールド回路１０で示され
るように、スイッチ１０１、容量１０２およびバッファ
アンプ１０３で構成される。
１４および１５はサンプルホールド回路である。サンプ
ルホールド回路は、サンプルホールド回路１０で示され
るように、スイッチ１０１、容量１０２およびバッファ
アンプ１０３で構成される。
【００１３】１７は２相サンプリングパルス発生器であ
り、サンプリングパルスの繰返し時間をＴとするとき、
０およびサンプリングパルス幅より長い時間ずるたΔＴ
遅れた２相のパルスを発生し、それぞれ、サンプルホー
ルド回路１０，１２および１４と、１１，１３および１
５に供給する。
り、サンプリングパルスの繰返し時間をＴとするとき、
０およびサンプリングパルス幅より長い時間ずるたΔＴ
遅れた２相のパルスを発生し、それぞれ、サンプルホー
ルド回路１０，１２および１４と、１１，１３および１
５に供給する。
【００１４】１８はノイズ検出器であり、入力信号に含
まれるインパル性雑音を検出する。１９は入力切替スイ
ッチであり、ノイズ検出器１８がインパル性雑音を検出
していない時は入力端子側に接続されており、ノイズ検
出器１８でノイズが検出されると、加算器２３の出力を
サンプルホールド回路１０に入力されるよう切替えが行
なわれる。
まれるインパル性雑音を検出する。１９は入力切替スイ
ッチであり、ノイズ検出器１８がインパル性雑音を検出
していない時は入力端子側に接続されており、ノイズ検
出器１８でノイズが検出されると、加算器２３の出力を
サンプルホールド回路１０に入力されるよう切替えが行
なわれる。
【００１５】２０，２１および２２は係数器であり、そ
れぞれサンプルホールド回路１１，１３および１５でホ
ールドされている値を一定倍する。２３は加算器であ
り、係数器２０，２１および２２で一定倍された値の加
算を行い、補正値を作成する。
れぞれサンプルホールド回路１１，１３および１５でホ
ールドされている値を一定倍する。２３は加算器であ
り、係数器２０，２１および２２で一定倍された値の加
算を行い、補正値を作成する。
【００１６】つぎに実施例の動作について説明する。サ
ンプルホールド回路１０のスイッチ１０１は、２相サン
プリングパルス発生器１４の時間遅れ０のパルス（以後
０相パルスとする）が出力されないときオンとなって容
量１０２に電荷を蓄積させる。０相パルスがオンとな
り、スイッチ１０１がオフとなると、スイッチ１０１が
オフとなる直前のレベルを容量１０２が保持する。保持
されたレベルはバッファアンプ１０３を通って後段のサ
ンプルホールド回路１１に伝えられる。
ンプルホールド回路１０のスイッチ１０１は、２相サン
プリングパルス発生器１４の時間遅れ０のパルス（以後
０相パルスとする）が出力されないときオンとなって容
量１０２に電荷を蓄積させる。０相パルスがオンとな
り、スイッチ１０１がオフとなると、スイッチ１０１が
オフとなる直前のレベルを容量１０２が保持する。保持
されたレベルはバッファアンプ１０３を通って後段のサ
ンプルホールド回路１１に伝えられる。
【００１７】サンプルホールド回路１１は、ΔＴ遅れた
ΔＴ相パルスで、前記したサンプルホールド回路１０で
説明したと同様の動作を行ない、サンプルホールド回路
１０が入力信号をサンプルホールドした時間よりΔＴ時
間遅れて、サンプルホールド回路１０がホールドした値
をホールドする。
ΔＴ相パルスで、前記したサンプルホールド回路１０で
説明したと同様の動作を行ない、サンプルホールド回路
１０が入力信号をサンプルホールドした時間よりΔＴ時
間遅れて、サンプルホールド回路１０がホールドした値
をホールドする。
【００１８】サンプルホールド回路１２は０相パルスで
動作し、サンプルホールド回路１１のホールド値を、サ
ンプルホールド回路１１がホールドした時間より（Ｔ−
ΔＴ）遅れてホールドする。以下、サンプルホールド回
路１３，１４および１５は、前述したサンプルホールド
回路１１，１２で説明したと同様の動作が行なわれる。
動作し、サンプルホールド回路１１のホールド値を、サ
ンプルホールド回路１１がホールドした時間より（Ｔ−
ΔＴ）遅れてホールドする。以下、サンプルホールド回
路１３，１４および１５は、前述したサンプルホールド
回路１１，１２で説明したと同様の動作が行なわれる。
【００１９】以上説明した動作が順次繰返されることに
よって、０相パルスで示されるタイミングの直前におい
ては、偶数段のサンプルホールド回路がホールドしてい
るホールド値は、図２に示すように、サンプルホールド
回路１１が前回のサンプリング値（Ｐ2 ）、サンプルホ
ールド回路１３は前前回のサンプリング値（Ｐ4 ）、サ
ンプルホールド回路１５は前前前回のサンプリング値
（Ｐ6 ）がホールドされる。
よって、０相パルスで示されるタイミングの直前におい
ては、偶数段のサンプルホールド回路がホールドしてい
るホールド値は、図２に示すように、サンプルホールド
回路１１が前回のサンプリング値（Ｐ2 ）、サンプルホ
ールド回路１３は前前回のサンプリング値（Ｐ4 ）、サ
ンプルホールド回路１５は前前前回のサンプリング値
（Ｐ6 ）がホールドされる。
【００２０】つぎに、補正値の作成方法について説明す
る。図２に示すように、サンプルホールド回路１０が、
次回の入力信号をサンプリングし、ホールドする時間を
ｔ＝Ｔとすると、Ｐ2 ，Ｐ4 およびＰ6 はそれぞれｔ＝
０，−Ｔおよび−２Ｔに対応する。そこで、ｔ＝Ｔのと
きの値Ｐ7 が一次形、すなわち、 Ｐ7 ＝ａｔ＋ｂ …（１）
る。図２に示すように、サンプルホールド回路１０が、
次回の入力信号をサンプリングし、ホールドする時間を
ｔ＝Ｔとすると、Ｐ2 ，Ｐ4 およびＰ6 はそれぞれｔ＝
０，−Ｔおよび−２Ｔに対応する。そこで、ｔ＝Ｔのと
きの値Ｐ7 が一次形、すなわち、 Ｐ7 ＝ａｔ＋ｂ …（１）
【００２１】で示されるものとすれば、 Ｐ7 ＝Ｐ2 ＋（Ｐ2 −Ｐ4 ）＝２Ｐ2 −Ｐ4 …（２） となる。したがって、係数器２０の係数は２となり、サ
ンプルホールド回路１１でホールドしている値を２倍し
た値を出力させ、係数器２１の係数は−１となるから、
サンプルホールド回路１３でホールドしている値を反転
して出力させ、係数器２２の係数は０であるから、無限
大の減衰を与えて出力させて加算器２３で加算すれば、
式（２）で示される補正値Ｐ7 が得られる。
ンプルホールド回路１１でホールドしている値を２倍し
た値を出力させ、係数器２１の係数は−１となるから、
サンプルホールド回路１３でホールドしている値を反転
して出力させ、係数器２２の係数は０であるから、無限
大の減衰を与えて出力させて加算器２３で加算すれば、
式（２）で示される補正値Ｐ7 が得られる。
【００２２】また、ｔ＝Ｔのときの補正値Ｐ7 が二次
形、すなわち、 Ｐ7 ＝ａｔ2 ＋ｂｔ＋ｃ …（３） で示されるものとすれば、ｔ＝０，−Ｔおよび−２Ｔで
のＰの値Ｐ2 ，Ｐ4 およびＰ6 を式（３）に代入して、 Ｐ7 ＝Ｐ6 ＋３（Ｐ2 −Ｐ4 ） …（４） となる。
形、すなわち、 Ｐ7 ＝ａｔ2 ＋ｂｔ＋ｃ …（３） で示されるものとすれば、ｔ＝０，−Ｔおよび−２Ｔで
のＰの値Ｐ2 ，Ｐ4 およびＰ6 を式（３）に代入して、 Ｐ7 ＝Ｐ6 ＋３（Ｐ2 −Ｐ4 ） …（４） となる。
【００２３】したがって、この場合は係数器２０の信号
倍率は３、係数器２１の信号倍率は−３、係数器２２の
信号倍率は１とすればよい。以上説明した方法によって
補正値Ｐ7 は作成され、入力切替スイッチ１９に入力さ
れる。
倍率は３、係数器２１の信号倍率は−３、係数器２２の
信号倍率は１とすればよい。以上説明した方法によって
補正値Ｐ7 は作成され、入力切替スイッチ１９に入力さ
れる。
【００２４】入力信号にインパル性雑音が混入し、ノイ
ズ検出器１８で検出されると、ノイズが検出されている
期間、入力切替スイッチ１９は切替えを行い、サンプル
ホールド回路１０に加算器２３より出力される補正値Ｐ
7 が入力されて、補正が行なわれる。
ズ検出器１８で検出されると、ノイズが検出されている
期間、入力切替スイッチ１９は切替えを行い、サンプル
ホールド回路１０に加算器２３より出力される補正値Ｐ
7 が入力されて、補正が行なわれる。
【００２５】なお、以上説明した補正値作成方法は一次
および二次形を基にしたものであり、補正値作成法とし
ては、これらの他に色々の方法があり、使用する方法に
対応した各係数器の倍率を設定すれば良い。
および二次形を基にしたものであり、補正値作成法とし
ては、これらの他に色々の方法があり、使用する方法に
対応した各係数器の倍率を設定すれば良い。
【００２６】また、実施例ではサンプルホールド回路を
６段（Ｎ＝３）従続接続した構成としたが、４段（Ｎ＝
２）であれば一次補正が可能であり、段数を増加するに
従って高次の補正が可能になる。
６段（Ｎ＝３）従続接続した構成としたが、４段（Ｎ＝
２）であれば一次補正が可能であり、段数を増加するに
従って高次の補正が可能になる。
【００２７】以上、本発明の一実施例について説明した
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
が、本発明はこの実施例に限定されるものではなく、そ
の発明の主旨に従った各種変形が可能である。
【００２８】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。入力信号をサンプルホールドし、従
続接続された多段のサンプルホールド回路に過去のデー
タとして記録させ、この過去のデータより次回の入力信
号の補正値を作成し、ノイズが混入された期間の入力信
号を補正値で補正するようにしたので、ノイズが含まれ
ない入力信号に近い近似値が得られ、信号に含まれる歪
を少なくすることができる。
の効果が得られる。入力信号をサンプルホールドし、従
続接続された多段のサンプルホールド回路に過去のデー
タとして記録させ、この過去のデータより次回の入力信
号の補正値を作成し、ノイズが混入された期間の入力信
号を補正値で補正するようにしたので、ノイズが含まれ
ない入力信号に近い近似値が得られ、信号に含まれる歪
を少なくすることができる。
【図１】本発明の一実施例の構成図である。
【図２】同実施例の動作説明図である。
【図３】従来例の構成図である。
１０，１１，１２，１３，１４，１５ サンプルホール
ド回路 １７ ２相サンプリングパルス発生器 １８，３０ ノイズ検出器 １９ 入力切替スイッチ ２０，２１，２２ 係数器 ２３ 加算器 ３１，１０１ スイッチ ３２，１０２ 容量 ３３，１０３ バッファアンプ
ド回路 １７ ２相サンプリングパルス発生器 １８，３０ ノイズ検出器 １９ 入力切替スイッチ ２０，２１，２２ 係数器 ２３ 加算器 ３１，１０１ スイッチ ３２，１０２ 容量 ３３，１０３ バッファアンプ
Claims (1)
- 【特許請求の範囲】 【請求項１】 インパル性雑音を除去するノイズ除去回
路であって、 インパル性雑音が入力されたとき、入力信号を補正値に
切替える入力切替スイッチと、 前記入力切替スイッチ出力に従続接続された２Ｎ（Ｎ≧
２）個のサンプルホールド回路と、 前記サンプルホールド回路の奇数段および偶数段に対す
るサンプリングホールド用の２相のパルスを発生する２
相サンプリングパルス発生器と、 前記サンプルホールド回路の偶数段の出力値を一定倍す
る係数器と、 前記各係数器出力値を加算して、前記入力切替スイッチ
に入力される補正値を作る加算器と、 を備えたことを特徴とするノイズ除去回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270891A JPH0522081A (ja) | 1991-07-12 | 1991-07-12 | ノイズ除去回路 |
| EP19920111769 EP0522578A3 (en) | 1991-07-12 | 1992-07-10 | Noise removing circuit |
| US07/911,578 US5311087A (en) | 1991-07-12 | 1992-07-10 | Noise removing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17270891A JPH0522081A (ja) | 1991-07-12 | 1991-07-12 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522081A true JPH0522081A (ja) | 1993-01-29 |
Family
ID=15946871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17270891A Withdrawn JPH0522081A (ja) | 1991-07-12 | 1991-07-12 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522081A (ja) |
-
1991
- 1991-07-12 JP JP17270891A patent/JPH0522081A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311087A (en) | Noise removing circuit | |
| JP3621710B2 (ja) | 動的適応性等化器システム及び方法 | |
| US3997772A (en) | Digital phase shifter | |
| US4021616A (en) | Interpolating rate multiplier | |
| JPH01136474A (ja) | ゴースト除去用フィルタ回路 | |
| US5381354A (en) | Digital filtering of blocks of data values with symmetric data extension at edges of the blocks | |
| KR100433113B1 (ko) | 보간기 | |
| KR960004127B1 (ko) | 입력가중형 트랜스버셜 필터 | |
| US3931604A (en) | Sampling automatic equalizer | |
| US5901175A (en) | Dynamically adaptive equalizer system and method | |
| JPH0522081A (ja) | ノイズ除去回路 | |
| JPH0522080A (ja) | ノイズ除去回路 | |
| US6944218B2 (en) | Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter | |
| GB2296144A (en) | IIR type digital filter | |
| RU2125764C1 (ru) | Адаптивный корректирующий фильтр | |
| JPH0555875A (ja) | デイジタルフイルタ | |
| JPS61152171A (ja) | デイジタル化ゴ−スト除去装置 | |
| GB2126450A (en) | Time compression of sampled signals | |
| JPS6329443B2 (ja) | ||
| JP2880580B2 (ja) | 非巡回型デジタルフィルター回路 | |
| JPH07131295A (ja) | デジタルフィルタ | |
| JPH06188685A (ja) | Ｆｉｒフィルタ | |
| KR0152807B1 (ko) | 디지탈 필터의 정밀도 개선회로 | |
| JP3555551B2 (ja) | マルチパイロットトーン検出方法および整合フィルタ | |
| JP2995757B2 (ja) | 適応等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |