JPH05219477A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 テープ送り情報を用いて再生映像信号を量子
化する際に用いるサンプリングクロックの生成及び書き
込み同期の管理を行い、これを用いてメモリの制御を行
う。 【構成】 コントロールトラック信号１２０のようなテ
ープ送り情報１２１を持つ信号から、第３のクロック１
１５の生成を行い、第３のクロック１１５を用いた第１
のパルス発生回路８での水平補間信号の生成、第１のパ
ルス発生回路８出力の第３の水平周期パルス１１１をク
ロックとして用いたラインアドレス発生回路１４でのラ
インアドレス１１８の計数とテープ送り情報１２１を用
いた垂直補間信号の生成により再生ビデオ信号の状態に
左右されない第１のメモリ制御信号１１９を作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気記録再生装置の信号
処理技術に関し、特に再生信号処理装置に含まれる書き
込み側でのメモリ制御部分の処理技術に関する。

【０００２】

【従来の技術】以下、図面を参照しながら従来の信号処
理装置の一例について説明する。図６は従来の信号処理
装置の回路構成例であり、図７はＰＬＬ回路の回路構成
例である。

【０００３】図６において、１は復調器、３はＡ／Ｄ変
換器、４はメモリ、５はＤ／Ａ変換器、６は同期信号抽
出回路、７は周期保護回路、８は第１のパルス発生回
路、９は第１のクロック発生回路、１１は第３のクロッ
ク生成回路、１２はセグメント同期信号抽出回路、１３
は第２のパルス発生回路、１４はラインアドレス発生回
路、１５は第１のメモリ制御回路、１９は第２のメモリ
制御回路、１０１はＲＦ信号、１０２は第１の再生ビデ
オ信号、１０４は第１のＰＣＭビデオ信号、１０５は第
２のＰＣＭビデオ信号、１０６は出力ビデオ信号、１０
７は同期信号、１０８は水平同期信号、１０９は第１の
水平同期パルス、１１０は第２の水平同期パルス、１１
１は第３の水平同期パルス、１１３は第１のクロック、
１１５は第３のクロック、１１６はセグメント同期信
号、１１７は垂直同期パルス、１１８はセグメントアド
レス及びラインアドレス、１１９は第１のメモリ制御信
号、１２７は第２のメモリ制御信号である。

【０００４】図７において、３０１は位相検出器、３０
２は誤差信号、３０３はエラーアンプ、３０４は発振周
波数制御信号、３０５は電圧制御発振器、３０６は分周
回路、３０７は帰還信号である。

【０００５】図６において磁気記録媒体より読み出され
るＲＦ信号１０１は復調器１で復調され第１の再生ビデ
オ信号１０２となる。第１の再生ビデオ信号１０２を同
期信号抽出回路６に入力して同期信号１０７を抽出し、
周期及び信号幅保護処理を行い水平同期信号１０８を取
り出す。この水平同期信号１０８を用いて第１の再生ビ
デオ信号１０２に対し位相同期した第１の同期パルス１
０９、第２の同期パルス１１０、第３の同期パルス１１
１を生成する。同期パルスの生成を行う第１のパルス発
生回路８は水平同期信号欠落時の補間がなされる回路構
成となっている。

【０００６】第３のクロック発生回路（ＰＬＬ回路）の
回路構成例を図７に示す。以下図７を用いて動作の説明
を行う。

【０００７】位相検出器３０１は、入力される第２の水
平同期パルス１１０と分周回路３０６からの帰還信号３
０７との位相誤差を検出する機能を有しており、位相誤
差量に比例したパルス幅を持つ誤差信号３０２を出力す
る。エラーアンプ３０３では、誤差信号３０２を発振周
波数制御信号３０４に変換し電圧制御発振器３０５へ入
力する。電圧制御発振器３０５では発振周波数制御信号
３０４の変動に応じて発振周波数の変調を行い、位相基
準となる第２の水平同期パルス１１０の位相に近づく様
に位相の制御が行われる。以上の動作を繰り返し、信号
を巡回させる事により最終的に第３のクロック１１５は
位相基準に収束し、第２の水平同期パルス１１０に位相
同期する。

【０００８】第３のクロック１１５を用いてＡ／Ｄ変換
器３で第１の再生ビデオ信号１０２を第１のＰＣＭビデ
オ信号１０４に変換しメモリ４へ送る。

【０００９】一方、垂直方向のクリアパルスとなるセグ
メント同期信号１１６の抽出は同期信号１０７を積分検
波して行い、検出したセグメント同期信号１１６に対し
位相同期する垂直同期パルス１１６を生成しセグメント
アドレス生成時のクロック、ラインアドレス１１８生成
時の初期化パルスに用いる。

【００１０】セグメント及びラインアドレス１１８、第
１の水平同期パルス１０９、第３のクロック１１５を第
１のメモリ制御回路１５へ入力してアドレス変換を行い
書き込み側のメモリ制御を行う第１のメモリ制御信号１
１９を出力する。この信号を用いて第１のＰＣＭビデオ
信号１０４をメモリ４内部に書き込み、第１のクロック
１１３より生成した読み出し側のメモリ４制御を行う第
２のメモリ制御信号１２７を用いて取り出す。メモリ４
より出力された第２のＰＣＭビデオ信号１０５を、Ｄ／
Ａ変換回路５で出力ビデオ信号１０６に変換する。

【００１１】

【発明が解決しようとする課題】ドロップアウト発生や
外乱混入、画像情報欠落等による再生映像信号の状態劣
化時及び、シャトルサーチ再生時の様なトラック渡りに
よるＲＦ信号１０１の欠落が１テープトラックの走査毎
に生じたり、テープのあたり等によって生じる定常的な
同期抜け等により内部補間信号を使用しての推定制御の
頻度が高くなるときに、推定信号の誤差量の蓄積による
同期はずれ等により安定した画像が得られない場合があ
る。この為、これら再生ビデオ信号の状態に左右されず
に安定した同期信号抽出処理を行い、内部補間処理を助
けて、メモリ制御を安定に行える手段が必要となる。

【００１２】

【課題を解決するための手段】本発明の信号処理装置
は、磁気記録再生装置の再生信号処理装置に含まれる書
き込み側のメモリ制御に関するものであり、テープ送り
情報を検出するテープ送り情報検出手段と、前記テープ
送り情報から、再生速度に付随して変動する再生復調器
出力の直流変動推定値と、再生ビデオ信号のライン周期
推定値及び変動率と、１テープトラック内でのライン数
推定値を出力する変換手段と、前記直流変動推定値を用
いて復調器出力の直流電圧値の再生速度による変動を抑
える直流変動補正手段と、水晶発振器その他の安定な発
振器を用いて第１のクロックを発生する第１のクロック
発生手段と、第１のクロックに対して整数倍の周波数を
持つ第２のクロック発生手段と、前記第１のクロックに
前記第２のクロックを同期させるＰＬＬ手段と、前記ラ
イン周期推定値と前記第２のクロックを用いて映像信号
を量子化する際に用いるサンプリングクロックの生成デ
ータを作成する変調データ作成手段と、前記サンプリン
グクロックの生成データからサンプリングクロックを生
成する第３のクロック生成手段と、前記再生ビデオ信号
より同期信号を抽出する同期信号抽出手段と、前記第３
のクロックを用いて水平同期の検出保護を行う同期信号
検出保護手段と、前記第３のクロックを用いて映像信号
開始点位相を決定するラインクリアパルスとラインアド
レスを計数するラインカウントパルスの生成を行う第１
のフライホイールカウンタと、前記ライン周期変動率を
用いてセグメント同期信号を検出するセグメント同期信
号検出手段と、前記セグメント同期信号より垂直方向の
開始点パルスを生成する第２のパルス生成手段と、前記
１テープトラック内でのライン数推定値と前記ラインカ
ウントパルスによるラインカウント値との照合を行って
垂直方向の開始点パルスとする補間信号を持ち、前記ラ
インカウントパルスからセグメント内のラインアドレス
を生成して前記垂直方向の開始点パルスにより初期化す
ることのできる第２のフライホイールカウンタと、前記
テープ送り情報から検出するテープ送り方向と前記垂直
方向の開始点パルスを用いて補間信号を生成し、前記垂
直方向の開始点パルスからセグメントアドレスを生成す
る第３のセグメントカウンタと、再生ビデオ信号を前記
サンプリングクロックを用いて量子化し第１のＰＣＭビ
デオ信号を得るＡ／Ｄ変換手段と、ジッタを持つ第１の
ＰＣＭビデオ信号を書き込み、リファレンスクロックで
ある第１のクロックで読み出して安定な第２のＰＣＭビ
デオ信号を得るメモリ手段と、前記セグメントアドレス
及び前記ラインアドレス及び前記ラインクリアパルス及
びサンプリングクロックを用いて書き込み側のメモリ制
御信号を生成してメモリに第１のＰＣＭビデオ信号を書
き込む書き込み側メモリ制御手段と、第１のクロックよ
り読みだし側のメモリ制御信号を生成して第２のＰＣＭ
ビデオ信号を読み出す読み出し側メモリ制御手段と、前
記メモリ手段より読み出されたＰＣＭビデオ信号を第１
のクロックを用いて出力ビデオ信号に変換するＤ／Ａ手
段とを有している。

【００１３】また、請求項２の信号処理装置は、請求項
１の構成に加え、ＰＣＭビデオ信号から位相変動量を検
出する位相変動量検出手段と、前記位相変動量を補正処
理を行うためのデータに変換するデータ変換手段と、前
記ライン周期と前記位相変動量との加算演算を行う演算
手段と、前記演算手段出力を用いてサンプリングクロッ
クの生成データを作成するデータ作成手段と、前記デー
タ変換手段の出力信号を前記サンプリングクロックの生
成データ中に挿入するデータ挿入手段とを有している。

【００１４】

【作用】本発明の信号処理装置では、磁気記録媒体より
読み出された第１の再生ビデオ信号１０２の状態に左右
されない例えば、コントロールトラック信号１２０やタ
イマーパルス信号から第２のビデオ信号１０３を量子化
する際に用いる第３のクロック１１５を生成し、また、
第３のクロック１１５を用いて同期保護処理を施した信
頼性の高い水平同期信号１０８を抽出し、第３のクロッ
ク１１５により補間精度の約束されたフライホイールカ
ウンタ構成よりなる第１のパルス発生回路８へ提供する
ことで、第１の再生ビデオ信号１０２の状態からの影響
を抑えた水平同期が得られ、また、第２のテープ送り信
号１２２を用いて同期抽出を安定化させたセグメント同
期信号及び、１テープトラックのライン推定数１２６に
より補間精度を約束されたフライホイールカウンタ構成
のセグメントカウンタを第３の水平同期パルスを用いて
動作させ、セグメント内のラインアドレスを計数するこ
とで、第１の再生ビデオ信号１０２の状態からの影響を
抑えた垂直同期が得られる。これによりドロップアウト
発生や外乱混入、画像情報欠落等による再生映像信号の
状態劣化時及び、シャトルサーチ再生時の様なトラック
渡りによるＲＦ信号１０１の欠落が１テープトラックの
走査毎に生じたり、テープのあたり等によって生じる定
常的な同期抜け等により内部補間信号を使用しての推定
制御の頻度が高くなるときにも、従来に比べ影響の少な
いメモリ制御を行う事が可能となる。

【００１５】請求項２の構成では、さらに第２のテープ
送り情報１２２を用いて作成したライン周期推定値１２
４の再生ビデオ信号に対して持つ誤差量を検出して、周
期補正を掛ける回路を付け加えて、サンプリングクロッ
クの追従性、水平アドレスの信頼性向上を図っている。

【００１６】

【実施例】以下、本発明の信号処理装置の一実施例に付
いて図面を参照しながら説明する。図１は請求項１に記
載した構成の一実施例である信号処理装置の回路ブロッ
ク図であり、図２は請求項２に記載した構成の一実施例
である信号処理装置の回路ブロック図であり、図３は第
２のクロック発生回路１０の回路ブロック図であり、図
４は請求項１の構成における第３のクロック発生回路１
１の回路ブロック図であり、図５は請求項２の構成にお
ける第３のクロック発生回路１１の回路ブロック図であ
る。

【００１７】図１及び図２において、１は復調器、２は
ＤＣ制御回路、３はＡ／Ｄ変換器、４はメモリ、５はＤ
／Ａ変換器、６は同期信号抽出回路、７は周期保護回
路、８は第１のパルス発生回路、９は第１のクロック発
生回路、１０は第２のクロック発生回路、１１は第３の
クロック生成回路、１２はセグメント同期信号抽出回
路、１３は第２のパルス発生回路、１４はラインアドレ
ス発生回路、１５は第１のメモリ制御回路、１６は周期
検出回路、１７は巡回型フィルタ、１８は変換回路、１
９は第２のメモリ制御回路、１０１はＲＦ信号、１０２
は第１の再生ビデオ信号、１０３は第２の再生ビデオ信
号、１０４は第１のＰＣＭビデオ信号、１０５は第２の
ＰＣＭビデオ信号、１０６は出力ビデオ信号、１０７は
同期信号、１０８は水平同期信号、１０９は第１の水平
同期パルス、１１０は第２の水平同期パルス、１１１は
第３の水平同期パルス、１１２は第４の水平同期パル
ス、１１３は第１のクロック、１１４は第２のクロッ
ク、１１５は第３のクロック、１１６はセグメント同期
信号、１１７は垂直同期パルス、１１８はセグメントア
ドレス及びラインアドレス、１１９は第１のメモリ制御
信号、１２０はコントロール信号、１２１は第１のテー
プ送り情報、１２２は第２のテープ送り情報、１２３は
直流変動推定値、１２４はライン周期推定値、１２５は
ライン周期変動率、１２６は１テープトラック内でのラ
イン推定数、１２７は第２のメモリ制御信号である。

【００１８】図２において、２０は位相変動量検出回
路、１２８は第５の水平同期パルス、１２９は位相変動
情報である。

【００１９】図３において、２０１は位相検出器、２０
２は誤差信号、２０３はエラーアンプ、２０４は発振周
波数制御信号、２０５は電圧制御発振器、２０６は分周
回路、２０７は帰還信号である。

【００２０】図４及び図５において、２０８は除算回
路、２０９は除算結果、２１０は除算結果の整数部、２
１１は除算結果の小数部、２１２は累積加算器、２１３
は桁上がり情報、２１４は加算器、２１５は第３のクロ
ック生成情報、２１６はカウンタである。

【００２１】図５において、２１７は第１の加算器、２
１８は加算結果、２１９は変換回路、２２０は位相修正
データ、２２１はセレクタ回路、２２２は第３のクロッ
ク生成情報ｂである。

【００２２】周期検出回路１６では、例えば、磁気記録
媒体上に画像情報と共に記録されるコントロールトラッ
ク信号１２０のようなテープ送り情報を持つ信号の周期
計測を行い、第１のテープ送り情報１２１を作成する。
第１のテープ送り情報１２１を巡回型フィルタ１７に入
力する。巡回型フィルタ１７で第１のテープ送り情報１
２１の積分演算を行い、平均化して精度を向上させた第
２のテープ送り情報１２２を出力する。第２のテープ送
り情報１２２を変換回路１８へ入力する。

【００２３】変換回路１８では第２のテープ送り情報１
２２を、再生速度に付随して変動する再生復調器出力の
直流変動推定値１２３、再生ビデオ信号のライン周期推
定値１２４、再生ビデオ信号のライン周期変動率１２
５、１テープトラック内でのライン推定数１２６に変換
し、後述する第１のパルス発生回路８出力である第４の
水平同期パルス１１２を用いて第２のビデオ信号１０３
に同期させ出力する。

【００２４】ＦＭ記録を行う場合、磁気記録媒体より読
み出されるＲＦ信号１０１の再生速度による周波数変動
のために、復調器１出力の第１の再生ビデオ信号１０２
の直流変動が生じる。ＤＣ制御回路２では、この第１の
再生ビデオ信号１０２の直流変動を、直流変動推定値１
２３を用いて抑え、第２の再生ビデオ信号１０３を出力
する。これにより、シャトルサーチ再生時の輝度及び色
度変化を抑えることができる。第２の再生ビデオ信号１
０３をＡ／Ｄ変換器３と同期信号抽出回路６に入力す
る。

【００２５】第２の再生ビデオ信号１０３１ラインの周
期を第２のクロック１１４で計数し第３のクロック１１
５周期に相当する第２のクロック１１４数を導き出す第
３のクロック発生回路１１の回路構成例を以下に示す。

【００２６】第１のクロック発生回路９では水晶発振器
その他の周波数安定度の高い発振器を用いて第１のクロ
ック１１３を発生させ出力する。

【００２７】第２のクロック生成回路１０では、第１の
クロック１１３に対して整数倍の周波数を持つ第２のク
ロック１１４の生成を行う。このとき第３のクロック１
１５に対する逓倍数が高い程、精度の高い制御を行うこ
とが可能となる。

【００２８】第２のクロック発生回路１０の回路構成例
を図３に示す。位相検出器２０１は入力される第１のク
ロック１１３と分周回路２０６からの帰還信号２０７と
の位相誤差を検出する機能を有しており、位相誤差量に
比例したパルス幅を持つ誤差信号２０２を出力する。誤
差信号２０２をエラーアンプ２０３に入力する。エラー
アンプ２０３では、誤差信号２０２を直流電圧信号の発
振周波数制御信号２０４に変換して電圧制御発振器２０
５へ入力する。電圧制御発振器２０５では、発振周波数
制御信号２０４の変動に応じて発振周波数の変調を行
い、第２のクロック１１３を出力する。分周回路２０６
で第２のクロック１１３を分周して帰還信号２０７を位
相検出器２０１へ入力する事により第２のクロック１１
４は、位相基準となる第１のクロック１１３に位相同期
する。

【００２９】第３のクロック発生回路１１の回路構成例
を図４に示す。第３のクロック生成回路１１は、第２の
推定値１２４を取り込み、これを１ラインに含まれる第
３のクロック１１５数と考えて、除算回路２０８でビデ
オ信号１ラインを構成するサンプリング数での除算を行
い、１ラインにおける丸め誤差量を、第２のクロック１
１４の１周期以内に抑えることのできる精度で除算結果
２０９を出力する。第２の水平同期パルス１１０により
与えるトリガ位相でいったん累積加算器２１２内のデー
タを初期化した後、除算結果２０９の小数部２１１を第
３のクロック１１５毎に累積加算し、整数部への桁上が
り情報２１３を除算結果２０９の整数部２１０へ加える
ことにより、１ラインに渡る任意箇所の第３のクロック
１１５周期を第２のクロック１１４の個数で算出した第
３のクロック生成情報２１５を生成し、第３のクロック
１１５毎に出力する。

【００３０】第２のクロック１１４をクロックとして持
つカウンタの初期設定値に第３のクロック生成情報２１
５を入力して、カウンタ出力のデコード値として第３の
クロック１１５の生成を行う。第３のクロック１１５を
Ａ／Ｄ変換器３と第１のメモリ制御回路１５へ入力す
る。

【００３１】Ａ／Ｄ変換器３では、第３のクロック１１
５を用いて第２の再生ビデオ信号１０３の量子化を行い
第１のＰＣＭビデオ信号１０４を出力する。第１のＰＣ
Ｍビデオ信号１０４をメモリ４へ入力する。

【００３２】同期信号抽出回路６では第２の再生ビデオ
信号１０３より同期信号１０７を抽出する。同期信号１
０７を同期保護回路７とセグメント同期信号抽出回路１
２へ入力する。

【００３３】同期保護回路７では、同期信号１０７に対
し第３のクロック１１５を用いて同期信号エッジをトリ
ガーにしたワンショットの周期推定ゲートを作成同期信
号周期保護処理及び信号幅保護処理を行い、負極同期信
号領域のレベルに入り込むノイズ成分や、セグメント同
期信号１１５等を除去した信頼性の高い水平同期信号１
０８を抽出することができる。水平同期信号１０８を第
１のパルス発生回路８に入力する。

【００３４】第１のパルス発生回路８では水平同期信号
１０８に対し各々一定の位相関係を保ち位相同期する第
１の水平同期パルス１０９、第２の水平同期パルス１１
０、第３の水平同期パルス１１１、第４の水平同期パル
スを発生し出力する。

【００３５】第１のパルス発生回路８は第３のクロック
１１５から水平アドレスを生成するフライホイールカウ
ンタ構成となっている。

【００３６】第１の水平同期パルス１０９を第１のメモ
リ制御回路１５へ入力し、水平方向の映像信号開始点の
決定に用いる。

【００３７】一方、セグメント同期信号抽出回路１２で
は、同期信号１０７からセグメント同期信号１１６を抽
出する。同期信号１０７は、第２の再生ビデオ信号１０
３の負極信号成分を抽出した信号であるため、セグメン
ト同期信号１１６の他に水平同期信号１０８成分を情報
中に含んでいる。この為、セグメント同期信号１１６の
抽出は、同期信号１０７を積分しパルス幅の狭い水平同
期信号１０８のレベルが小さくなったところをコンパレ
ータで切り、水平同期信号１０８部を排除して行うが、
この積分器の積分定数をライン周期変動率１２５を用い
て可変させ、ライン周波数変動に伴う同期信号幅変動の
生じるシャトルサーチ再生時にもセグメント同期信号１
１６の誤検出が生じないよう制御する。セグメント同期
信号１１６を第２のパルス発生回路１３へ入力する。

【００３８】第２のパルス発生回路１３では、セグメン
ト同期信号１１６に対し一定の位相関係を保ち位相同期
する垂直方向の映像信号開始点を示す垂直同期パルス１
１７を発生し出力する。垂直同期パルス１１７をライン
アドレス発生回路１４へ入力する。

【００３９】ラインアドレス発生回路１４では、セグメ
ントカウンタにより第３の水平同期パルス１１１をクロ
ックとしてセグメント内のライン数を計数しており、垂
直同期パルス１１７を用いてセグメントカウンタの初期
化を行う。

【００４０】また、ラインアドレス発生回路１４は、セ
グメントカウンタでの計数値と１テープトラック内での
ライン推定数１２６とが一致する時、内部補間信号を出
力し、垂直同期パルス１１７欠落時のセグメントカウン
タの初期化を行うフライホイールカウンタ構成になって
いる。

【００４１】またラインアドレス発生回路１４では、垂
直同期パルス１１７をクロックとして用いたセグメント
アドレスの検出も行っており、第２のテープ送り情報１
２２から検出したテープ送り方向情報を用いて内部補間
信号を生成するフライホイールカウンタ構成となってい
る。

【００４２】ラインアドレス発生回路からラインアドレ
ス及びセグメントアドレス１１８を第１のメモリ制御回
路１５に入力する。

【００４３】第１のメモリ制御回路１５では、入力され
るセグメントアドレス及びラインアドレス１１８、第１
の水平同期パルス１０９、第３のクロック１１５から書
き込み側のメモリ制御を行う第１のメモリ制御信号１１
９を生成する。第１のメモリ制御信号１１９をメモリ４
へ入力する。

【００４４】メモリ４では、書き込み側のメモリ制御信
号である第１のメモリ制御信号１１９を用いて第１のＰ
ＣＭビデオ信号１０４をメモリ４内に格納する。

【００４５】また、格納されたデータの読み出しを第１
のクロック１１３を用いて第２のメモリ制御回路１９か
ら生成する読みだし側のメモリ制御信号の第２であるメ
モリ制御信号１２７を用いて行う。

【００４６】リファレンスクロックである第１のクロッ
ク１１３を用いて読み出し側制御を行うことにより安定
な第２のＰＣＭビデオ信号が得られる。

【００４７】第２のＰＣＭビデオ信号１０５をＤ／Ａ変
換器５へ入力し、第１のクロック１１３を用いて出力ビ
デオ信号１０６に変換する。

【００４８】請求項２の構成では、テープ送り情報を用
いて作成したライン周期推定値１２４の再生ビデオ信号
に対して持つ誤差量を検出して、周期補正を掛ける回路
を付け加えて、サンプリングクロックの追従性、水平ア
ドレスの信頼性向上を図るため、請求項１の回路構成例
に位相変動量検出回路２０を加え、更に第３のクロック
生成回路１１の回路構成部に変更を加えている。

【００４９】請求項２の構成における第３のクロック発
生回路１１の回路構成例を図５に示す。第３のクロック
生成回路１１においてライン周期推定値１２４に時間軸
変動値と等価な第２のクロック１１４数を加算し、両デ
ータの加算結果をもって１ラインに含まれる第２のクロ
ック１１４数の計数値として、第３のクロック１１５の
生成を行う事により第３のクロック１１５精度の向上及
び、水平アドレスの信頼性向上を図ることができる。

【００５０】位相変動量検出回路２０では、第２のビデ
オ信号１０３の水平同期信号部の立ち上がりエッジに生
じた位相変動量を、第１のパルス発生回路８出力の第５
の水平同期パルス１２８で、第２のビデオ信号１０３中
に存在するバースト信号をサンプリングすることにより
検出される位相変動量の無い状態時のサンプリング位相
との位相差を検出して求める。

【００５１】さらに、等価な第２のクロック１１４数で
位相変動量を計る位相変動情報１２９への変換を行い第
３のクロック発生回路１１へ送る。

【００５２】図５に第３のクロック生成回路１１の回路
構成例を示す。第３のクロック生成回路１１は、第２の
状態制御情報１２４と、位相変動量と等価な第２のクロ
ック１１４数の位相変動情報１２９を取り込み、両デー
タの加算結果をもってこれを１ラインに含まれる第２の
クロック１１４数の計数値とし、ビデオ信号１ラインを
構成するサンプリング数での除算を行い、１ラインにお
ける丸め誤差量を、第２のクロックの１周期以内に抑え
ることのできる精度で除算結果２０９を出力する。

【００５３】第２の水平同期パルス１１０により与える
トリガ位相でいったん累積加算器２１２内のデータを初
期化した後、除算結果２０９の小数部２１１を第３のク
ロック１１５毎に累積加算し、整数部への桁上がり情報
２１３を除算結果２０９の整数部２１０へ加え合わせる
ことにより、１ラインに渡る任意箇所の第３のクロック
１１５周期を第２のクロック１１４の個数で算出した第
３のクロック生成情報ａ２１５を生成し、第３のクロッ
ク１１５毎に出力する。

【００５４】第３のクロック生成情報２１５と、位相変
動情報１２９に対し逆補正を掛けるように変換回路２１
９で変換を行った位相修正データ２２０をセレクタ回路
２２１へ入力し、第２の水平同期パルス１１０による累
積加算器２１２初期化時の第３のクロック生成情報ａ２
１５中に位相修正データ２２０を挿入した第３のクロッ
ク生成情報ｂ２２２を作成する。

【００５５】第２のクロック１１４をクロックとして持
つカウンタ２１６の初期設定値に第３のクロック生成情
報ｂ２２２を入力して、カウンタ２１６出力のデコード
値として第３のクロック１１５の生成を行う。

【００５６】これにより位相変動情報１２８に相当する
第２のクロック１１４数分だけ逆補正を掛けるように位
相修正データ２２０のデコード信号の信号幅を伸縮する
ことにより第３のクロック１１５位相を時間軸上でシフ
トさせ、映像信号開始点に生じる位相変動をキャンセル
する。

【００５７】なお、位相修正データ２２０は、補正が遅
れ、進み両方向に対して行われる為、バースト信号より
検出可能な範囲内での遅れ方向の最大位相変動量を検出
時にもその位相修正を行えるだけの信号幅をデコード時
に持つものとなる。

【００５８】

【発明の効果】以上に説明したように、本発明の信号処
理装置では、磁気記録媒体より読み出された第１の再生
ビデオ信号１０２の状態に左右されない例えば、コント
ロールトラック信号１２０やタイマーパルス信号から第
２のビデオ信号１０３を量子化する際に用いる第３のク
ロック１１５を生成し、また、第３のクロック１１５を
用いて同期保護処理を施した信頼性の高い水平同期信号
１０８を抽出し、第３のクロック１１５により補間精度
の約束されたフライホイールカウンタ構成よりなる第１
のパルス発生回路８へ提供することで、第１の再生ビデ
オ信号１０２の状態からの影響を抑えた水平同期が得ら
れ、また、第２のテープ送り信号１２２を用いて同期抽
出を安定化させたセグメント同期信号及び、１テープト
ラックのライン推定数１２６により補間精度を約束され
たフライホイールカウンタ構成のセグメントカウンタを
第３の水平同期パルスを用いて動作させ、セグメント内
のラインアドレスを計数することで、第１の再生ビデオ
信号１０２の状態からの影響を抑えた垂直同期が得られ
る。これによりドロップアウト発生や外乱混入、画像情
報欠落等による再生映像信号の状態劣化時及び、シャト
ルサーチ再生時の様なトラック渡りによるＲＦ信号１０
１の欠落が１テープトラックの走査毎に生じたり、テー
プのあたり等によって生じる定常的な同期抜け等により
内部補間信号を使用しての推定制御の頻度が高くなると
きにも、従来に比べ影響の少ないメモリ制御を行う事が
可能となる。

【００５９】請求項２の構成では、さらにテープ送り情
報を用いて作成したライン周期の再生ビデオ信号に対し
て持つ誤差量を検出して、周期補正を掛ける回路を付け
加えて、サンプリングクロックの追従性、水平アドレス
の信頼性向上を図っている。

【図面の簡単な説明】

【図１】請求項１に記載した構成の一実施例である信号
処理装置を示すブロック図。

【図２】請求項２に記載した構成の一実施例である信号
処理装置を示すブロック図。

【図３】第２のクロック発生回路１０の一例を示すブロ
ック図。

【図４】請求項１の構成における第３のクロック発生回
路１１の一例を示すブロック図。

【図５】請求項２の構成における第３のクロック発生回
路１１の一例を示すブロック図。

【図６】従来の信号処理装置の一例を示すブロック図。

【図７】ＰＬＬ回路の一例を示すブロック図。

【符号の説明】

１ 復調器 ２ ＤＣ制御回路 ３ Ａ／Ｄ変換器 ４ メモリ ５ Ｄ／Ａ変換器 ７ 周期保護回路 ８ 第１のパルス発生回路 ９ 第１のクロック発生回路 １０ 第２のクロック発生回路 １１ 第３のクロック生成回路 １２ セグメント同期信号抽出回路 １３ 第２のパルス発生回路 １４ ラインアドレス発生回路 １５ 第１のメモリ制御回路 １６ 周期検出回路 １７ 巡回型フィルタ １８ 変換回路 １９ 第２のメモリ制御回路 ２０ 位相変動量検出回路 １０１ ＲＦ信号 １０２ 第１の再生ビデオ信号 １０３ 第２の再生ビデオ信号 １０４ 第１のＰＣＭビデオ信号 １０５ 第２のＰＣＭビデオ信号 １０６ 出力ビデオ信号 １０７ 同期信号 １０８ 水平同期信号 １０９ 第１の水平同期パルス １１０ 第２の水平同期パルス １１１ 第３の水平同期パルス １１２ 第４の水平同期パルス １１３ 第１のクロック １１４ 第２のクロック １１５ 第３のクロック １１６ セグメント同期信号 １１７ 垂直同期パルス １１８ セグメントアドレス及びラインアドレス １１９ 第１のメモリ制御信号 １２０ コントロール信号 １２１ 第１のテープ送り情報 １２２ 第２のテープ送り情報 １２３ 直流変動推定値 １２４ ライン周期推定値 １２５ ライン周期変動率 １２６ １テープトラック内でのライン推定数 １２７ 第２のメモリ制御信号 １２８ 第５の水平同期パルス １２９ 位相変動情報 ２０１ 位相検出器 ２０２ 誤差信号 ２０３ エラーアンプ ２０４ 発振周波数制御信号 ２０５ 電圧制御発振器 ２０６ 分周回路 ２０７ 帰還信号 ３０１ 位相検出器 ３０２ 誤差信号 ３０３ エラーアンプ ３０４ 発振周波数制御信号 ３０５ 電圧制御発振器 ３０６ 分周回路 ３０７ 帰還信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 テープ送り情報を検出するテープ送り情
   報検出手段と、 前記テープ送り情報から、再生速度に付随して変動する
   再生復調器出力の直流変動推定値と、再生ビデオ信号の
   ライン周期推定値及び変動率と、１テープトラック内で
   のライン数推定値を出力する変換手段と、 前記直流変動推定値を用いて復調器出力の直流電圧値の
   再生速度による変動を抑える直流変動補正手段と、 水晶発振器その他の安定な発振器を用いて第１のクロッ
   クを発生する第１のクロック発生手段と、 第１のクロックに対して整数倍の周波数を持つ第２のク
   ロック発生手段と、 前記第１のクロックに前記第２のクロックを同期させる
   ＰＬＬ手段と、 前記ライン周期推定値と前記第２のクロックを用いて映
   像信号を量子化する際に用いるサンプリングクロックの
   生成データを作成する変調データ作成手段と、 前記サンプリングクロックの生成データからサンプリン
   グクロックを生成する第３のクロック生成手段と、 前記再生ビデオ信号より同期信号を抽出する同期信号抽
   出手段と、 前記第３のクロックを用いて水平同期の検出保護を行う
   同期信号検出保護手段と、 前記第３のクロックを用いて映像信号開始点位相を決定
   するラインクリアパルスとラインアドレスを計数するラ
   インカウントパルスの生成を行う第１のフライホイール
   カウンタと、 前記ライン周期変動率を用いてセグメント同期信号を検
   出するセグメント同期信号検出手段と、 前記セグメント同期信号より垂直方向の開始点パルスを
   生成する第２のパルス生成手段と、 前記１テープトラック内でのライン数推定値と前記ライ
   ンカウントパルスによるラインカウント値との照合を行
   って垂直方向の開始点パルスとする補間信号を持ち、前
   記ラインカウントパルスからセグメント内のラインアド
   レスを生成して前記垂直方向の開始点パルスにより初期
   化することのできる第２のフライホイールカウンタと、 前記テープ送り情報から検出するテープ送り方向と前記
   垂直方向の開始点パルスを用いて補間信号を生成し、前
   記垂直方向の開始点パルスからセグメントアドレスを生
   成する第３のセグメントカウンタと、 再生ビデオ信号を前記サンプリングクロックを用いて量
   子化し第１のＰＣＭビデオ信号を得るＡ／Ｄ変換手段
   と、 ジッタを持つ第１のＰＣＭビデオ信号を書き込み、リフ
   ァレンスクロックである第１のクロックで読み出して安
   定な第２のＰＣＭビデオ信号を得るメモリ手段と、 前記セグメントアドレス及び前記ラインアドレス及び前
   記ラインクリアパルス及びサンプリングクロックを用い
   て書き込み側のメモリ制御信号を生成してメモリに第１
   のＰＣＭビデオ信号を書き込む書き込み側メモリ制御手
   段と、 第１のクロックより読みだし側のメモリ制御信号を生成
   して第２のＰＣＭビデオ信号を読み出す読み出し側メモ
   リ制御手段と、 前記メモリ手段より読み出されたＰＣＭビデオ信号を第
   １のクロックを用いて出力ビデオ信号に変換するＤ／Ａ
   手段とを具備することを特徴とする信号処理装置。
2. 【請求項２】 請求項１に記載の信号処理装置におい
   て、 ＰＣＭビデオ信号から位相変動量を検出する位相変動量
   検出手段と、 前記位相変動量を補正処理を行うためのデータに変換す
   るデータ変換手段と、 前記ライン周期と前記位相変動量との加算演算を行う演
   算手段と、 前記演算手段出力を用いてサンプリングクロックの生成
   データを作成するデータ作成手段と、 前記データ変換手段の出力信号を前記サンプリングクロ
   ックの生成データ中に挿入するデータ挿入手段とを具備
   することを特徴とする信号処理装置。