JPH05218422A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH05218422A
JPH05218422A JP1894192A JP1894192A JPH05218422A JP H05218422 A JPH05218422 A JP H05218422A JP 1894192 A JP1894192 A JP 1894192A JP 1894192 A JP1894192 A JP 1894192A JP H05218422 A JPH05218422 A JP H05218422A
Authority
JP
Japan
Prior art keywords
film
layer
metal silicide
refractory metal
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1894192A
Other languages
Japanese (ja)
Other versions
JP3214024B2 (en
Inventor
Takashi Inoue
孝 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1894192A priority Critical patent/JP3214024B2/en
Publication of JPH05218422A publication Critical patent/JPH05218422A/en
Application granted granted Critical
Publication of JP3214024B2 publication Critical patent/JP3214024B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To drop the resistance of wiring film of the gate electrode of the thin film transistor, formed on a glass substrate, and the wiring film of the same layer without generation of cracks. CONSTITUTION:When the wiring resistance of the wiring film on the same layer as the gate electrode 105 of a thin film transistor is dropped using a high melting point metal silicide, a thermally oxidized film 107 is grown after the above-mentioned film has been patterned, and the generation of cracks on the metal silicide film 106 is suppressed. It is desirable that a wet oxide film is deposited when a thermally oxidized film 107 is formed taking into consideration of the reliability of the thin film transistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置などを駆
動する薄膜トランジスタとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor for driving a liquid crystal display device and a method for manufacturing the thin film transistor.

【0002】[0002]

【従来の技術】従来の薄膜トランジスタとその製造方法
は、ガラス基板の上に、ソ−ス,ドレイン領域及びチャ
ネル層となるべき第一多結晶珪素層を形成し、該膜の表
面に熱酸化法などによってゲ−ト絶縁膜となる第一二酸
化珪素層を形成する。次に、図2(a)のようにゲ−ト
電極や前記ゲ−ト電極と同層の配線膜となるべき第二多
結晶珪素層を形成したのちに、前記第二多結晶珪素層に
燐を拡散させることにより該膜の抵抗値を低下さて金属
的性質を持たせる。単結晶珪素基板の上にアクティブ素
子を形成するLSI産業では、該膜の配線抵抗を低下さ
せたいときは高融点金属シリサイド膜が用いられてい
た。次に、ソ−ス及びドレイン領域を形成するために前
記ゲ−ト電極をマスクにして、不純物イオンを前記第一
多結晶珪素層のソ−ス及びドレインとなるべき領域に打
ち込む。次に、図2(b)のように層間絶縁膜となる第
三二酸化珪素層を化学気相成長法やスパッタ法などで形
成し、前記第三二酸化珪素層の膜質向上と、前記ソ−ス
及びドレイン領域に導入された不純物イオンを活性化を
するために、約1000℃の温度でアニ−ルする。次
に、ソ−ス及びドレイン領域そしてゲ−ト電極から引出
し配線を形成するために、前記第三二酸化珪素膜にコン
タクトホ−ルを開口して、スパッタ法などで形成された
アルミニウム膜を配線膜として使用してきた。
2. Description of the Related Art A conventional thin film transistor and its manufacturing method are as follows. A first polycrystalline silicon layer to be a source, a drain region and a channel layer is formed on a glass substrate and a thermal oxidation method is applied to the surface of the film. A first silicon dioxide layer to be a gate insulating film is formed by the above method. Next, as shown in FIG. 2A, after forming a gate electrode or a second polycrystalline silicon layer to be a wiring film in the same layer as the gate electrode, the second polycrystalline silicon layer is formed on the second polycrystalline silicon layer. By diffusing phosphorus, the resistance value of the film is lowered to give it a metallic property. In the LSI industry in which active elements are formed on a single crystal silicon substrate, a refractory metal silicide film is used when it is desired to reduce the wiring resistance of the film. Next, using the gate electrode as a mask to form the source and drain regions, impurity ions are implanted into the regions of the first polycrystalline silicon layer to be the source and drain. Next, as shown in FIG. 2B, a third silicon dioxide layer to be an interlayer insulating film is formed by a chemical vapor deposition method, a sputtering method or the like to improve the quality of the third silicon dioxide layer. In order to activate the impurity ions introduced into the source and drain regions, they are annealed at a temperature of about 1000.degree. Next, in order to form a lead wiring from the source and drain regions and the gate electrode, a contact hole is opened in the third silicon dioxide film and an aluminum film formed by a sputtering method or the like. Has been used as a wiring film.

【0003】[0003]

【発明が解決しようとする課題】しかし、上記の従来の
技術では、ゲ−ト電極と同層の配線膜が燐を拡散させた
第二多結晶珪素層だけで形成されているために、前記配
線膜の配線抵抗が比較的高い。従って、薄膜トランジス
タを用いたアクティブマトリックス素子では、前記配線
膜は走査線として利用されるために、該膜配線抵抗が高
く、画面の左右ムラやフリッカ−が発生し、表示特性が
向上しなかった。
However, in the above conventional technique, the wiring film in the same layer as the gate electrode is formed only by the second polycrystalline silicon layer in which phosphorus is diffused. The wiring resistance of the wiring film is relatively high. Therefore, in the active matrix element using the thin film transistor, since the wiring film is used as a scanning line, the wiring resistance of the film is high, unevenness on the left and right of the screen and flicker occur, and the display characteristics are not improved.

【0004】通常、前記第二多結晶珪素層の抵抗をでき
るだけ低くするために、熱拡散によって燐を導入する
が、前記第二多結晶珪素層の膜厚が5000Åのとき、
該膜抵抗は15Ω/□まで低くするのが限界である。今
後の液晶表示パネルの大型化及び高精細化の進行を実現
するためには、前記走査線の配線抵抗の低下が必要であ
る。そのために、走査線を前記第二多結晶珪素層から、
第二多結晶珪素層と高融点金属シリサイド層を堆積した
2層構造に変更する方法がある。このような方法は、L
SIプロセスにおいて、耐熱性が必要で低い配線抵抗が
要求される場合に使用されている。
Usually, phosphorus is introduced by thermal diffusion in order to reduce the resistance of the second polycrystalline silicon layer as much as possible. When the thickness of the second polycrystalline silicon layer is 5000 Å,
The film resistance is limited to 15Ω / □. In order to increase the size and increase the definition of the liquid crystal display panel in the future, it is necessary to reduce the wiring resistance of the scanning line. To that end, a scan line is formed from the second polycrystalline silicon layer,
There is a method of changing to a two-layer structure in which a second polycrystalline silicon layer and a refractory metal silicide layer are deposited. Such a method is
Used in the SI process when heat resistance is required and low wiring resistance is required.

【0005】ここで、前記第二多結晶硅素層と高融点金
属シリサイドの2層構造からなるゲ−ト電極や走査線を
形成し、前記2層構造膜をマスクにして不純物イオンを
前記第一多結晶硅素層に打ち込んで、ソ−ス及びドレイ
ン領域を形成した後に、層間絶縁膜となる第三二酸化硅
素層を気相成長法やスパッタ法で堆積すると、前記多結
晶硅素層と高融点金属シリサイド層の2層構造膜の高融
点金属シリサイド膜にクラックが生じていた。前記クラ
ックは、ゲ−ト電極や走査線となる膜を、従来の燐を拡
散させた多結晶硅素膜から多結晶硅素層と高融点金属シ
リサイド層の2層構造膜にしたことで生じたことにな
る。配線膜にクラックが生じると、膜抵抗が膜自身の持
つ物性値まで低下しないばかりか、配線間にも抵抗のば
らつきが生じ、液晶を用いた表示素子等にしたときに
は、表示のムラやフリッカ−などを引き起こす。
Here, a gate electrode and a scanning line having a two-layer structure of the second polycrystalline silicon layer and a refractory metal silicide are formed, and impurity ions are used as a mask by using the two-layer structure film as a mask. After implanting into the polycrystalline silicon layer to form the source and drain regions, a third silicon dioxide layer serving as an interlayer insulating film is deposited by vapor phase epitaxy or sputtering to form a high-quality polycrystalline silicon layer and Cracks occurred in the high melting point metal silicide film of the two-layer structure film of the melting point metal silicide layer. The cracks were generated by changing the film used as the gate electrode and the scanning line from a conventional polycrystalline silicon film in which phosphorus was diffused to a two-layer structure film of a polycrystalline silicon layer and a refractory metal silicide layer. become. When a crack occurs in the wiring film, not only the film resistance does not decrease to the physical property value of the film itself, but also the resistance varies between wirings, and when a display element using liquid crystal is used, display unevenness and flicker may occur. Cause.

【0006】そこで、前記問題点を解決するために、前
記第二多結晶硅素層と高融点金属シリサイド層の2層構
造からなるゲ−ト電極や走査線を形成した後に、前記2
層構造膜の表面および側面を湿式酸化し、熱酸化膜を形
成した後に、層間絶縁膜となる第三二酸化硅素層を気相
成長法やスパッタ法で堆積すると、前記第二多結晶硅素
層や高融点金属の2層構造膜にクラックが生じなくな
る。こうすることで、配線膜抵抗を、配線膜自身の抵抗
値まで低下させることができ、抵抗値のばらつきも解消
させることを目的とする。
Therefore, in order to solve the above-mentioned problems, after forming a gate electrode and a scanning line having a two-layer structure of the second polycrystalline silicon layer and the refractory metal silicide layer, the above-mentioned 2
When the surface and side surfaces of the layered structure film are wet-oxidized to form a thermal oxide film, and then a third silicon dioxide layer serving as an interlayer insulating film is deposited by vapor phase epitaxy or sputtering, the second polycrystalline silicon is formed. No cracks occur in the layer or the two-layer structure film of refractory metal. By doing so, the wiring film resistance can be reduced to the resistance value of the wiring film itself, and the object is to eliminate variations in the resistance value.

【0007】[0007]

【課題を解決するための手段】ガラス基板上に形成する
薄膜トランジスタにおいて、ゲ−ト電極と前記ゲ−ト電
極層と同層からなる配線膜を、多結晶珪素層と高融点金
属シリサイド層で堆積するときは、該多結晶珪素層と高
融点金属シリサイド層の2層構造膜の表面及び側面に、
熱酸化膜を形成することを特徴とする。
In a thin film transistor formed on a glass substrate, a gate electrode and a wiring film composed of the same layer as the gate electrode layer are deposited by a polycrystalline silicon layer and a refractory metal silicide layer. When doing so, on the surface and side surface of the two-layer structure film of the polycrystalline silicon layer and the refractory metal silicide layer,
It is characterized in that a thermal oxide film is formed.

【0008】ガラス基板上に形成する薄膜トランジスタ
において、ゲ−ト電極と前記電極層からなる膜を配線膜
に使用し、該膜を多結晶珪素と高融点金属シリサイドで
堆積する場合、(a)薄膜トランジスタのゲ−ト電極材
料もしくは、前記ゲ−ト電極材料と同じ層の配線膜とし
て、多結晶珪素膜を堆積する工程と、(b)次に、モリ
ブデンシリサイド、チタンシリサイド、タンタルシリサ
イド、タングステンシリサイド等の高融点金属シリサイ
ド膜を堆積する工程と、(c)次に、該多結晶珪素層と
高融点金属シリサイド層の2層構造膜を一度にフォトリ
ソグラフィイする工程と、(d)次に、該多結晶珪素層
と高融点金属シリサイド層からなる2層構造膜を熱酸化
する工程からなることを特徴とする。
In a thin film transistor formed on a glass substrate, when a film composed of a gate electrode and the electrode layer is used as a wiring film and the film is deposited with polycrystalline silicon and refractory metal silicide, (a) thin film transistor Of the gate electrode material or a wiring film of the same layer as the gate electrode material, and (b) Next, molybdenum silicide, titanium silicide, tantalum silicide, tungsten silicide, etc. The step of depositing the refractory metal silicide film of (c), the step of photolithography the two-layer structure film of the polycrystalline silicon layer and the refractory metal silicide layer at once, and (d) It is characterized in that it comprises a step of thermally oxidizing a two-layer structure film comprising the polycrystalline silicon layer and the refractory metal silicide layer.

【0009】前記の高融点金属シリサイド膜の堆積は、
シリサイドタ−ゲットをスパッタリングすることを特徴
とする。
The deposition of the refractory metal silicide film is
It is characterized in that a silicide target is sputtered.

【0010】前記の多結晶珪素膜と高融点金属シリサイ
ド膜からなる2層構造膜の酸化は、ウエット酸化とする
ことを特徴とする。
The above-mentioned oxidation of the two-layer structure film composed of the polycrystalline silicon film and the refractory metal silicide film is a wet oxidation.

【0011】請求項4記載のウエット酸化は、水蒸気を
含ませた酸素ガスをアニ−ル炉の中に導入して、該多結
晶珪素層と高融点金属シリサイド層からなる2層構造膜
の表面及び側面に熱酸化膜を形成することを特徴とす
る。
In the wet oxidation according to the fourth aspect, oxygen gas containing water vapor is introduced into an annealing furnace to form a surface of a two-layer structure film composed of the polycrystalline silicon layer and the refractory metal silicide layer. And a thermal oxide film is formed on the side surface.

【0012】前記高融点金属シリサイド膜として、モリ
ブデンシリサイドを堆積する場合は、請求項5記載のウ
エット酸化の温度を800℃以上にして、2層構造膜の
表面及び側面に二酸化珪素膜を形成することを特徴とす
る。
When molybdenum silicide is deposited as the refractory metal silicide film, the temperature of wet oxidation according to claim 5 is set to 800 ° C. or higher to form a silicon dioxide film on the surface and side surfaces of the two-layer structure film. It is characterized by

【0013】[0013]

【実施例】以下、本発明について、実施例に基づき詳細
に説明する。
EXAMPLES The present invention will be described in detail below based on examples.

【0014】図2にあるように、ガラス基板の上に、ゲ
−ト電極やゲ−ト電極と同層からなる配線膜を、第二多
結晶硅素層で5000Åの厚さに形成したときは、配線
膜の絶縁をとるための層間絶縁膜となる第三二酸化硅素
層を、化学的気相成長法やスパッタ法で1μm程度以上
堆積しても、第二多結晶珪素層にクラックが生じること
はなかった。ところが、配線抵抗を低下させるべくゲ−
ト電極とゲ−ト電極と同層からなる配線膜に、多結晶珪
素層と高融点金属シリサイド層を2層構造にして使用す
ると、層間絶縁膜となる第三二酸化珪素層を化学的気相
成長法やスパッタ法で3000Å以上堆積したところ
で、前記高融点金属シリサイド膜にクラックが生じてい
る。ここで、薄膜トランジスタをアクティブマトリック
ス素子として使うことを考えると、ゲ−ト電極と同層の
配線膜は走査線となる。前記走査線の配線抵抗が高い
と、ガラス基板の上に作成した薄膜トランジスタを用い
た液晶表示素子の表示品質において、画面に左右ムラが
生じる、フリッカ−が目立つ等の問題点があるために、
高融点金属シリサイド膜を堆積することで、膜の配線抵
抗を低下させている。
As shown in FIG. 2, when a gate electrode or a wiring film composed of the same layer as the gate electrode is formed on the glass substrate with a thickness of 5000 Å as the second polycrystalline silicon layer, Even if a third silicon dioxide layer serving as an interlayer insulating film for insulating the wiring film is deposited to a thickness of about 1 μm or more by a chemical vapor deposition method or a sputtering method, a crack is generated in the second polycrystalline silicon layer. It never happened. However, in order to reduce the wiring resistance,
When a polycrystalline silicon layer and a refractory metal silicide layer are used as a two-layer structure in a wiring film formed of the same layer as the gate electrode and the gate electrode, the third silicon dioxide layer serving as an interlayer insulating film is chemically formed. A crack is generated in the refractory metal silicide film when deposited by 3000 Å or more by the vapor deposition method or the sputtering method. Here, considering that the thin film transistor is used as an active matrix element, the wiring film in the same layer as the gate electrode becomes a scanning line. When the wiring resistance of the scanning line is high, in the display quality of a liquid crystal display device using a thin film transistor formed on a glass substrate, there are problems such as left and right unevenness on the screen, and flicker is noticeable.
By depositing the refractory metal silicide film, the wiring resistance of the film is reduced.

【0015】前記の高融点金属シリサイド膜に生じるク
ラックを解消するためには、図1(a)に示すように、
ゲ−ト電極や走査線となる第二多結晶珪素層と高融点金
属シリサイド層の2層構造膜をパタ−ニングした後で、
図1(b)のように2層構造膜の表面と側面を熱酸化
し、その後、図1(c)のように層間絶縁膜となる第二
二酸化珪素膜を堆積することである。薄膜トランジスタ
のソ−スおよびドレイン領域形成のための第一多結晶珪
素層へのイオンインプランテ−ションは、図1(b)の
酸化工程の前に行っても、後で行っても、薄膜トランジ
スタの特性に変化を与えるようなことはない。
In order to eliminate the cracks generated in the refractory metal silicide film, as shown in FIG.
After patterning the two-layer structure film of the second polycrystalline silicon layer to be the gate electrode and the scanning line and the refractory metal silicide layer,
The surface and side surfaces of the two-layer structure film are thermally oxidized as shown in FIG. 1B, and then a second silicon dioxide film to be an interlayer insulating film is deposited as shown in FIG. 1C. Ion implantation into the first polycrystalline silicon layer for forming the source and drain regions of the thin film transistor may be performed before or after the oxidation step of FIG. 1 (b). It does not change the characteristics.

【0016】図1において、101は石英を含むガラス
基板であり、102は、薄膜トランジスタのソ−ス及び
ドレイン領域を示し、103はチャネル領域を示す。1
02,103は、両方ともに第一多結晶珪素層で形成さ
れている。104はゲ−ト酸化膜であり、105,10
6は、それぞれゲ−ト電極や走査線のポリシリコン部
分,高融点金属シリサイド部分を示す。高融点金属シリ
サイド膜の形成には、組成制御がしやすい,高純度のタ
−ゲットが得られるために不純物が少ないなどの理由か
ら、スパッタ法で形成することが望まれる。107は、
ポリシリコン膜及び高融点金属シリサイド膜の露出部分
に形成された熱酸化膜であり、108は化学的気相成長
法またはスパッタ法で堆積した第三二酸化硅素膜であ
る。
In FIG. 1, 101 is a glass substrate containing quartz, 102 is a source and drain region of a thin film transistor, and 103 is a channel region. 1
Both 02 and 103 are formed of the first polycrystalline silicon layer. 104 is a gate oxide film,
Reference numeral 6 denotes a gate electrode, a polysilicon portion of a scanning line, and a refractory metal silicide portion, respectively. In order to form the refractory metal silicide film, it is desirable to form the refractory metal silicide film by the sputtering method because it is easy to control the composition and the impurities are few because a high-purity target is obtained. 107 is
A thermal oxide film is formed on the exposed portions of the polysilicon film and the refractory metal silicide film, and 108 is a third silicon dioxide film deposited by a chemical vapor deposition method or a sputtering method.

【0017】前記高融点金属シリサイドには、モリブデ
ンシリサイド,タングステンシリサイド,タンタルシリ
サイド,チタンシリサイドなどが挙げられる。モリブデ
ンシリサイド,タングステンシリサイドは高温で酸化す
ると、金属酸化膜は成長せずに、酸化珪素膜が成長する
傾向にある。この中で、モリブデンシリサイド膜の熱酸
化膜は、モリブデン酸化物が790℃で昇華するので、
800℃以上の温度で酸化をすれば酸化硅素だけが形成
される。このときの酸化硅素膜は二酸化硅素膜になり、
107は第二二酸化珪素膜となる。したがって、800
℃以上の温度で第二多結晶珪素層とモリブデンシリサイ
ド層を熱酸化すれば、図1(c)の106の上にコンタ
クトホ−ルを開口するときには、107および108が
二酸化硅素膜となり、一度でエッチング可能となる。
Examples of the refractory metal silicide include molybdenum silicide, tungsten silicide, tantalum silicide and titanium silicide. When molybdenum silicide and tungsten silicide are oxidized at a high temperature, the silicon oxide film tends to grow without growing the metal oxide film. Among them, in the thermal oxide film of the molybdenum silicide film, since molybdenum oxide sublimes at 790 ° C.,
When oxidized at a temperature of 800 ° C. or higher, only silicon oxide is formed. At this time, the silicon oxide film becomes a silicon dioxide film,
107 becomes a second silicon dioxide film. Therefore, 800
If the second polycrystalline silicon layer and the molybdenum silicide layer are thermally oxidized at a temperature of not less than ° C, 107 and 108 will become a silicon dioxide film when the contact hole is opened above 106 in FIG. It becomes possible to etch with.

【0018】層間絶縁膜を形成した際に生じる高融点金
属シリサイド膜のクラック防止のために、図1(b)の
ように、ゲ−ト電極や走査線となる第二多結晶珪素層と
高融点金属シリサイド層の2層構造膜の表面及び側面を
酸化するわけであるが、モリブデンシリサイドの場合
は、図3の斜線の領域にモリブデンシリサイド膜厚と第
二二酸化珪素膜厚の関係があれば、モリブデンシリサイ
ド膜にクラックが生じない。モリブデンシリサイド膜の
クラックの生じ方は、多結晶珪素層とモリブデンシリサ
イド層の2層構造膜であっても、モリブデンシリサイド
層の膜厚だけの関数であり、多結晶珪素層の膜厚には依
存しない。
In order to prevent cracks in the refractory metal silicide film that occur when the interlayer insulating film is formed, as shown in FIG. Although the surface and the side surface of the two-layer structure film of the melting point metal silicide layer are oxidized, in the case of molybdenum silicide, the relationship between the molybdenum silicide film thickness and the second silicon dioxide film thickness is shown in the shaded area in FIG. If so, the molybdenum silicide film is not cracked. The occurrence of cracks in the molybdenum silicide film is a function only of the film thickness of the molybdenum silicide layer even in the case of the two-layer structure film of the polycrystal silicon layer and the molybdenum silicide layer, and depends on the film thickness of the polycrystal silicon layer. do not do.

【0019】図3は、スパッタタ−ゲットの組成がモリ
ブデン1に対してシリコンの含有量が2.3から3.0
のタ−ゲットを使用し、スパッタ時の圧力は0.1Pa
から2.0Paの範囲内で成膜した場合の関係図を示し
ている。301は、モリブデンシリサイド膜にクラック
が生じるか否かの境界線で、302は該膜にクラックの
生じない領域を示す。スパッタ装置を別のものにする
と、境界線301は変動することもあるが、石英基板を
はじめとするガラス基板の上に薄膜トランジスタを形成
する場合には、前記の境界線は必ず存在し、形成される
熱酸化膜が厚くなるに従って、クラックの生じなくなる
点がある。しかし、インライン式のスパッタ装置をモリ
ブデンシリサイドのスパッタに用いれば、図3とほぼ同
じ関係図は得られる。
FIG. 3 shows that the composition of the sputter target is 1 to molybdenum and the content of silicon is 2.3 to 3.0.
Target is used and the pressure during sputtering is 0.1 Pa.
2 shows a relational diagram in the case of forming a film within a range of from 2.0 Pa to 2.0 Pa. Reference numeral 301 is a boundary line indicating whether or not a crack is generated in the molybdenum silicide film, and 302 is a region where no crack is generated in the film. If a different sputtering apparatus is used, the boundary line 301 may fluctuate, but when a thin film transistor is formed on a glass substrate such as a quartz substrate, the boundary line is always present and formed. As the thickness of the thermal oxide film becomes thicker, there is a point that cracks will not occur. However, if an in-line type sputtering apparatus is used for sputtering molybdenum silicide, the relationship diagram almost the same as that in FIG. 3 can be obtained.

【0020】ゲ−ト電極や走査線は、図1に示されてい
るようなトランジスタのチャネル部の上だけでなく、ガ
ラス基板の上にも形成されているが、ここでも表面及び
側面を酸化すると、クラック防止の効果がある。また、
残っている第二多結晶珪素層とモリブデンシリサイド層
の2層構造膜の面積によって、クラックの生じ方が変化
するようなことはない。第二多結晶珪素層の酸化レ−ト
は、モリブデンシリサイド層の酸化レ−トの1.5倍程
になるが、第二多結晶珪素層とモリブデンシリサイド層
の合計の膜厚が5000Å以内ならば、2層構造膜は、
図1(c)108の酸化膜の上に配線膜をはわせても断
線が生じるような逆テ−パをした断面形状になることは
ない。
Although the gate electrode and the scanning line are formed not only on the channel portion of the transistor as shown in FIG. 1 but also on the glass substrate, the surface and the side surface are also oxidized here. Then, there is an effect of preventing cracks. Also,
The area of the remaining two-layer structure film of the second polycrystalline silicon layer and the molybdenum silicide layer does not change the way cracks occur. The oxide rate of the second polycrystalline silicon layer is about 1.5 times the oxide rate of the molybdenum silicide layer, but if the total film thickness of the second polycrystalline silicon layer and the molybdenum silicide layer is less than 5000Å. For example, the two-layer structure film is
Even if a wiring film is placed on the oxide film shown in FIG. 1C, the cross-sectional shape of the reverse taper which causes the disconnection does not occur.

【0021】次に、ゲ−ト電極や走査線となる前記第二
多結晶珪素層とモリブデンシリサイド層の2層構造膜の
熱酸化膜の形成方法は、水蒸気を含んだ酸素ガスを炉の
中に導入する湿式酸化法を用いるのがよい。図4に酸化
システムの配管図を示す。401はガスパイプ、402
はガス流量コントロ−ラ、403はガス弁、404は純
水を入れる石英フラスコ、405は純水でフラスコの7
〜8分目程度の量をいれておき、水の温度は80℃以上
にしておく必要がある。406はアニ−ル炉であり、ガ
スパイプ口Aからは酸素ガスを流し、ガスパイプ口Bか
らは窒素ガスを流すものとする。
Next, the method of forming the thermal oxide film of the two-layer structure film of the second polycrystalline silicon layer and the molybdenum silicide layer which will be the gate electrode and the scanning line is as follows. It is preferable to use the wet oxidation method introduced into the above. FIG. 4 shows a piping diagram of the oxidation system. 401 is a gas pipe, 402
Is a gas flow controller, 403 is a gas valve, 404 is a quartz flask containing pure water, and 405 is pure water.
It is necessary to put an amount of about 8 minutes and keep the temperature of water at 80 ° C or higher. 406 is an anneal furnace, and oxygen gas is allowed to flow from the gas pipe port A and nitrogen gas is allowed to flow from the gas pipe port B.

【0022】アニ−ル炉の中に、湿式酸素ガス導入口と
窒素ガス導入口の2つがあるのは、湿式酸化をした後
に、基板を炉の外に出さずに連続で窒素雰囲気中アニ−
ルを実施するからである。湿式酸化をした後に基板をア
ニ−ル炉の中から大気中に引き出すと、炉の中の水分が
結露して基板に付着する。基板の一部に露がつくと、薄
膜トランジスタの動作不良を引き起こすことになる。窒
素雰囲気アニ−ルの条件は、湿式酸化の温度よりも高温
で30分以上の時間で実施する必要がある。
The annealing furnace has two inlets, a wet oxygen gas inlet and a nitrogen gas inlet, which means that after wet oxidation, the substrate is not removed from the furnace and continuously annealed in a nitrogen atmosphere.
This is because the When the substrate is taken out of the anneal furnace into the atmosphere after the wet oxidation, the moisture in the furnace is condensed and adheres to the substrate. The dew on a part of the substrate causes malfunction of the thin film transistor. It is necessary to anneal under a nitrogen atmosphere at a temperature higher than the temperature of wet oxidation for 30 minutes or more.

【0023】湿式酸化法が乾式酸化法に比較して優れて
いることは、次の2点である。第一には、モリブデンシ
リサイド層の上に成長する二酸化硅素膜の成膜速度が、
乾式酸化法の約10倍あり速くできることである。第二
には、図3において、乾式酸化法を採用すると、クラッ
クが生じるか否かの境界線301の傾きが急になること
である。従って、モリブデンシリサイドの膜厚が同じな
らば、乾式酸化法ではより厚い酸化膜が必要となる。図
1(b)で熱酸化膜107の膜厚が厚くなると、104
のゲ−ト酸化膜の膜厚も厚くなり、102,103をな
す第一多結晶硅素層の膜厚が薄くなり、薄膜トランジス
タの信頼性を損ねやすくなる。
The wet oxidation method is superior to the dry oxidation method in the following two points. First, the deposition rate of the silicon dioxide film grown on the molybdenum silicide layer is
It is about 10 times faster than the dry oxidation method, and can be performed faster. Second, in FIG. 3, when the dry oxidation method is adopted, the boundary line 301 indicating whether or not a crack is generated becomes steep. Therefore, if the film thickness of molybdenum silicide is the same, a thicker oxide film is required in the dry oxidation method. When the thickness of the thermal oxide film 107 in FIG.
The gate oxide film also becomes thicker, and the thickness of the first polycrystalline silicon layer 102 and 103 becomes thinner, so that the reliability of the thin film transistor is likely to be impaired.

【0024】[0024]

【発明の効果】以上述べた本発明によれば、薄膜トラン
ジスタのゲ−ト電極及び前記ゲ−ト電極と同層に形成さ
れた配線膜の配線抵抗を下げるべく、金属シリサイド膜
を形成すると、この上にスパッタ法やCVD法で二酸化
硅素膜を堆積させると金属シリサイド膜にクラックが生
じていた。しかし、多結晶珪素層と金属シリサイド層の
2層構造膜の表面と側面を、熱酸化すると前記クラック
を解消することができ、有効に動作する薄膜トランジス
タを作成することができる。また、熱酸化法を湿式酸化
にすると、酸化膜厚が薄くとも金属シリサイド膜にクラ
ックが生じない様にでき、第一多結晶珪素層の膜厚の減
少も抑えられるので信頼性が高く、スル−プットの良い
薄膜トランジスタを提供することができる。
According to the present invention described above, when the metal silicide film is formed in order to reduce the wiring resistance of the gate electrode of the thin film transistor and the wiring film formed in the same layer as the gate electrode, When the silicon dioxide film was deposited on the metal film by the sputtering method or the CVD method, the metal silicide film was cracked. However, the cracks can be eliminated by thermally oxidizing the surface and side surfaces of the two-layer structure film of the polycrystalline silicon layer and the metal silicide layer, and a thin film transistor that operates effectively can be manufactured. Further, when the thermal oxidation method is wet oxidation, even if the oxide film thickness is thin, the metal silicide film can be prevented from cracking, and the reduction in the film thickness of the first polycrystalline silicon layer can be suppressed. It is possible to provide a thin film transistor with a good put.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の薄膜トランジスタの形成工程の断面
図。
FIG. 1 is a cross-sectional view of a process of forming a thin film transistor of the invention.

【図2】従来の薄膜トランジスタの形成工程の断面図。FIG. 2 is a cross-sectional view of a conventional process for forming a thin film transistor.

【図3】モリブデンシリサイドと酸化膜厚のクラックの
生じ方に対する関係図。
FIG. 3 is a diagram showing a relationship between how molybdenum silicide and an oxide film thickness are cracked.

【図4】湿式酸化システムの配管図。FIG. 4 is a piping diagram of a wet oxidation system.

【符号の説明】[Explanation of symbols]

101 ガラスまたは二酸化珪素層 102 ソ−スまたはドレイン領域 103 チャネル層 104 第一二酸化珪素膜 105 第二多結晶珪素層 106 金属シリサイド層 107 第二二酸化珪素膜 108 第三二酸化珪素膜 201 ガラスまたは二酸化珪素層 202 ソ−スまたはドレイン領域 203 チャネル層 204 第一二酸化珪素膜 205 第二多結晶珪素層 206 第三二酸化珪素膜 301 クラックの生じる生じないの境界線 302 クラックの生じない領域 401 ガスパイプ 402 ガス流量コントロ−ラ 403 弁 404 石英フラスコ 405 純水 406 アニ−ル炉 101 glass or silicon dioxide layer 102 source or drain region 103 channel layer 104 first silicon dioxide film 105 second polycrystalline silicon layer 106 metal silicide layer 107 second silicon dioxide film 108 third silicon dioxide Film 201 Glass or Silicon Dioxide Layer 202 Source or Drain Region 203 Channel Layer 204 First Silicon Dioxide Film 205 Second Polycrystalline Silicon Layer 206 Third Silicon Dioxide Film 301 Boundary Line without Cracks 302 Area where crack does not occur 401 Gas pipe 402 Gas flow rate controller 403 Valve 404 Quartz flask 405 Pure water 406 Anneal furnace

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 Z 8728−4M 29/40 A 7738−4M 29/46 T 7738−4M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI Technical display location H01L 27/12 Z 8728-4M 29/40 A 7738-4M 29/46 T 7738-4M

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ガラス基板上に形成する薄膜トランジスタ
において、ゲ−ト電極と前記ゲ−ト電極層と同層からな
る配線膜を、多結晶珪素層と高融点金属シリサイド層で
堆積するときは、該多結晶珪素層と高融点金属シリサイ
ド層の2層構造膜の表面及び側面に、熱酸化膜を形成す
ることを特徴とする薄膜トランジスタ。
1. In a thin film transistor formed on a glass substrate, when a gate electrode and a wiring film composed of the same layer as the gate electrode layer are deposited by a polycrystalline silicon layer and a refractory metal silicide layer, A thin film transistor comprising a thermal oxide film formed on a surface and a side surface of a two-layer structure film of the polycrystalline silicon layer and the refractory metal silicide layer.
【請求項2】ガラス基板上に形成する薄膜トランジスタ
において、ゲ−ト電極と前記電極層からなる膜を配線膜
に使用し、該膜を多結晶珪素と高融点金属シリサイドで
堆積する場合、 (a)薄膜トランジスタのゲ−ト電極材料もしくは、前
記ゲ−ト電極材料と同じ層の配線膜として、多結晶珪素
膜を堆積する工程と、 (b)次に、モリブデンシリサイド、チタンシリサイ
ド、タンタルシリサイド、タングステンシリサイド等の
高融点金属シリサイド膜を堆積する工程と、 (c)次に、該多結晶珪素層と高融点金属シリサイド層
の2層構造膜を一度にフォトリソグラフィイする工程
と、 (d)次に、該多結晶珪素層と高融点金属シリサイド層
からなる2層構造膜を熱酸化する工程からなることを特
徴とする薄膜トランジスタの製造方法。
2. A thin film transistor formed on a glass substrate, wherein a film composed of a gate electrode and the electrode layer is used as a wiring film, and the film is deposited with polycrystalline silicon and refractory metal silicide. ) A step of depositing a polycrystalline silicon film as a gate electrode material of a thin film transistor or a wiring film of the same layer as the gate electrode material, and (b) Next, molybdenum silicide, titanium silicide, tantalum silicide, tungsten A step of depositing a refractory metal silicide film of silicide or the like; (c) a step of photolithography the two-layer structure film of the polycrystalline silicon layer and the refractory metal silicide layer at a time; 2. A method of manufacturing a thin film transistor, which further comprises the step of thermally oxidizing a two-layer structure film composed of the polycrystalline silicon layer and the refractory metal silicide layer.
【請求項3】前記の高融点金属シリサイド膜の堆積は、
シリサイドタ−ゲットをスパッタリングすることを特徴
とする請求項2に記載の製造方法によって形成された薄
膜トランジスタ。
3. The deposition of the refractory metal silicide film comprises:
The thin film transistor formed by the manufacturing method according to claim 2, wherein a silicide target is sputtered.
【請求項4】前記の多結晶珪素膜と高融点金属シリサイ
ド膜からなる2層構造膜の酸化は、ウエット酸化とする
ことを特徴とする請求項2に記載の製造方法によって形
成された薄膜トランジスタ。
4. The thin film transistor formed by the manufacturing method according to claim 2, wherein the oxidation of the two-layer structure film composed of the polycrystalline silicon film and the refractory metal silicide film is wet oxidation.
【請求項5】請求項4記載のウエット酸化は、水蒸気を
含ませた酸素ガスをアニ−ル炉の中に導入して、該多結
晶珪素層と高融点金属シリサイド層からなる2層構造膜
の表面及び側面に熱酸化膜を形成することを特徴とする
薄膜トランジスタ。
5. The wet oxidation according to claim 4, wherein oxygen gas containing water vapor is introduced into an annealing furnace to form a two-layer structure film composed of the polycrystalline silicon layer and the refractory metal silicide layer. A thin film transistor, wherein a thermal oxide film is formed on a surface and a side surface of the thin film transistor.
【請求項6】前記高融点金属シリサイド膜として、モリ
ブデンシリサイドを堆積する場合は、請求項5記載のウ
エット酸化の温度を800℃以上にして、2層構造膜の
表面及び側面に二酸化珪素膜を形成することを特徴とす
る薄膜トランジスタとその製造方法。
6. When depositing molybdenum silicide as the refractory metal silicide film, the wet oxidation temperature according to claim 5 is set to 800 ° C. or higher to form a silicon dioxide film on the surface and side surfaces of the two-layer structure film. A thin film transistor, which is characterized by being formed, and a manufacturing method thereof.
JP1894192A 1992-02-04 1992-02-04 Thin film transistor and manufacturing method thereof Expired - Fee Related JP3214024B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1894192A JP3214024B2 (en) 1992-02-04 1992-02-04 Thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1894192A JP3214024B2 (en) 1992-02-04 1992-02-04 Thin film transistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05218422A true JPH05218422A (en) 1993-08-27
JP3214024B2 JP3214024B2 (en) 2001-10-02

Family

ID=11985671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1894192A Expired - Fee Related JP3214024B2 (en) 1992-02-04 1992-02-04 Thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3214024B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304551B1 (en) * 1994-09-23 2001-12-01 구자홍 Method for manufacturing thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304551B1 (en) * 1994-09-23 2001-12-01 구자홍 Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
JP3214024B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
JPH09148586A (en) Thin film transistor and its manufacture
JP2000196082A (en) Method of forming gate electrode of semiconductor element
JP3635843B2 (en) Film laminated structure and method for forming the same
JP3214024B2 (en) Thin film transistor and manufacturing method thereof
JPH06260644A (en) Manufacture of semiconductor device
JP2834928B2 (en) Semiconductor element
JPH05235353A (en) Active matrix substrate and manufacture thereof
JPH0562967A (en) Manufacture of semiconductor device
JP3986178B2 (en) Al thin film forming method
JP2857170B2 (en) Method for manufacturing semiconductor device
JPS63283064A (en) Formation of polycide pattern
JPH06169082A (en) Semiconductor device and manufacture thereof
JPS61135156A (en) Semiconductor device and manufacture thereof
KR0179826B1 (en) Method of forming metal interconnector in semiconductor device
JP2993665B2 (en) Wiring formation method
JPH0562933A (en) Manufacture of semiconductor device
JPS6057975A (en) Manufacture of semiconductor device
JPS62291146A (en) Manufacture of semiconductor device
JPH02162723A (en) Manufacture of semiconductor
JPH0778991A (en) Semiconductor device and fabrication thereof
JPH0738103A (en) Semiconductor device and manufacture thereof
JPH07161816A (en) Semiconductor device
JPH08248441A (en) Liquid crystal display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080727

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090727

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees