JPH05218268A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05218268A JPH05218268A JP1763492A JP1763492A JPH05218268A JP H05218268 A JPH05218268 A JP H05218268A JP 1763492 A JP1763492 A JP 1763492A JP 1763492 A JP1763492 A JP 1763492A JP H05218268 A JPH05218268 A JP H05218268A
- Authority
- JP
- Japan
- Prior art keywords
- relay electrode
- integrated circuit
- semiconductor device
- metal film
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はリードフレームのアイラ
ンド上にＩＣ、ＬＳＩ等の集積回路を実装してなる半導
体装置に係わり、特には多ピン化、高精細化されたリー
ドフレームを用いる半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an integrated circuit such as an IC or LSI is mounted on an island of a lead frame, and more particularly, a semiconductor device using a lead frame having a high pin count and high definition. It is about.
【０００２】[0002]
【従来の技術】一般に、例えばＩＣ、ＬＳＩ等の集積回
路は、中心部に形成されたアイランドおよびこのアイラ
ンドの周囲に形成されたインナーリードから成るリード
フレームのアイランド上に固定されてある。そして半導
体装置としてはワイヤボンディングによって集積回路と
インナーリードとの間の電気的接続を施されたうえで、
樹脂封止されパッケージの状態で構成されてある。2. Description of the Related Art Generally, an integrated circuit such as an IC or LSI is fixed on an island of a lead frame composed of an island formed in the center and inner leads formed around the island. Then, as a semiconductor device, after electrical connection between the integrated circuit and the inner lead is made by wire bonding,
It is formed of resin and packaged.
【０００３】しかしながら昨今ＩＣ、ＬＳＩ等の集積回
路が急速に多機能化、高密度化する中で、従来の半導体
装置では必要とするリードフレームのピン数が急速に増
加しさらに高精細化しリードピッチが狭まってくること
に伴い、ＩＣ、ＬＳＩ等の集積回路の実装や電気的接続
が困難となってきている。However, in recent years, as integrated circuits such as ICs and LSIs have rapidly become more multifunctional and have a higher density, the number of pins of a lead frame required in the conventional semiconductor device has rapidly increased, and the pitch has been further improved and the lead pitch has been improved. As IC becomes narrower, it becomes difficult to mount and electrically connect integrated circuits such as IC and LSI.
【０００４】また従来の半導体装置用のリードフレーム
の材料として多く使用されている鉄−ニッケル系合金
（Ｎｉ：４２〜５０．５ｗｔ％程度、通称４２合金材が
代表的）や銅系合金では、これらの材料と実装される集
積回路との間の熱膨張係数が異なるため、使用中の発熱
に伴い集積回路にクラック等の発生が起きるという問題
があった。In addition, iron-nickel alloys (Ni: about 42 to 50.5 wt%, commonly known as 42 alloy material) and copper alloys, which are often used as materials for conventional lead frames for semiconductor devices, are Since the thermal expansion coefficient of these materials is different from that of the integrated circuit to be mounted, there is a problem that cracks or the like occur in the integrated circuit due to heat generation during use.
【０００５】ＩＣ、ＬＳＩ等の集積回路が高密度化する
中で、従来の半導体装置では、リードフレームのリード
の数が増え、リードピッチが狭まり高精細化するに従
い、ＩＣ、ＬＳＩ等の実装や接続が困難となりつつあ
る。また、従来、半導体装置に用いられるリードフレー
ム材料の鉄−ニッケル系合金や銅系合金では、実装され
る集積回路との間の熱膨張率が異なるため、集積回路に
クラック等の発生が起きていた。With the increase in the density of integrated circuits such as IC and LSI, in the conventional semiconductor device, the number of leads of the lead frame increases, the lead pitch becomes narrower, and the definition becomes higher. Connections are becoming difficult. Further, conventionally, in an iron-nickel-based alloy or a copper-based alloy which is a lead frame material used for a semiconductor device, a thermal expansion coefficient is different from that of an integrated circuit to be mounted, so that a crack or the like occurs in the integrated circuit. It was
【０００６】さらに、放熱性能の向上の問題について
も、現在の半導体装置の構成では、その放熱能力が低す
ぎる等の問題がある。Further, with respect to the problem of improving the heat dissipation performance, there is a problem that the heat dissipation capability is too low in the current semiconductor device configuration.
【０００７】本発明は、上記のような問題を解決するた
めに成されたもので、その目的は多ピン化、狭ピッチ
化、そして高精細化されたリードフレームへの集積回路
の実装を容易に行うことができ、かつ集積回路のクラッ
ク等の発生を防止することができ、しかも放熱性を著し
く向上させることが可能であり、信頼性も極めて高い半
導体装置を提供することにある。The present invention has been made to solve the above problems, and its purpose is to easily mount an integrated circuit on a lead frame having a large number of pins, a narrow pitch, and high definition. Therefore, it is an object of the present invention to provide a semiconductor device which can be performed at high temperature, can prevent the occurrence of cracks and the like in the integrated circuit, can significantly improve the heat dissipation property, and has extremely high reliability.
【０００８】[0008]
【問題を解決するための手段】前記課題を解決するため
に本発明が提供する手段は、すなわち、リードピンを有
しアイランド上に集積回路が実装されてなる半導体装置
において、前記アイランドが無く、中央部分がガラス基
板上に導電体膜からなる中継電極を有したものであり、
前記半導体装置内の電気的接続が前記中継電極と前記集
積回路との間、および前記中継電極とインナーリードと
の間の両方共にバンプによる接続からなることを特徴と
する半導体装置である。Means for Solving the Problems The means provided by the present invention for solving the above-mentioned problems are as follows: In a semiconductor device having a lead pin and an integrated circuit mounted on an island, there is no island, The part has a relay electrode made of a conductive film on a glass substrate,
The semiconductor device is characterized in that the electrical connection in the semiconductor device is made by bumps both between the relay electrode and the integrated circuit and between the relay electrode and the inner lead.
【０００９】また別の好ましい実施態様としては、前記
中継電極と前記集積回路との間がワイヤボンディングに
より接続されてあることを特徴とする前記の半導体装置
である。As another preferred embodiment, the semiconductor device is characterized in that the relay electrode and the integrated circuit are connected by wire bonding.
【００１０】さらに別の好ましい実施態様としては、前
記中継電極と前記集積回路との間が異方性導電樹脂によ
り接続されてあることを特徴とする前記の半導体装置で
ある。In a further preferred embodiment, the semiconductor device is characterized in that the relay electrode and the integrated circuit are connected by an anisotropic conductive resin.
【００１１】あるいは他の好ましい実施態様としては、
リードピンを有しアイランド上に集積回路が実装されて
なる半導体装置において、前記アイランドに相当する部
分がガラス基板上に導電体膜からなる中継電極を有した
ものであり、前記半導体装置内の電気的接続が前記中継
電極と該前記集積回路との間、および前記中継電極とイ
ンナーリードとの間の両方共に異方性導電樹脂による接
続からなることを特徴とする半導体装置である。Alternatively, in another preferred embodiment,
In a semiconductor device having a lead pin and having an integrated circuit mounted on an island, a portion corresponding to the island has a relay electrode made of a conductive film on a glass substrate, and an electrical circuit in the semiconductor device is provided. The semiconductor device is characterized in that the connection is made of an anisotropic conductive resin both between the relay electrode and the integrated circuit and between the relay electrode and the inner lead.
【００１２】また別の好ましい実施態様としては、前記
中継電極と前記集積回路との間がバンプにより接続され
てあることを特徴とする前記の半導体装置である。[0012] In another preferred embodiment, the semiconductor device is characterized in that the relay electrode and the integrated circuit are connected by a bump.
【００１３】さらに別の好ましい実施態様としては、前
記中継電極と前記集積回路との間がワイヤボンディング
により接続されてあることを特徴とする前記の半導体装
置である。In still another preferred embodiment, the semiconductor device is characterized in that the relay electrode and the integrated circuit are connected by wire bonding.
【００１４】そしてこれらについてさらに好ましくは、
前記中継電極が金属膜からなることを特徴とする前記の
半導体装置である。And more preferably about these,
The semiconductor device is characterized in that the relay electrode is made of a metal film.
【００１５】またさらに好ましくは、前記中継電極が透
明導電膜の上に金属膜が形成されてなることを特徴とす
る前記の半導体装置である。Still more preferably, in the semiconductor device described above, the relay electrode is formed by forming a metal film on a transparent conductive film.
【００１６】またさらに好ましくは、前記中継電極が透
明導電膜からなることを特徴とする前記の半導体装置で
ある。Still more preferably, the semiconductor device is characterized in that the relay electrode is made of a transparent conductive film.
【００１７】そしてさらに好ましい実施態様としては、
前記中継電極と前記集積回路との間ならびに前記中継電
極と前記インナーリードとの間について、片方または両
方の接続に使用されてあるバンプが、半田バンプまたは
金バンプであることを特徴とする前記の半導体装置であ
る。And as a further preferred embodiment,
The bumps used for one or both of the connection between the relay electrode and the integrated circuit and between the relay electrode and the inner lead are solder bumps or gold bumps. It is a semiconductor device.
【００１８】尚、前記中継電極の形成方法としては概ね
三通りに分けられる、すなわち、（イ）金属膜からなる
場合、（ロ）透明導電膜及び金属膜をこの順序に形成さ
れてなる場合、そして（ハ）透明導電膜からなる場合、
である。The method of forming the relay electrode can be roughly divided into three methods, that is, (a) when it is made of a metal film, (b) when it is formed of a transparent conductive film and a metal film in this order, And (c) when it is made of a transparent conductive film,
Is.
【００１９】まず（イ）金属膜からなる場合には、例え
ば、公知の気相成長法等によりガラス基板上の全面に金
属薄膜を形成した後に、フォトリソグラフィー法により
所望する中継電極のパターンを得て、場合によってはさ
らに電気めっき法を用いて所望する厚さと材質を有する
構成の中継電極を形成する。あるいは、あらかじめ所望
する中継電極のパターンを有するマスクを介して、公知
の気相成長法等により中継電極を得た後、場合によって
は、前記の如くさらに電気めっき法によって所望する厚
さと材質を有する構成の中継電極を形成する。First, in the case of (a) a metal film, for example, a metal thin film is formed on the entire surface of a glass substrate by a known vapor phase growth method or the like, and then a desired relay electrode pattern is obtained by photolithography. In some cases, an electroplating method is further used to form a relay electrode having a desired thickness and material. Alternatively, after a relay electrode is obtained by a known vapor phase growth method or the like through a mask having a desired relay electrode pattern in advance, in some cases, as described above, further having the desired thickness and material by the electroplating method. A relay electrode having a structure is formed.
【００２０】また（ロ）透明導電膜及び金属膜をこの順
序に形成されてなる場合には、例えば、ガラス基板に公
知の気相成長法等により透明導電膜を全面に形成した後
に、前記の如くフォトリソグラフィー法や電気めっき法
を用いて所望する中継電極を形成する。あるいは、ガラ
ス基板に公知の気相成長法等により、マスクを介して選
択的に透明導電膜パターンを形成した後に、前記の如く
フォトリソグラフィー法や電気めっき法あるいは無電解
めっき法を用いて、前記透明導電膜パターン上に金属膜
が形成されてなる所望の中継電極を得る。When the transparent conductive film and the metal film are formed in this order (b), the transparent conductive film is formed on the entire surface of the glass substrate by a known vapor deposition method or the like, and then the above-mentioned process is performed. Thus, a desired relay electrode is formed by using the photolithography method or the electroplating method. Alternatively, after the transparent conductive film pattern is selectively formed on the glass substrate through a mask by a known vapor phase growth method or the like, the photolithography method, the electroplating method, or the electroless plating method is used as described above. A desired relay electrode in which a metal film is formed on the transparent conductive film pattern is obtained.
【００２１】そして（ハ）透明導電膜からなる場合に
は、例えば前記（ロ）中で使用したそれぞれの方法を途
中まで行ない、透明導電膜からなる前記中継電極を形成
する。When (c) a transparent conductive film is used, each of the methods used in (b) above is performed halfway to form the relay electrode made of a transparent conductive film.
【００２２】[0022]
【作用】本発明の半導体装置においては、リード状をな
す導電膜からなる中継電極を有するガラス基板が、従来
のリードフレームのアイランド部分及びインナーリード
先端部を含む領域に備えられてあることから、狭く限ら
れた面積内に多数の高精細な配線を必要とする部分に、
前記配線として前記中継電極を容易に提供することがで
きる。In the semiconductor device of the present invention, since the glass substrate having the relay electrode made of the conductive film having the lead shape is provided in the region including the island portion and the inner lead tip portion of the conventional lead frame, For parts that require a large number of high-definition wiring within a narrow and limited area,
The relay electrode can be easily provided as the wiring.
【００２３】さらに前記中継電極と前記集積回路との間
または前記中継電極と前記インナーリードとの間の電気
的接続に、バンプや異方性導電樹脂を使用することが容
易となる。このとき特に、使用しているガラス基板の透
明性を利用できることから、裏面側からの位置合わせが
容易となる。また多ピン化、狭ピッチ化、及び高精細化
の程度によっては技術が円熟期にさしかかっているワイ
ヤボンディングもまだ利用することができることから、
柔軟性に富んだ製造方法への対応も容易となる。Further, it becomes easy to use bumps or anisotropic conductive resin for electrical connection between the relay electrode and the integrated circuit or between the relay electrode and the inner lead. At this time, in particular, since the transparency of the glass substrate used can be utilized, alignment from the back surface side becomes easy. In addition, depending on the number of pins, narrower pitch, and higher definition, wire bonding, whose technology is approaching maturity, can still be used,
It is easy to adapt to a flexible manufacturing method.
【００２４】また、前記導電膜からなる中継電極を有す
る基板がガラスであることから、集積回路（シリコン等
を基材としている）との熱膨張係数が同等であり、この
ために使用時の発熱により発生する集積回路へかかる余
分な応力を緩和することができ、集積回路のクラック発
生を防止することができる。Further, since the substrate having the relay electrode made of the conductive film is made of glass, the coefficient of thermal expansion is the same as that of the integrated circuit (made of silicon or the like), and therefore the heat generated during use is generated. It is possible to relieve the extra stress applied to the integrated circuit caused by the above, and to prevent the occurrence of cracks in the integrated circuit.
【００２５】また集積回路の実装はリードフレーム上で
行なわなくとも、前記中継電極を有するガラス基板上で
行えるために、実装の際の信頼性の向上を図ることもで
きる。Further, since the integrated circuit can be mounted on the glass substrate having the relay electrode without being mounted on the lead frame, the reliability in mounting can be improved.
【００２６】さらにまた、前記の如くガラス基板を介し
て集積回路を実装することにより、放熱能力も著しく向
上させることができる。Further, by mounting the integrated circuit via the glass substrate as described above, the heat dissipation ability can be remarkably improved.
【００２７】尚、中継電極の導電性能や前記の電気的接
続の品質を考慮した場合、少なくとも中継電極の表面に
金属膜部を有しておくと非常に有利である。また、特に
異方性導電樹脂を使用する場合には、前記異方性導電樹
脂自体の導電異方性の性能もさることながら、中継電極
と周辺基板との間の落差の適切な値の確保が所望する回
路形成のために必要となってくる。In consideration of the conductivity of the relay electrode and the quality of the electrical connection, it is very advantageous to have a metal film portion on at least the surface of the relay electrode. Further, particularly when an anisotropic conductive resin is used, in addition to the performance of the conductive anisotropy of the anisotropic conductive resin itself, it is possible to secure an appropriate value of the drop between the relay electrode and the peripheral substrate. However, it is necessary to form a desired circuit.
【００２８】[0028]
【実施例】以下、図面を参照して本発明をさらに詳細に
説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail below with reference to the drawings.
【００２９】（図１）は本発明に係わる半導体装置の一
実施例を断面で示す説明図である。中央部分には、透明
導電膜部（中継電極）２とその上に同じパターンとして
形成された金属膜部（中継電極）３からなる中継電極を
有するガラス基板４を介して、ＩＣ、ＬＳＩ等の集積回
路５が実装され、さらに金属膜部（中継電極）３と集積
回路５とを、バンプ６により接続すると共に、金属膜部
（中継電極）３とリードフレーム１のインナーリードと
を、バンプ７により接続する構成としている。FIG. 1 is an explanatory view showing a cross section of one embodiment of a semiconductor device according to the present invention. In the central portion, a glass substrate 4 having a relay electrode composed of a transparent conductive film portion (relay electrode) 2 and a metal film portion (relay electrode) 3 formed as the same pattern on the transparent conductive film portion 2 is used for IC, LSI or the like. The integrated circuit 5 is mounted, and the metal film portion (relay electrode) 3 and the integrated circuit 5 are connected by the bump 6, and the metal film portion (relay electrode) 3 and the inner lead of the lead frame 1 are connected to the bump 7. It is configured to be connected by.
【００３０】具体的な製造方法については、まずガラス
基板上に透明導電膜（例えば、ＩＴＯ膜付きがラス基
板、シート抵抗３０オーム：松崎真空株式会社製）によ
るリード状の透明導電膜部（中継電極）２をフォトリソ
グラフィー法により設ける。Regarding a specific manufacturing method, first, a lead-like transparent conductive film portion (relay is formed by a transparent conductive film (for example, a lath substrate with an ITO film, a sheet resistance of 30 ohm: manufactured by Matsuzaki Vacuum Co., Ltd.) on a glass substrate. The electrode) 2 is provided by the photolithography method.
【００３１】次に、前記透明導電膜部（中継電極）２を
有するガラス基板上に、めっき装置（めっき液として
は、例えばメルテックス株式会社製メルプレートプロセ
ス）によって、ニッケル（Ｎｉ、膜厚は約５，０００
Å）とさらにその上に金（Ａｕ、膜厚は約５００Å）か
らなる金属膜部（中継電極）３を形成する。Next, on a glass substrate having the transparent conductive film portion (relay electrode) 2, nickel (Ni, film thickness is set as a plating liquid by a Melplate process manufactured by Meltex Co., Ltd.) is used. About 5,000
Å) and further thereon, a metal film portion (relay electrode) 3 made of gold (Au, film thickness is about 500 Å) is formed.
【００３２】次に、前記金属膜部（中継電極）３と集積
回路５との間を半田バンプにより接続すると共に、前記
金属膜部（中継電極）３とリードフレームのインナーリ
ード１との間を半田バンプにより接続する。Next, the metal film portion (relay electrode) 3 and the integrated circuit 5 are connected by solder bumps, and the metal film portion (relay electrode) 3 and the inner lead 1 of the lead frame are connected. Connect with solder bumps.
【００３３】その後これを樹脂封止することによって、
信頼性の高い半導体装置を製造した。Thereafter, by sealing this with resin,
A highly reliable semiconductor device was manufactured.
【００３４】以上のように構成した半導体装置において
は、リードフレームの中央部分に、前記透明導電膜部
（中継電極）２およびその上に設けられた金属膜部（中
継電極）３を有するガラス基板４を備えることにより、
集積回路の実装および半導体装置内の電気的接続が良品
質なものを容易に得られた。In the semiconductor device configured as described above, the glass substrate having the transparent conductive film portion (relay electrode) 2 and the metal film portion (relay electrode) 3 provided thereon in the central portion of the lead frame. By including 4,
It was easy to obtain good quality mounting of the integrated circuit and electrical connection in the semiconductor device.
【００３５】また、前記中継電極を有する基板は、ガラ
ス基板であることにより、集積回路５との熱膨張係数が
同等であり、集積回路５へかかる余分な応力を緩和し
て、集積回路５のクラックの発生を防止できる。Since the substrate having the relay electrode is a glass substrate, the coefficient of thermal expansion of the integrated circuit 5 is the same as that of the integrated circuit 5, so that the extra stress applied to the integrated circuit 5 is relieved, and the integrated circuit 5 has the same thermal expansion coefficient. The occurrence of cracks can be prevented.
【００３６】さらに、集積回路５の実装は、リードフレ
ーム上でおこなわくとも、透明導電膜層（リード）２を
有するガラス基板４上で行えるため、実装時の信頼性の
向上を図れる。Further, the integrated circuit 5 can be mounted on the glass substrate 4 having the transparent conductive film layer (lead) 2 even if it is mounted on the lead frame, so that the reliability in mounting can be improved.
【００３７】さらにまた、リードフレームのアイランド
部分に、ガラス基板４を介して集積回路を実装すること
により、放熱性能を著しく向上できる。Furthermore, by mounting the integrated circuit on the island portion of the lead frame via the glass substrate 4, the heat dissipation performance can be remarkably improved.
【００３８】以上のように多ピン化、狭ピッチ化およ
び、高精細化に対応することができる半導体装置を得る
ことができた。As described above, it is possible to obtain the semiconductor device which can deal with the increased pin count, the reduced pitch, and the higher definition.
【００３９】以上から、本発明からは次のような種々の
効果が得られるものである。From the above, the following various effects can be obtained from the present invention.
【００４０】（ａ）リードフレームの中央部分に中継電
極を有したガラス基板を介して、集積回路５を実装する
ようにしているので、多ピン化されたリードフレームへ
の集積回路５の実装が容易に可能となる。(A) Since the integrated circuit 5 is mounted via the glass substrate having the relay electrode in the central portion of the lead frame, the integrated circuit 5 can be mounted on the multi-pin lead frame. It is easily possible.
【００４１】（ｂ）集積回路５の実装にバンプ６を用い
ているので、高密度化され、多ピン、高精細のリードフ
レームを必要とする集積回路５の実装が容易となる。(B) Since the bumps 6 are used for mounting the integrated circuit 5, the mounting of the integrated circuit 5 which requires a high density, high pin count, high definition lead frame is facilitated.
【００４２】（ｃ）透明導電膜部（中継電極）２を有す
る基板としては、ガラス基板４を使用しているので、集
積回路５へかかる余分な応力を緩和できると共に、バン
プ６の位置合わせや位置ずれの確認操作が容易になる。(C) Since the glass substrate 4 is used as the substrate having the transparent conductive film portion (relay electrode) 2, the extra stress applied to the integrated circuit 5 can be relieved and the bump 6 can be aligned and aligned. It becomes easy to confirm the misalignment.
【００４３】（ｄ）リードフレームの中央部分に、ガラ
ス基板４を介して集積回路５を実装しているので、従来
の半導体装置よりも放熱性能を著しく向上させることが
可能となる。(D) Since the integrated circuit 5 is mounted on the central portion of the lead frame via the glass substrate 4, it is possible to remarkably improve the heat dissipation performance as compared with the conventional semiconductor device.
【００４４】以上により、集積回路の多機能化、高集積
化、高精細化、および高速処理化という、市場動向に伴
う要求に十分対応することができる。As described above, it is possible to sufficiently meet the demands of the market trend, such as the multifunctionalization, high integration, high definition, and high speed processing of integrated circuits.
【００４５】次に、本発明の他の実施例について説明す
る。Next, another embodiment of the present invention will be described.
【００４６】（図２）は、本発明による半導体装置の他
の一実施例を示す断面図であり、（図１）と同一要素に
は同一符号を付して示してある。すなわち、本実施例の
半導体装置は（図２）に示すように、リードフレームの
中央部分に備えられた、透明導電膜部（中継電極）２お
よびその上に設けられた金属膜部（中継電極）３を有す
るガラス基板４を介することにより、ＩＣ、ＬＳＩ等の
集積回路５を実装し、さらに金属膜部（中継電極）３と
集積回路５との間を、バンプ６により接続すると共に、
金属膜部（中継電極）３とインナーリード１との間を、
異方性導電樹脂８により接続する構成としている。FIG. 2 is a sectional view showing another embodiment of the semiconductor device according to the present invention, in which the same elements as in FIG. 1 are designated by the same reference numerals. That is, as shown in (FIG. 2), the semiconductor device of this embodiment has a transparent conductive film portion (relay electrode) 2 provided in the central portion of the lead frame and a metal film portion (relay electrode) provided thereon. Via the glass substrate 4 having 3), an integrated circuit 5 such as an IC or LSI is mounted, and the metal film portion (relay electrode) 3 and the integrated circuit 5 are connected by bumps 6,
Between the metal film portion (relay electrode) 3 and the inner lead 1,
The anisotropic conductive resin 8 is used for connection.
【００４７】本実施例の半導体装置においても、（図
１）の実施例と同様の効果を得ることができる。Also in the semiconductor device of this embodiment, the same effect as that of the embodiment of FIG. 1 can be obtained.
【００４８】また、本発明は前記各実施例に限定される
ものではなく、次のような同様に実施例そして同様の効
果が得られるものである。The present invention is not limited to the above-mentioned embodiments, but the same embodiments and similar effects as described below can be obtained.
【００４９】前記の実施例では、金属膜３と集積回路５
とを、バンプ６により接続を行っていたが、これに限ら
ずワイヤボンディングや異方性導電樹脂を用いて接続し
ても、前述の場合と同様の効果が得らるものである。In the above embodiment, the metal film 3 and the integrated circuit 5 are used.
Although the connection is made with the bumps 6 by way of example, the present invention is not limited to this, and the same effect as the above case can be obtained by connecting with wire bonding or anisotropic conductive resin.
【００５０】また、上記各実施例では、金属膜部（中継
電極）３としてニッケル（Ｎｉ）ならびに金（Ａｕ）か
らなるめっき膜を形成する場合について説明したが、こ
れに限らず金属膜３として他の金属を形成するよことも
好適である。In each of the above embodiments, the case where the plating film made of nickel (Ni) and gold (Au) is formed as the metal film portion (relay electrode) 3 has been described, but the present invention is not limited to this. It is also suitable to form other metals.
【００５１】さらに前記実施例では、金属膜部（中継電
極）３と集積回路５との間を、半田バンプにより接続す
る場合について説明したが、これに限らず金属膜部（中
継電極）３と集積回路５との間を、金バンプにより接続
しても、やはり前記同様の効果が得られるものである。Further, in the above-described embodiment, the case where the metal film portion (relay electrode) 3 and the integrated circuit 5 are connected by the solder bump has been described, but the present invention is not limited to this, and the metal film portion (relay electrode) 3 is connected. Even if it is connected to the integrated circuit 5 by a gold bump, the same effect as described above can be obtained.
【００５２】[0052]
【発明の効果】以上詳細に説明したように本発明によれ
ば、リードフレームの中央部分に、透明導電膜部または
金属膜部からなる中継電極を有するガラス基板を介し
て、ＩＣ、ＬＳＩ等の集積回路を実装し、かつ前記中継
電極と集積回路との間、そして前記中継電極とインナー
リードの間を、バンプ、または異方性導電樹脂により、
もしくはワイヤボンディングにより電気的接続すること
により、集積回路の実装が容易で、電気的接続も良品質
で、また放熱性能にも優れおり、多ピン化、狭ピッチ
化、高精細化への対応が可能であり、信頼性も高い半導
体装置を提供することができた。As described in detail above, according to the present invention, an IC, an LSI or the like is provided in the center portion of a lead frame via a glass substrate having a relay electrode made of a transparent conductive film portion or a metal film portion. By mounting an integrated circuit, and between the relay electrode and the integrated circuit, and between the relay electrode and the inner lead by bumps or anisotropic conductive resin,
Alternatively, the electrical connection by wire bonding makes it easy to mount the integrated circuit, the electrical connection is of good quality, and the heat dissipation performance is also excellent, so that it is possible to support multiple pins, narrow pitch, and high definition. It is possible to provide a semiconductor device which is possible and has high reliability.
【００５３】[0053]
【図１】本発明の一実施例に係わる半導体装置を側方か
ら見た断面を示す説明図である。FIG. 1 is an explanatory view showing a cross section of a semiconductor device according to an embodiment of the present invention as viewed from the side.
【図２】本発明の他の一実施例に係わる半導体装置を側
方から見た断面を示す説明図である。FIG. 2 is an explanatory view showing a cross section of a semiconductor device according to another embodiment of the present invention as seen from the side.
【図３】（図１）を上方から見た平面を示す説明図であ
る。FIG. 3 is an explanatory view showing a plane when (FIG. 1) is viewed from above.
【図４】（図２）を上方から見た平面を示す説明図であ
る。FIG. 4 is an explanatory view showing a plane when (FIG. 2) is viewed from above.
１・・・リードフレーム ２・・・透明導電膜部（中継電極） ３・・・金属膜部（中継電極） ４・・・ガラス基板 ５・・・集積回路 ６、7・・・バンプによる接続部 ８・・・異方性導電樹脂による接続部 1 ... Lead frame 2 ... Transparent conductive film part (relay electrode) 3 ... Metal film part (relay electrode) 4 ... Glass substrate 5 ... Integrated circuit 6, 7 ... Connection by bump Part 8: Connection part made of anisotropic conductive resin
Claims (10)
が実装されてなる半導体装置において、該アイランドが
無く、中央部分にガラス基板上に導電体膜からなる中継
電極を有したものであり、該半導体装置内の電気的接続
が該中継電極と該集積回路との間、および該中継電極と
インナーリードとの間の両方共にバンプによる接続から
なることを特徴とする半導体装置。1. A semiconductor device having a lead pin and having an integrated circuit mounted on an island, which is free of the island and has a relay electrode made of a conductive film on a glass substrate in the central portion, A semiconductor device in which electrical connection in the semiconductor device is made by bumps both between the relay electrode and the integrated circuit and between the relay electrode and the inner lead.
ヤボンディングにより接続されてあることを特徴とする
請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the relay electrode and the integrated circuit are connected by wire bonding.
性導電樹脂により接続されてあることを特徴とする請求
項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the relay electrode and the integrated circuit are connected by an anisotropic conductive resin.
が実装されてなる半導体装置において、該アイランドが
無く、中央部分にガラス基板上に導電体膜からなる中継
電極を有したものであり、該半導体装置内の電気的接続
が該中継電極と該集積回路との間、および該中継電極と
インナーリードとの間の両方共に異方性導電樹脂による
接続からなることを特徴とする半導体装置。4. A semiconductor device having a lead pin and having an integrated circuit mounted on an island, wherein the island is absent and a relay electrode made of a conductive film is provided on a glass substrate in the central portion, A semiconductor device characterized in that the electrical connection in the semiconductor device is made of an anisotropic conductive resin both between the relay electrode and the integrated circuit and between the relay electrode and the inner lead.
プにより接続されてあることを特徴とする請求項４記載
の半導体装置。5. The semiconductor device according to claim 4, wherein the relay electrode and the integrated circuit are connected by a bump.
ヤボンディングにより接続されてあることを特徴とする
請求項４記載の半導体装置。6. The semiconductor device according to claim 4, wherein the relay electrode and the integrated circuit are connected by wire bonding.
とする請求項１乃至６記載の半導体装置。7. The semiconductor device according to claim 1, wherein the relay electrode is made of a metal film.
の順序に形成されてなることを特徴とする請求項１乃至
６記載の半導体装置。8. The semiconductor device according to claim 1, wherein the relay electrode comprises a transparent conductive film and a metal film formed in this order.
特徴とする請求項１乃至６記載の半導体装置。9. The semiconductor device according to claim 1, wherein the relay electrode is made of a transparent conductive film.
びに該中継電極と前記インナーリードとの間について、
片方または両方の接続に使用されてあるバンプが、半田
バンプまたは金バンプであることを特徴とする請求項１
乃至３記載または請求項５記載の半導体装置。10. Between the relay electrode and the integrated circuit and between the relay electrode and the inner lead,
The bumps used for one or both connections are solder bumps or gold bumps.
The semiconductor device according to claim 3 or claim 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1763492A JPH05218268A (en) | 1992-02-03 | 1992-02-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1763492A JPH05218268A (en) | 1992-02-03 | 1992-02-03 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218268A true JPH05218268A (en) | 1993-08-27 |
Family
ID=11949301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1763492A Pending JPH05218268A (en) | 1992-02-03 | 1992-02-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218268A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030025481A (en) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | flip-chip semiconductor package and method of manufacturing thereof |
| GB2341482B (en) * | 1998-07-30 | 2003-07-09 | Bookham Technology Ltd | Lead frame attachment for integrated optoelectronic waveguide device |
| KR100426493B1 (en) * | 2001-06-14 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same |
| KR101145509B1 (en) * | 2009-07-13 | 2012-05-15 | 다이니폰 인사츠 가부시키가이샤 | Wiring member for semidonductor apparatus, composite wiring member for semiconductor apparatus, and resin sealed semiconductor apparatus |
-
1992
- 1992-02-03 JP JP1763492A patent/JPH05218268A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2341482B (en) * | 1998-07-30 | 2003-07-09 | Bookham Technology Ltd | Lead frame attachment for integrated optoelectronic waveguide device |
| KR100426493B1 (en) * | 2001-06-14 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same |
| KR20030025481A (en) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | flip-chip semiconductor package and method of manufacturing thereof |
| KR101145509B1 (en) * | 2009-07-13 | 2012-05-15 | 다이니폰 인사츠 가부시키가이샤 | Wiring member for semidonductor apparatus, composite wiring member for semiconductor apparatus, and resin sealed semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US5786239A (en) | Method of manufacturing a semiconductor package | |
| KR970000972B1 (en) | A semiconductor device and its manufacture method | |
| JP3619773B2 (en) | Manufacturing method of semiconductor device | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| TWI390694B (en) | Substrate for producing semiconductor packages | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| JPH0432541B2 (en) | ||
| JPH05218268A (en) | Semiconductor device | |
| JP4054672B2 (en) | Manufacturing method of semiconductor device | |
| JP3686047B2 (en) | Manufacturing method of semiconductor device | |
| JPH11163201A (en) | Semiconductor device | |
| JPH09232506A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0685139A (en) | Lead frame and semiconductor device using same | |
| JPH06177315A (en) | Multi-layered lead frame | |
| JP3091779B2 (en) | Method for manufacturing lead frame for semiconductor device | |
| JPH03218644A (en) | Connection structure of circuit board | |
| JP3739632B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP3019065B2 (en) | Semiconductor device connection method | |
| JP2002050715A (en) | Manufacturing method of semiconductor package | |
| JPH065662A (en) | Semiconductor device film carrier tape and manufacture thereof | |
| JP4175339B2 (en) | Manufacturing method of semiconductor device | |
| JPH0537121A (en) | Semiconductor device packaging substrate and package method of semiconductor device using it | |
| JPH06112235A (en) | Semiconductor device with non island |