JPH05211664A - 輝度信号・色信号分離装置 - Google Patents

Abstract

(57)【要約】 【目的】折返し歪み及びリンギングを抑制して画質を向
上させる。 【構成】B-LOCKＰＬＬ18からのクロックに基づいて、カ
ラー復調器31はＢＰＦ51によって帯域制限された入力コ
ンポジットビデオ信号を復調する。ディジタルＨ−ＰＬ
Ｌ50からのパルスＨＢＬはラッチ回路52に与えられてお
り、ラッチ回路52はパルスＨＢＬをｆscクロックに同期
化させてメモリ制御回路19に与える。間引処理回路35は
メモリ制御回路19からｆscクロックに同期化されたクロ
ックが与えられて復調出力を間引処理する。これによ
り、間引位相は固定され内挿処理を必要とするとなく間
引処理が可能となり、折返し歪みの発生が防止される。
加算器38によってフレーム分離された色信号は内挿ＬＰ
Ｆ41によって内挿処理された後カラー変調される。変調
出力は入力コンポジットビデオ信号から減算されて輝度
信号が分離される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンポジットビデオ信
号から輝度信号と色信号とを分離する輝度信号・色信号
分離装置に関する。

【０００２】

【従来の技術】図４は従来の輝度信号・色信号分離装置
（以下、Ｙ／Ｃ分離装置という）を示すブロック図であ
る。

【０００３】アナログのコンポジットビデオ信号はＡＤ
変換器１に与えられてデジタル信号に変換される。ＡＤ
変換器１からのビデオ信号はフレーム分離回路２及びラ
イン分離回路３に与えられる。フレーム分離回路２は静
画用のＹ／Ｃ分離回路であり、入力されたビデオ信号を
加算器５及び減算器６に与えると共に、フレームメモリ
４によって１フレーム期間遅延させた後に加算器５及び
減算器６に与える。加算器５は１フレーム前後のビデオ
信号を加算し、減算器６は１フレーム前後のビデオ信号
を減算する。１フレーム前後の色信号は逆位相となって
おり、加算器５からは色信号成分が除去された輝度信号
ＳＹが輝度信号用の混合器10に出力され、減算器６から
は輝度信号成分が除去された色信号ＳＣが色信号用の混
合器11に出力される。

【０００４】一方、ライン分離回路３は動画用のＹ／Ｃ
分離回路であり、入力されたビデオ信号を加算器８及び
減算器９に与えると共に、ラインメモリ７によって１水
平期間遅延させた後加算器８及び減算器９に与える。１
ライン前後の色信号の位相は反転しており、加算器８は
１ライン前後のビデオ信号を加算することにより動画時
の輝度信号ＭＹを分離して混合器10に出力する。また、
減算器９は１ライン前後のビデオ信号を減算することに
より動画時の色信号ＭＣを分離して混合器11に出力す
る。

【０００５】フレーム分離回路２からの色信号ＳＣ、す
なわち、フレーム非相関成分は動き検出回路12にも与え
られる。動き検出回路12は、色信号を含む全周波数帯域
の信号の動き成分から動き検出信号を得るようになって
いる。すなわち、ローパスフィルタ（以下、ＬＰＦとい
う）13は、減算器６からの１フレーム間の差分値を帯域
制限して、水平低域成分の１フレーム間の差分値を非線
形回路14に出力する。ノイズの影響を無視すると、完全
な静止画では１フレーム間の差分値は０であり、動画で
は有限の値をとる。非線形回路14は、動きが大きいほど
１フレーム間の差分値も大きくなることを利用して、Ｌ
ＰＦ13からの輝度信号の水平低域成分の１フレーム間の
差分信号を動き信号ＭＶに変換して混合器10，11に出力
する。

【０００６】混合器10は動画ＭＹと静画ＳＹとが与えら
れ、動き信号に応じた比率で両者を混合して輝度信号Ｙ
を出力端子15に出力する。混合器11は動画ＭＣと静画Ｓ
Ｃとが入力され、両者を動き信号ＭＶに応じた比率で混
合して色信号Ｃを出力端子16に出力する。

【０００７】ところで、装置のクロックとしては、バー
スト位相同期発振回路（以下、B-LOCKＰＬＬという）18
からのバースト位相に同期した周波数が４ｆsc（ｆscは
色副搬送波周波数）のクロック（以下、４ｆscクロック
という）が採用される。入力コンポジットビデオ信号は
同期分離回路17及びB-LOCKＰＬＬ18に入力される。同期
分離回路17は同期信号を分離して、水平周期のパルスＨ
ＤをB-LOCKＰＬＬ18に与える。B-LOCKＰＬＬ18はパルス
ＨＤに基づくタイミングでバースト信号を抽出して４ｆ
scクロックを発生している。メモリ制御回路19はこの４
ｆscクロックに基づいてフレームメモリ４のアドレスを
指定して、書込み及び読出しを制御している。

【０００８】ＮＴＳＣ方式のテレビジョン信号において
は、色副搬送波周波数ｆscは水平周波数ｆH の４５５／
２倍であり、装置のクロックとして４ｆscクロックを用
いると、１水平区間のサンプル数は９１０画素となる。
１画素のデータを８ビットの量子化データとすると、１
フレームのデータ量は、９１０×５２５×８＝３，８２
２，０００ビットとなる。すなわち、フレームメモリ４
は入力ビデオ信号を１フレーム期間遅延させるために、
例えば４個の１メガビットＤＲＡＭで構成する必要があ
り、極めて大きなメモリ容量を必要とする。

【０００９】そこで、水平及び垂直ブランキング期間に
フレームメモリによる信号の伝送を停止させることによ
り、フレームメモリの容量を低減可能にしたものがあ
る。図５はこのような他の従来のＹ／Ｃ分離装置を示す
ブロック図である。

【００１０】同期分離回路17からのパルスＨＤはH−LOC
KＰＬＬ22に与えられる。H−LOCKＰＬＬ22は水平同期信
号に位相同期したパルスＦＨを発生してＶカウンタ23及
びディジタルＨ−ＰＬＬ24に出力する。Ｖカウンタ23は
同期分離回路17が分離した垂直同期信号ＶＤによってリ
セットされてパルスＦＨをカウントすることにより、垂
直同期パルスを再生してラッチ25に出力する。

【００１１】一方、ディジタルＨ−ＰＬＬ24にはB-LOCK
ＰＬＬ18からの４ｆscクロックも与えられる。パルスＦ
Ｈはバーストロックしたクロックに対してドリフトを有
する。そこで、ディジタルＨ−ＰＬＬ24はこのドリフト
分を補正した水平ブランキングを示すパルスＨＢＬを出
力するようになっている。すなわち、ディジタルＨ−Ｐ
ＬＬ24は、パルスＦＨと４ｆscクロックとのずれ量を測
定し、現フレームのずれ量と前フレームのずれ量との差
を求める。ディジタルＨ−ＰＬＬ24はフレームメモリ21
の書込み時に出力するパルスＨＢＬに対して、読出し時
に出力するパルスＨＢＬの位相を前フレームとのずれ量
の差分に応じてフレーム毎に補正する。この場合には、
ディジタルＨ−ＰＬＬ24は、４ｆscクロックを１／４分
周して得た信号を用いることにより、補正をｆsc周期単
位で行う。ｆsc周期単位は、フレームメモリ21に書込ま
れるベースバンドの色信号の書込み単位であり、また、
動き検出用輝度低域成分のサンプリング単位でもあり、
このｆsc周期が画素単位となる。

【００１２】こうして、ディジタルＨ−ＰＬＬ24からは
水平同期信号及びバースト信号相互間のドリフトを補正
した水平ブランキングを示すパルスＨＢＬがメモリ制御
回路19、ラッチ25及びオア回路26に出力される。ラッチ
25はパルスＨＢＬでＶカウンタ23の出力をラッチするこ
とにより、ドリフト分を補正した垂直ブランキングを示
すパルスＶＢＬをメモリ制御回路19及びオア回路26に出
力する。メモリ制御回路19は、これらのパルスＨＢＬ，
ＶＢＬを用いて、水平及び垂直ブランキング期間には、
フレームメモリ21に対する書込み及び読出しを停止させ
ている。

【００１３】また、動き検出回路12からの動き信号ＭＶ
はオア回路27を介して混合器10，11に与えられており、
オア回路27にはオア回路26の出力も与えられる。従っ
て、水平及び垂直ブランキング期間には、動き信号ＭＶ
に拘らず、オア回路27の出力はハイレベル（以下、
“Ｈ”という）となり、混合器10，11はライン分離回路
３の出力を選択的に出力させる。

【００１４】このように、フレームメモリ21はブランキ
ング期間のデータを伝送する必要がない。１水平走査期
間のサンプリング数を７６８とし、１垂直走査線数を４
８０本とすると、１フレームのデータ量は７６８×４８
０×８＝２，９４９，１２０ビットとなり、フレームメ
モリ21は例えば３個の１メガビットＤＲＡＭで構成する
ことができる。

【００１５】図６は更に一層フレームメモリ容量を低減
可能にした従来のＹ／Ｃ分離装置を示すブロック図であ
る。なお、図６ではライン分離回路３及び混合器10，11
等は省略されている。また、図７は動作を説明するため
のスペトクルを示す波形図であり、図７（ａ）乃至
（ｃ）は夫々カラー復調器31の出力、ＬＰＦ34の出力及
び間引処理回路35の出力を示している。また、図８は図
４中のａ乃至ｄ点の信号を説明するための説明図であ
る。図８では丸印によって色差信号Ｒ−Ｙを示し、四角
印によって色差信号Ｂ−Ｙを示している。

【００１６】図６の装置は、コンポジット信号をカラー
復調し、復調出力をフレーム分離することによって静画
時の色信号を得、この色信号をコンポジット信号から減
算してフレーム分離による静画時の輝度信号を得てい
る。すなわち、フレーム分離においては、全帯域の信号
を処理する必要はなく、カラー帯域の信号処理のみを行
えばよく、これにより、フレームメモリによる信号伝送
のサンプルレートを低減してメモリ容量を削減してい
る。

【００１７】ＡＤ変換器１からのディジタルビデオ信号
はカラー復調器31及び動き検出回路32のＬＰＦ33に与え
られる。カラー復調器31はB-LOCKＰＬＬ18から色副搬送
波に同期した周波数ｆsc，２ｆscのクロック（以下、夫
々ｆscクロック及び２ｆscクロックという）が与えられ
て、ビデオ信号をカラー復調する。これにより、カラー
復調器31は、図７（ａ）に示す輝度信号成分を含む２つ
の色差信号を復調する。カラー復調器31はベースバンド
の色差信号を伝送すればよく、図８（ａ）に示すよう
に、１チャンネル当たり２ｆscの伝送レートで復調出力
をＬＰＦ34に出力する。

【００１８】ＬＰＦ34は帯域制限を行って輝度信号成分
を除去する。また、後述する間引処理を任意のタイミン
グで可能とするために、ＬＰＦ34は２つの色差信号に対
して内挿を行って１チャンネル当たり４ｆscの伝送レー
トで間引処理回路35に出力する。図８（ｂ）では丸印又
は四角印の中に○印を施すことによって内挿点の信号を
示しており、説明を簡単化するために、２点の平均を採
用する１次内挿を繰返すものとする。ＬＰＦ34の出力の
スペトクルは図７（ｂ）に示すものとなる。間引処理回
路35は入力されたデータから代表点のデータを抽出して
１チャンネル当たりｆscの伝送レートで多重回路36に出
力する。

【００１９】ところで、水平ブランキングを示すパルス
ＨＢＬが取得る位相は、上述したディジタルＨ−ＰＬＬ
24の１／４分周器の初期位相によって４通りある。従っ
て、メモリ制御回路19からのクロックを用いて間引処理
を行うと、間引位相も４通りの組合わせを有する。上述
したように、ＬＰＦ36によって内挿を行うことにより、
４通りの間引位相のいずれにも対応可能にしている。

【００２０】間引処理回路35はパルスＨＢＬの位相によ
って代表点の選択方法が変化し、図８（ｃ）に示す４通
りの組合わせが考えられる。図８（ｃ）の（イ），
（ハ）は各色差信号Ｒ−Ｙ，Ｂ−Ｙ毎に２８０ｎｓｅｃ
（ｆsc）のサンプリング周期でサンプリングすると共
に、色差信号Ｒ−Ｙ，Ｂ−Ｙ同士のサンプリングの時間
差を７０ｎｓｅｃ（４ｆsc）とするものである。図８
（ｃ）の（イ）は色差信号Ｒ−Ｙ，Ｂ−Ｙの原信号同士
を抽出する間引位相であり、（ハ）は内挿点の信号同士
をサンプリングする間引位相である。また、図８（ｃ）
の（ロ），（ニ）は各色差信号Ｒ−Ｙ，Ｂ−Ｙを２８０
ｎｓｅｃ周期でサンプリングすると共に、色差信号Ｒ−
Ｙ，Ｂ−Ｙ同士のサンプリングの時間差を１４０ｎｓｅ
ｃとするものである。図８（ｃ）の（ロ）は色差信号Ｒ
−Ｙが原信号で、色差信号Ｂ−Ｙが内挿点の信号となる
間引位相でサンプリングしたものであり、（ニ）は色差
信号Ｒ−Ｙが内挿点の信号で、色差信号Ｂ−Ｙが原信号
となる間引位相でサンプリングしたものである。

【００２１】一方、ＬＰＦ33はディジタルビデオ信号の
低域成分（輝度信号）を通過させて動き成分として間引
処理回路37に与える。間引処理回路37は輝度信号のうち
代表点のデータを抽出して多重回路36に出力する。多重
回路36は輝度信号と２つの色差信号とを時間軸上で多重
して１チャンネル当たりｆsc、すなわち、３ｆscの伝送
レートでフレームメモリ37、加算器38及び減算器39に出
力する。

【００２２】フレームメモリ37はメモリ制御回路19に書
込み及び読出しが制御されて、入力された信号を１フレ
ーム期間遅延させて加算器38及び減算器39に出力する。
カラー復調器31は正負の色副搬送波との掛算によって復
調を行っており、復調出力に含まれる輝度成分は１フレ
ーム前後で位相が反転し、色成分は１フレーム前後で同
相となる。加算器38は１フレーム前後の信号を加算する
ことにより色差信号を分離して分離回路40に出力する。
分離回路40は時間軸多重された２つの色差信号を分離し
て内挿ＬＰＦ41に与える。内挿ＬＰＦ41は間引処理によ
って間引かれたデータを内挿して４ｆscの伝送レートで
カラー変調器42に与える。カラー変調器42は直交変調に
よってフレーム分離されたカラー信号ＳＣを作成して減
算器44及び図示しない混合器10，11（図５参照）に出力
する。

【００２３】減算器44には遅延回路45を介してＡＤ変換
器１からのビデオ信号も入力されており、減算器44は２
入力を減算してフレーム分離された輝度信号ＳＹを図示
しない混合器10，11に出力する。

【００２４】一方、減算器39はフレームメモリ37の入出
力を減算することにより、動き成分を得て分離回路43に
出力する。分離回路43は減算器39の出力からカラー復調
出力に含まれる輝度成分を除去して輝度低域成分を分離
し、非線形回路14及び図示しないオア回路27（図５参
照）を介して混合器10，11に動き信号ＭＶとして出力す
る。

【００２５】図８（ｄ）の四角印及び○印の中の丸印は
原信号を用いた内挿点を示し、この内挿点を用いた内挿
点は斜線を施して示し、更に、×印によって斜線で示す
内挿点を用いた内挿点を示している。また、矢印によっ
て、変調時の信号抽出を示している。

【００２６】図８（ｃ）の（イ）乃至（ニ）の各間引出
力に対して、夫々図８（ｄ）の（ホ），（ヘ）、
（リ），（ヌ）、（ト），（チ）及び（ル），（ヲ）に
示す内挿法が採用される。直交変調においては、色差信
号Ｒ−Ｙ，Ｂ−Ｙの変調軸の位相が９０度相違する。す
なわち、図９に模式的に示す変調法が採用される。各デ
ータを符号に拘らず抽出する。すなわち、図１０に丸印
で示すデータを矢印にて示すように順次選択して抽出す
ることによって変調を行う。この場合には、図１０
（ａ），（ｂ）の矢印で示す２つの変調位相がある。図
８（ｄ）の（ホ）乃至（ヲ）は各間引法に対するこのよ
うな各２種類の変調位相を示している。

【００２７】ここで、装置のクロックとして４ｆscクロ
ックを採用してＡＤ変換器１出力の１水平走査期間のサ
ンプリング数を７２８とすると、上述したように、フレ
ームメモリ37にはｆscの伝送レートで信号が入力されて
いるので、フレームメモリ37における１チャンネル当た
りの１水平走査期間のデータ数は７２８／４＝１８２と
なる。また、１垂直走査線数を４８０本とすると、フレ
ームメモリ37において、輝度信号及び２つの色差信号の
３チャンネルの信号を１フレーム期間遅延させるために
必要なメモリ容量は、１８２×４８０×８×３＝２０９
６６４０ビットである。すなわち、２個の１メガビット
ＤＲＡＭでフレームメモリ37を構成することができる。

【００２８】前述したように、間引処理回路35の出力伝
送レートは、図７（ｃ）に示すように、ｆscである。こ
のように、伝送レート（サンプルレート）を低減するこ
とによってメモリ容量を低減しているが、この間引処理
回路35の出力に斜線部に示す折り返し歪を発生させない
ためには、ＬＰＦ34の特性を急峻にする必要がある。図
１１及び図１２は間引処理回路35出力のスペトクルと内
挿ＬＰＦ41の出力との関係を示す説明図である。

【００２９】ＬＰＦ34の特性が急峻である場合には、図
１１（ａ）に示すように、折り返し歪は発生しない。し
かしながら、図１１（ｂ）に示すように、内挿ＬＰＦ41
の出力Ｂには比較的大きなリンギングが発生してしま
う。すなわち、原信号Ａとの差が大きくなってＹ／Ｃ分
離が不十分になってしまう。逆に、ＬＰＦ34の特性を緩
慢にすると折り返し歪が発生し（図１２（ａ））、図１
２（ｂ）に示すように、原信号Ａに対して異なった信号
Ｂ，Ｂ′が内挿ＬＰＦ41から出力されてしまうという問
題があった。

【００３０】

【発明が解決しようとする課題】このように、上述した
従来の輝度信号・色信号分離装置においては、伝送レー
トを信号帯域に対して比較的低い周波数に設定すると、
帯域制限を行うＬＰＦの特性を緩慢にすると折り返し歪
が生じ、ＬＰＦの特性を急峻にするとリンギングによっ
て出力が歪んでしまうという問題点があった。

【００３１】本発明はかかる問題点に鑑みてなされたも
のであって、メモリ容量を低減するために伝送レートを
信号帯域に対して比較的低い周波数に設定した場合で
も、リンギング及び折り返し歪による画質の低下を抑制
することができる輝度信号・色信号分離装置を提供する
ことを目的とする。

【００３２】

【課題を解決するための手段】本発明に係る輝度信号・
色信号分離装置は、入力されたディジタルコンポジット
ビデオ信号を色復調して復調出力を出力する復調手段
と、この復調手段からの復調出力を前記入力ディジタル
コンポジットビデオ信号のバースト信号に位相同期し周
波数がバースト周波数の１／ｎのクロックを用いて間引
処理して伝送する間引処理手段と、この間引処理手段か
らの復調出力を１フレーム期間遅延させるフレーム遅延
手段と、このフレーム遅延手段の入出力を加算すること
により前記復調出力に含まれる輝度信号成分を除去して
カラー信号を出力する加算手段と、この加算手段からの
カラー信号をカラー変調して出力する変調手段と、前記
入力ディジタルコンポジットビデオ信号から前記変調手
段の出力を減算することにより輝度信号を分離する減算
手段とを具備したものである。

【００３３】

【作用】本発明においては、復調手段によってベースバ
ンドのカラー信号が間引処理手段に与えられる。間引処
理手段はバースト信号に位相同期し周波数がバースト周
波数の１／ｎのクロックを用いて間引処理する。これに
より、間引処理手段の間引位相は固定されて、内挿する
ことなく間引処理が可能となる。間引処理手段の出力は
フレーム遅延手段によって１フレーム期間遅延され、加
算手段は、１フレーム前後の復調出力を加算して輝度信
号成分を除去したカラー信号を得る。このカラー信号は
変調手段によってカラー変調された後、減算手段によっ
て入力コンポジットビデオ信号から減算される。こうし
て、輝度信号と色信号とが分離される。

【００３４】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は本発明に係る輝度信号・色信号分離
装置の一実施例を示すブロック図である。図１において
図６と同一の構成要素には同一符号を付してある。

【００３５】入力コンポジットビデオ信号はＡＤ変換器
１に与えられる。ＡＤ変換器１はアナログビデオ信号を
ディジタル信号に変換してバンドパスフィルタ（以下、
ＢＰＦという）51、遅延回路45及び動き検出回路32のＬ
ＰＦ33に与える。ＢＰＦ51は色信号帯域を通過させてカ
ラー復調器31に出力する。カラー復調器31はB-LOCKＰＬ
Ｌ18から色副搬送波に同期したｆsc，２ｆscのクロック
が与えられて、ビデオ信号をカラー復調して、２つの色
差信号を１チャンネル当たり２ｆscの伝送レートで間引
処理回路35に出力する。間引処理回路35は後述するメモ
リ制御回路19からクロックが与えられて、このクロック
に基づくタイミングでデータを間引いて多重回路36に出
力する。

【００３６】ＬＰＦ33は入力ビデオ信号の低域輝度信号
成分、すなわち、動き成分を通過させて間引処理回路37
に出力する。間引処理回路37は所定の代表点のデータを
抽出して多重回路35に出力する。

【００３７】間引処理回路35はメモリ制御回路19からの
クロックに基づいて復調された色差信号に対する間引処
理を行って、１チャンネル当りｆscの伝送レートで色差
信号を多重回路36に出力する。多重回路36は輝度信号と
２つの色差信号とを時間軸上で多重して１チャンネル当
たりｆscの伝送レートでフレームメモリ37、加算器38及
び減算器39に出力する。

【００３８】フレームメモリ37はメモリ制御回路19に書
込み及び読出しが制御されて、入力された信号を１フレ
ーム期間遅延させて加算器38及び減算器39に出力する。
加算器38は１フレーム前後の信号を加算することにより
カラー復調出力に含まれる輝度信号成分を除去して色差
信号を分離し分離回路40に出力する。分離回路40は時間
軸多重された２つの色差信号を分離して内挿ＬＰＦ41に
与える。内挿ＬＰＦ41は間引処理によって間引かれたデ
ータを内挿して２ｆscの伝送レートでカラー変調器42に
与える。カラー変調器42は直交変調によってフレーム分
離されたカラー信号ＳＣを作成して減算器44及び図示し
ない混合器10，11（図５参照）に出力する。

【００３９】一方、遅延回路45はＡＤ変換器１の出力を
回路の遅延量だけ遅延させて減算器44に与える。減算器
44は遅延回路45の出力から色信号ＳＣを減算することに
より、フレーム分離された輝度信号ＳＹを得て、図示し
ない混合器10，11（図５参照）に出力する。

【００４０】また、減算器39はフレームメモリ37の入出
力を減算することにより、動き成分を得て分離回路43に
出力する。分離回路43は減算器39の出力から時間軸多重
されている復調出力に含まれた輝度成分を除去して輝度
低域成分を分離し、非線形回路14に与える。非線形回路
14は輝度信号の水平低域成分の１フレーム間の差分信号
を動き信号ＭＶに変換し、オア回路27（図５参照）を介
して混合器10，11に出力するようになっている。

【００４１】ところで、上述したように、間引処理回路
35はパルスＨＢＬの位相によって代表点の選択法が変化
する。図２は図８（ａ）乃至（ｄ）の対応をツリー表示
で示す説明図である。この図２に示す各位相状態につい
て、輝度信号出力ＳＹに残留するカラー信号量を実験に
よって求める。カラー信号の残留は画面上にドット妨害
として現れる。実験結果によると、図８（ｄ）の（ホ）
の位相状態の場合に、残留量が最小となることが分か
る。次いで、図８（ｄ）の（ヘ），（リ），（ル），
（ヌ），（ヲ），（ト），（チ）の順に残留量が増加す
る。この実験結果から明らかなように、内挿の次数が低
いほど折り返し及びリンギングによる画質の劣化が小さ
く、Ｙ／Ｃ分離性能が高い。

【００４２】この原理に基づいて、本実施例において
は、間引位相を固定すると共に、原信号に対する間引の
みを行うことにより、リンギング及び折返し歪みを抑制
して画質を向上させるようになっている。

【００４３】すなわち、入力コンポジット信号は同期分
離回路17及びB-LOCKＰＬＬ18にも与えられる。同期分離
回路17は同期信号を分離して、水平周期のパルスＨＤを
B-LOCKＰＬＬ18及びH-LOCKＰＬＬ22に与えると共に、垂
直周期のパルスＶＤをＶカウンタ23に出力する。H-LOCK
ＰＬＬ22は水平同期信号に同期したパルスＦＨを発生し
てディジタルＨ−ＰＬＬ50及びＶカウンタ23に出力す
る。Ｖカウンタ23はパルスＶＤでリセットされてＦＨパ
ルスをカウントすることにより、垂直同期信号を再生し
てラッチ回路25に出力する。

【００４４】B-LOCKＰＬＬ18はパルスＨＤに基づくタイ
ミングでバースト信号を抽出して４ｆscクロックを発生
する。B-LOCKＰＬＬ18は４ｆscクロックをディジタルＨ
−ＰＬＬ50に与えると共に、ｆscクロック及び２ｆscク
ロックも発生してカラー復調器31及びカラー変調器42に
出力する。ディジタルＨ−ＰＬＬ50はバーストロックし
た４ｆscクロックに対するパルスＦＨのドリフトを補正
した水平ブランキングを示すパルスＨＢＬを出力する。
すなわち、ディジタルＨ−ＰＬＬ50は、パルスＦＨと４
ｆscクロックとのずれを測定し、現フレームと前フレー
ムのずれ量の差を求める。ディジタルＨ−ＰＬＬ50はフ
レームメモリ37の書込み時に出力するパルスＨＢＬに対
して、読出し時に出力するパルスＨＢＬの位相を前フレ
ームとのずれ量の差分に基づいてフレーム毎に補正す
る。

【００４５】本実施例においては、ディジタルＨ−ＰＬ
Ｌ50からのパルスＨＢＬはラッチ回路52を介してメモリ
制御回路19に与えられるようになっている。ラッチ回路
52にはB-LOCKＰＬＬ18からｆscクロックも与えられてお
り、ラッチ回路52は、パルスＨＢＬをｆscクロックでラ
ッチしてメモリ制御回路19に与える。また、ラッチ回路
25はパルスＨＢＬでＶカウンタ23の出力をラッチするこ
とにより、ドリフト分を補正したパルスＶＢＬをメモリ
制御回路19に与える。メモリ制御回路19はパルスＨＢＬ
及びパルスＶＢＬに基づいて、間引処理回路35、多重回
路36、フレームメモリ37、分離回路40及び内挿ＬＰＦ41
を制御するようになっている。メモリ制御回路19からの
クロックはバースト位相にロックしたｆscクロックであ
り、間引処理回路35はカラー原信号のみを間引くと共
に、内挿ＬＰＦ41は伝送レートがｆscの色差信号を内挿
して伝送レートを２ｆscにして出力する。

【００４６】次に、このように構成された実施例の動作
について図３を参照して説明する。図３は図１中のａ乃
至ｄ点の信号を説明するための説明図である。図３
（ａ）はカラー復調器31の出力を示し、図３（ｂ）は間
引処理回路35の出力を示し、図３（ｃ）は内挿ＬＰＦ41
の出力を示し、図３（ｄ），（ｅ）はカラー変調器42の
出力を示している。図３では丸印によって色差信号Ｒ−
Ｙを示し、四角印によって色差信号Ｂ−Ｙを示してい
る。

【００４７】入力コンポジットビデオ信号はＡＤ変換器
１によってディジタル信号に変換された後ＢＰＦ51に与
えられ、帯域制限されてカラー復調器31に与えられる。
一方、同期分離回路17は水平周期のパルスＨＤをB-LOCK
ＰＬＬ18に与え、B-LOCKＰＬＬ18はバースト信号を抽出
してｆscクロック及び２ｆscクロックをカラー復調器31
に与える。カラー復調器31はｆscクロック及び２ｆscク
ロックを用いて復調を行い、図３（ａ）に示すように、
１チャンネル当たり２ｆscの伝送レートで色差信号Ｒ−
Ｙ，Ｂ−Ｙを間引処理回路35に与える。本実施例におい
ては間引処理に先だって内挿は行われていない。

【００４８】一方、ディジタルＨ−ＰＬＬ50からは４ｆ
scクロックに同期した水平ブランキングを示すパルスＨ
ＢＬがラッチ回路52に与えられている。ディジタルＨ−
ＰＬＬ50からのパルスＨＢＬの位相状態は固定されてい
ない。B-LOCKＰＬＬ18はバースト信号を抽出してｆscク
ロックをラッチ回路52に与えており、ラッチ回路52はパ
ルスＨＢＬをｆscクロックに同期させてメモリ制御回路
19に与える。また、Ｖカウンタ23は垂直周期のパルスＶ
Ｄから垂直周期のパルスを再生し、ラッチ回路25を介し
てメモリ制御回路19に与える。ラッチ回路25はラッチ回
路52からのパルスＨＢＬによってＶカウンタ23の出力を
ラッチしており、メモリ制御回路19にはｆscクロックに
同期した垂直周期のパルスＶＢＬが入力される。これに
より、メモリ制御回路19にはｆscクロックによって同期
化されて位相状態が固定されたパルスＨＢＬ，ＶＢＬが
入力されることになる。従って、従来と異なり、ディジ
タルＨ−ＰＬＬ50の１／４分周器は省略することができ
る。

【００４９】なお、バースト位相は、１水平ライン毎に
反転すると共に、１フレーム毎にも反転する。従って、
ラッチ回路52は、同期化に際して、フレーム演算を確実
に行うために、ライン毎にｆscクロックの逆相を利用す
ると共に、フレーム毎にｆscクロックの逆相を利用す
る。

【００５０】メモリ制御回路19はパルスＨＢＬ，ＶＢＬ
から間引処理回路35を制御するクロックを発生する。こ
うして、間引処理回路35はｆscクロックに同期したクロ
ックで間引を行って、図３（ｂ）に示す間引出力を１チ
ャンネル当りｆscの伝送レートで多重回路36に出力す
る。この間引法は、図８（ｃ）の（イ）の間引位相に相
当する。

【００５１】多重回路36は間引処理回路35，37の出力を
多重して、フレームメモリ37、加算器38及び減算器39に
出力する。フレームメモリ37はメモリ制御回路19に書込
み及び読出しが制御されて、多重回路36の出力を１フレ
ーム期間遅延させて加算器38及び減算器39に出力する。
加算器38によって色差信号が分離されて分離回路40に供
給され、減算器39によって動き成分が分離されて分離回
路43に与えられる。

【００５２】分離回路40は時間軸多重された２つの色差
信号を分離して内挿ＬＰＦ41に与える。内挿ＬＰＦ41は
メモリ制御回路19からのクロックに基づいて、図３
（ｃ）の丸印及び四角印内の○印に示すように、分離回
路40からの色差信号Ｒ−Ｙ，Ｂ−Ｙを内挿する。これに
より内挿ＬＰＦ41からは、図３（ｃ）に示すように、内
挿出力が１チャンネル当たり２ｆscの伝送レートでカラ
ー変調器42に与えられる。カラー変調器42はB-LOCKＰＬ
Ｌ18からの４ｆscクロックを用いて直交変調を行い、フ
レーム分離されたカラー信号ＳＣを作成して減算器44及
び図示しない混合器10，11（図５参照）に出力する。４
ｆscクロックを用いて変調を行うと、カラー変調器42の
変調位相は、図３（ｄ），（ｅ）のいずれかに示すもの
となる。すなわち、変調位相によって画質に差が生じる
ことはない。

【００５３】減算器44は遅延回路45を介して入力される
ＡＤ変換器１からのビデオ信号とカラー変調器42の出力
とを減算して、フレーム分離された輝度信号ＳＹを得て
図示しない混合器10，11に出力する。また、分離回路43
は減算器39の出力から時間軸多重された輝度低域成分を
分離し、非線形回路14及び図示しないオア回路27（図５
参照）を介して混合器10，11に動き信号ＭＶとして出力
する。

【００５４】このように、本実施例においては、メモリ
制御回路19にｆscクロックによって同期化されたパルス
ＨＢＬ，ＶＢＬが入力されており、間引位相はカラー復
調位相と所定の位相関係に固定されるので、間引に先だ
って内挿処理を行う必要はない。すなわち、従来と異な
り、時間軸上の任意の点を間引いていないので、折返し
歪みが発生することが防止される。従って、カラー復調
器31に入力されるビデオ信号の帯域を必要以上に狭くす
る必要はなく、リンギングが発生して出力が歪んでしま
うことを抑制することができる。また、ＢＰＦ51として
低い次数のものを採用することができ、ハードウェアの
規模を低減することができる。

【００５５】なお、フレームメモリ37に入力されるベー
スバンドの色差信号Ｒ−Ｙ，Ｂ−Ｙの各伝送レートがｆ
sc以下である場合には、カラー復調用のクロックｆscを
分周して、バースト位相と一定の位相関係を維持すれば
よい。また、ＢＰＦ51でなく、従来と同様のＬＰＦを用
いた構成でも、同様の効果が得られる。

【００５６】

【発明の効果】以上説明したように本発明によれば、リ
ンギング及び折り返し歪を抑制して画質を向上させるこ
とができるという効果を有する。

【図面の簡単な説明】

【図１】本発明に係る輝度信号・色信号分離装置の一実
施例を示すブロック図。

【図２】実施例を説明するための説明図。

【図３】実施例の動作を説明するための説明図。

【図４】従来のＹ／Ｃ分離装置を示すブロック図。

【図５】従来のＹ／Ｃ分離装置を示すブロック図。

【図６】従来のＹ／Ｃ分離装置を示すブロック図。

【図７】図６の従来例の動作を説明するための波形図。

【図８】図６の従来例の動作を説明するための説明図。

【図９】カラー変調を説明するための説明図。

【図１０】カラー変調を説明するための説明図。

【図１１】従来例の問題点を説明するための説明図。

【図１２】従来例の問題点を説明するための説明図。

【符号の説明】

18…B-LOCKＰＬＬ、19…メモリ制御回路、23…Ｖカウン
タ、25，52…ラッチ回路、31…カラー復調器、35…間引
処理回路、37…フレームメモリ、41…内挿ＬＰＦ、42…
カラー変調器、50…ディジタルＨ−ＰＬＬ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 弘一 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力されたディジタルコンポジットビデ
   オ信号を色復調して復調出力を出力する復調手段と、 この復調手段からの復調出力を前記入力ディジタルコン
   ポジットビデオ信号のバースト信号に位相同期し周波数
   がバースト周波数の１／ｎ（ｎは自然数）のクロックを
   用いて間引処理して伝送する間引処理手段と、 この間引処理手段からの復調出力を１フレーム期間遅延
   させるフレーム遅延手段と、 このフレーム遅延手段の入出力を加算することにより前
   記復調出力に含まれる輝度信号成分を除去してカラー信
   号を出力する加算手段と、 この加算手段からのカラー信号をカラー変調して出力す
   る変調手段と、 前記入力ディジタルコンポジットビデオ信号から前記変
   調手段の出力を減算することにより輝度信号を分離する
   減算手段とを具備したことを特徴とする輝度信号・色信
   号分離装置。