JPH05211254A - ヒートシンク一体化半導体パッケージ - Google Patents
ヒートシンク一体化半導体パッケージInfo
- Publication number
- JPH05211254A JPH05211254A JP4088866A JP8886692A JPH05211254A JP H05211254 A JPH05211254 A JP H05211254A JP 4088866 A JP4088866 A JP 4088866A JP 8886692 A JP8886692 A JP 8886692A JP H05211254 A JPH05211254 A JP H05211254A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor chip
- semiconductor package
- housing
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 31
- 239000002241 glass-ceramic Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 8
- 239000002390 adhesive tape Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000008240 homogeneous mixture Substances 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims 5
- 238000007650 screen-printing Methods 0.000 claims 3
- 230000017525 heat dissipation Effects 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 9
- 238000012546 transfer Methods 0.000 description 34
- 239000000463 material Substances 0.000 description 15
- 230000010354 integration Effects 0.000 description 6
- 239000012080 ambient air Substances 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000003570 air Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 239000011095 metalized laminate Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 注入モールド窒化アルミニウムヒートシンク
により、半導体チップを熱発生源および熱消散手段間に
熱関係を形成する一体化ヒートシンクに直接固着するよ
うにしたヒートシンク一体化半導体パッケージを構成せ
んとするものである。 【構成】 ヒートシンク素子１２のプレーナ表面により
半導体チップ１６と多重層ハウジング１４とを固着する
基板を形成する。この多重層ハウジングは誘電体ガラス
セラミック積層部と導電金属エッチング部との複数の層
から形成する。この多重層ハウジングは、半導体チップ
が位置し、ヒートシンクに直接固着する凹み空所を形成
するヒートシンク基板の頂部に形成する。半導体チップ
はワイヤボンディングまたはタブテープのような既知の
電気接続法によってハウジングの金属エッチング部に固
着する。カバープレートはこの空所上に装着する。
により、半導体チップを熱発生源および熱消散手段間に
熱関係を形成する一体化ヒートシンクに直接固着するよ
うにしたヒートシンク一体化半導体パッケージを構成せ
んとするものである。 【構成】 ヒートシンク素子１２のプレーナ表面により
半導体チップ１６と多重層ハウジング１４とを固着する
基板を形成する。この多重層ハウジングは誘電体ガラス
セラミック積層部と導電金属エッチング部との複数の層
から形成する。この多重層ハウジングは、半導体チップ
が位置し、ヒートシンクに直接固着する凹み空所を形成
するヒートシンク基板の頂部に形成する。半導体チップ
はワイヤボンディングまたはタブテープのような既知の
電気接続法によってハウジングの金属エッチング部に固
着する。カバープレートはこの空所上に装着する。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップ実装技術、
特に半導体チップパッケージの本体への直接ヒートシン
ク素子の集積化に関するものである。
特に半導体チップパッケージの本体への直接ヒートシン
ク素子の集積化に関するものである。
【０００２】
【従来の技術】実装は半導体チップの製造プロセスの最
終工程の１つである。実装に当たり、製造された半導体
チップを保護ハウジング内に装着する。現在では半導体
チップ技術は半導体チップを実装する集積化関連技術よ
りも一層迅速に開発されている。新規、且つ小型で一層
強力な半導体チップは伝統的な実装技術の可能性を越え
て迅速に進展し、且つ従来の材料および現在用いられて
いる設計は迅速に時代遅れとなっている。新規な半導体
装置の実装は著しく多数の電気的な相互接続部を収容す
る新規な構成を必要とし、従って、寸法の縮小による制
約を受け、且つ最も重要な指数的に増大する熱伝達を必
要とする。更に小型の半導体パッケージからの適宜の伝
達熱に必要なことは、新規な実装材料の開発および一層
熱的に有効な構成の開発に著しい興味が示されるように
なる。
終工程の１つである。実装に当たり、製造された半導体
チップを保護ハウジング内に装着する。現在では半導体
チップ技術は半導体チップを実装する集積化関連技術よ
りも一層迅速に開発されている。新規、且つ小型で一層
強力な半導体チップは伝統的な実装技術の可能性を越え
て迅速に進展し、且つ従来の材料および現在用いられて
いる設計は迅速に時代遅れとなっている。新規な半導体
装置の実装は著しく多数の電気的な相互接続部を収容す
る新規な構成を必要とし、従って、寸法の縮小による制
約を受け、且つ最も重要な指数的に増大する熱伝達を必
要とする。更に小型の半導体パッケージからの適宜の伝
達熱に必要なことは、新規な実装材料の開発および一層
熱的に有効な構成の開発に著しい興味が示されるように
なる。
【０００３】現在、半導体の実装には外部ヒートシンク
を固着して半導体チップから熱を充分に伝達しない多く
のチップパッケージの熱伝達特性を改善する技術が用い
られている。しかし、新たな半導体チップの熱伝達の必
要性が増大すると、外部ヒートシンクを追加することは
もはや熱的には有効でなくなる。
を固着して半導体チップから熱を充分に伝達しない多く
のチップパッケージの熱伝達特性を改善する技術が用い
られている。しかし、新たな半導体チップの熱伝達の必
要性が増大すると、外部ヒートシンクを追加することは
もはや熱的には有効でなくなる。
【０００４】熱伝達技術では、熱伝達の最も重要な２つ
のモードは熱伝導および熱対流である。熱伝導は単一の
固体媒体を経る、または１つの固体媒体から他の隣接固
体媒体への熱伝達である。媒体を経る、または媒体間の
熱伝達は温度微分、即ち、熱平衡に到達するまでの暖か
ら冷への熱の流れに起因する。熱対流は暖かい固体媒体
から一般に一定の温度にある冷たい周囲空気媒体への熱
の伝達である。この場合の熱は暖かい固体媒体に隣接す
る空気が暖かくなることによって発生する暖かい空気流
により対流する。これら両熱伝達モードは半導体パッケ
ージの熱伝達特性を評価する最も重要なものである。
のモードは熱伝導および熱対流である。熱伝導は単一の
固体媒体を経る、または１つの固体媒体から他の隣接固
体媒体への熱伝達である。媒体を経る、または媒体間の
熱伝達は温度微分、即ち、熱平衡に到達するまでの暖か
ら冷への熱の流れに起因する。熱対流は暖かい固体媒体
から一般に一定の温度にある冷たい周囲空気媒体への熱
の伝達である。この場合の熱は暖かい固体媒体に隣接す
る空気が暖かくなることによって発生する暖かい空気流
により対流する。これら両熱伝達モードは半導体パッケ
ージの熱伝達特性を評価する最も重要なものである。
【０００５】半導体パッケージの熱消散特性は熱を流す
必要のある熱伝達通路の回路網によって測定することが
できる。この熱は種々の熱通路を経て伝達し、周囲空気
媒体にさらされているパッケージの外側表面に到達す
る。
必要のある熱伝達通路の回路網によって測定することが
できる。この熱は種々の熱通路を経て伝達し、周囲空気
媒体にさらされているパッケージの外側表面に到達す
る。
【０００６】各実装材料はそれ自体の特定の熱特性を有
している。これら特性の１つは熱伝導率として既知であ
る。材料の熱伝導率によってこの材料を経てこれから伝
達され得る熱の量を決める。金属のようなある材料は高
い熱伝導率を有し、ゴムまたはガラスのような他の材料
は低い熱伝導率を有する。低い熱伝導率を有する材料は
熱絶縁体として知られている。製造を容易とするガラス
またはガラスセラミック複合体は熱消散を妨げる低い熱
伝導率を有する。
している。これら特性の１つは熱伝導率として既知であ
る。材料の熱伝導率によってこの材料を経てこれから伝
達され得る熱の量を決める。金属のようなある材料は高
い熱伝導率を有し、ゴムまたはガラスのような他の材料
は低い熱伝導率を有する。低い熱伝導率を有する材料は
熱絶縁体として知られている。製造を容易とするガラス
またはガラスセラミック複合体は熱消散を妨げる低い熱
伝導率を有する。
【０００７】半導体パッケージの構成に依存し、パッケ
ージは数種類の材料で製造されるか、または熱を伝達し
て周囲空気媒体に到達せしめる必要のある熱伝導率を変
化する多数の種々の材料によって製造する。電気抵抗と
同様に、材料が満足する熱伝導率は互いに結合されるた
め、熱発生源と周囲空気媒体との間に材料が存在すれば
するほど、熱伝導が一層制限されるようになる。
ージは数種類の材料で製造されるか、または熱を伝達し
て周囲空気媒体に到達せしめる必要のある熱伝導率を変
化する多数の種々の材料によって製造する。電気抵抗と
同様に、材料が満足する熱伝導率は互いに結合されるた
め、熱発生源と周囲空気媒体との間に材料が存在すれば
するほど、熱伝導が一層制限されるようになる。
【０００８】半導体チップからの熱がパッケージの種々
の材料を経て伝導され、パッケージの表面に到達する
と、この熱は周囲空気媒体に対流させる必要がある。こ
のプロセスには他の熱通路が含まれるようになる。
の材料を経て伝導され、パッケージの表面に到達する
と、この熱は周囲空気媒体に対流させる必要がある。こ
のプロセスには他の熱通路が含まれるようになる。
【０００９】
【発明が解決しようとする課題】前述したように、半導
体パッケージの外部表面からの熱伝達は最大の熱発生区
域に装着された特定の構成のヒートシンクを外部追加し
て通常のように処理する。かようにして通常低い熱伝導
率を有するパッケージの表面から好適には高い熱伝導率
を有するヒートシンク、従って大きな表面区域に熱を伝
達し、その後周囲空気媒体に対流する。ヒートシンクの
形状はパッケージからの熱対流が増大するような大きな
表面区域を有するように構成する。半導体チップの熱発
生が左程大きくなかった以前の出願では、外部ヒートシ
ンクを追加することが良好に作用した。ヒートシンクを
パッケージに外部的に接着することにより生じ得る追加
の熱伝達は半導体チップにより発生した熱を伝達するだ
けで充分であった。
体パッケージの外部表面からの熱伝達は最大の熱発生区
域に装着された特定の構成のヒートシンクを外部追加し
て通常のように処理する。かようにして通常低い熱伝導
率を有するパッケージの表面から好適には高い熱伝導率
を有するヒートシンク、従って大きな表面区域に熱を伝
達し、その後周囲空気媒体に対流する。ヒートシンクの
形状はパッケージからの熱対流が増大するような大きな
表面区域を有するように構成する。半導体チップの熱発
生が左程大きくなかった以前の出願では、外部ヒートシ
ンクを追加することが良好に作用した。ヒートシンクを
パッケージに外部的に接着することにより生じ得る追加
の熱伝達は半導体チップにより発生した熱を伝達するだ
けで充分であった。
【００１０】しかし、熱発生が新たな小型の半導体装置
に指数関数的に増大するにつれて、外部的に装着したヒ
ートシンクの有効性は減少する。パッケージおよびヒー
トシンクの熱通路は発生した熱をもはや好適に伝達し得
ず、従って、半導体装置内に故障を生じ得るようにな
る。
に指数関数的に増大するにつれて、外部的に装着したヒ
ートシンクの有効性は減少する。パッケージおよびヒー
トシンクの熱通路は発生した熱をもはや好適に伝達し得
ず、従って、半導体装置内に故障を生じ得るようにな
る。
【００１１】多くの半導体パッケージに共通の主な熱伝
達問題はパッケージの形状および半導体チップの装着箇
所である。半導体チップを有利に位置決めすることによ
り幾つかの熱境界を除去し、熱伝達を増大する。半導体
チップを通常アルミナセラミックのような内部基板に通
常のように固着するため、半導体チップから発生した熱
はこれがパッケージの外側表面に到達する前にこの基板
を通過させる必要がある。従って基板および外部ヒート
シンクの固着に用いられる接着材料によって、パッケー
ジへの熱障壁を追加し、パッケージの最大熱伝達性を制
限するようになる。
達問題はパッケージの形状および半導体チップの装着箇
所である。半導体チップを有利に位置決めすることによ
り幾つかの熱境界を除去し、熱伝達を増大する。半導体
チップを通常アルミナセラミックのような内部基板に通
常のように固着するため、半導体チップから発生した熱
はこれがパッケージの外側表面に到達する前にこの基板
を通過させる必要がある。従って基板および外部ヒート
シンクの固着に用いられる接着材料によって、パッケー
ジへの熱障壁を追加し、パッケージの最大熱伝達性を制
限するようになる。
【００１２】本発明の目的は半導体パッケージからの熱
伝達に関連する実装問題を解決せんとするにある。
伝達に関連する実装問題を解決せんとするにある。
【００１３】
【課題を解決するための手段】本発明によれば、ヒート
シンクが半導体パッケージの大部分となる半導体パッケ
ージを提供することができ、且つ、半導体パッケージお
よび一体化ヒートシンク間の詳細な熱関係を提供するこ
とができる。
シンクが半導体パッケージの大部分となる半導体パッケ
ージを提供することができ、且つ、半導体パッケージお
よび一体化ヒートシンク間の詳細な熱関係を提供するこ
とができる。
【００１４】本発明において、注入モールド窒化アルミ
ニウムヒートシンクによって、熱発生源および熱性能を
改善するに重要な熱消散手段間の必要な熱接触を行う一
体化ヒートシンクに半導体チップを直接固着する半導体
パッケージの基板を形成する。
ニウムヒートシンクによって、熱発生源および熱性能を
改善するに重要な熱消散手段間の必要な熱接触を行う一
体化ヒートシンクに半導体チップを直接固着する半導体
パッケージの基板を形成する。
【００１５】第１例では、ヒートシンク素子をほぼ平坦
な第１プレーナ表面およびフィン、ポスト等のような熱
消散手段を有する第２対向表面を有する一般に剛固なセ
ラミック構体とする。半導体チップを位置させる積重ね
空所を形成するヒートシンクの第１表面の頂部に中央積
重ね開口を有する多重層ハウジングを形成する。半導体
チップは窒化アルミニウムヒートシンクの第１表面に直
接固着する。かように半導体チップをヒートシンクに直
接固着することにより熱源および熱消散手段間に良好な
熱関係を確立して熱伝達性を改良する。半導体チップを
囲むハウジングは複数の導電性エッチング金属層および
誘電体ガラスセラミック積層から形成する。これら積層
によって半導体パッケージのエッチングされた金属層に
対する絶縁を形成する。ガラスセラミック積層および窒
化アルミニウム間を良好に接着するためには、かかる積
層は窒化アルミニウムの熱膨張係数に等しい熱膨張係数
を有するようにする必要がある。或は又、良好な接着を
得るためにはかかる積層をガラス粒子および窒化アルミ
ニウム粒子の均質混合物から形成する必要がある。空所
の積重ねによって半導体チップからの電気接続手段をエ
ッチングされた金属層の露出端部に固着するベースを提
供するとともに半導体チップが位置する空所上にカバー
を固着する棚部を提供する。
な第１プレーナ表面およびフィン、ポスト等のような熱
消散手段を有する第２対向表面を有する一般に剛固なセ
ラミック構体とする。半導体チップを位置させる積重ね
空所を形成するヒートシンクの第１表面の頂部に中央積
重ね開口を有する多重層ハウジングを形成する。半導体
チップは窒化アルミニウムヒートシンクの第１表面に直
接固着する。かように半導体チップをヒートシンクに直
接固着することにより熱源および熱消散手段間に良好な
熱関係を確立して熱伝達性を改良する。半導体チップを
囲むハウジングは複数の導電性エッチング金属層および
誘電体ガラスセラミック積層から形成する。これら積層
によって半導体パッケージのエッチングされた金属層に
対する絶縁を形成する。ガラスセラミック積層および窒
化アルミニウム間を良好に接着するためには、かかる積
層は窒化アルミニウムの熱膨張係数に等しい熱膨張係数
を有するようにする必要がある。或は又、良好な接着を
得るためにはかかる積層をガラス粒子および窒化アルミ
ニウム粒子の均質混合物から形成する必要がある。空所
の積重ねによって半導体チップからの電気接続手段をエ
ッチングされた金属層の露出端部に固着するベースを提
供するとともに半導体チップが位置する空所上にカバー
を固着する棚部を提供する。
【００１６】第２例では、ヒートシンク素子をほぼ平坦
な第１プレーナ表面を有する一般に剛固なセラミック構
体とする。ヒートシンクの第１表面には半導体チップを
位置させるとともにヒートシンク直接固着する凹み空所
を設ける。ヒートシンクへの直接固着を行うことによっ
て熱源および熱消散手段間に良好な熱関係を確立して熱
伝達性を良好に改良する。半導体チップは、外部に延在
して半導体チップからプリント配線板への電気接続を行
う複数の導電性リード部材を有するオートメーション化
接着テープのテープ部分に固着する。次いでカバープレ
ートをヒートシンクの空所上に固着する。
な第１プレーナ表面を有する一般に剛固なセラミック構
体とする。ヒートシンクの第１表面には半導体チップを
位置させるとともにヒートシンク直接固着する凹み空所
を設ける。ヒートシンクへの直接固着を行うことによっ
て熱源および熱消散手段間に良好な熱関係を確立して熱
伝達性を良好に改良する。半導体チップは、外部に延在
して半導体チップからプリント配線板への電気接続を行
う複数の導電性リード部材を有するオートメーション化
接着テープのテープ部分に固着する。次いでカバープレ
ートをヒートシンクの空所上に固着する。
【００１７】
【実施例】図１につき本発明ヒートシンク一体化半導体
パッケージ１０を示す。この半導体パッケージ１０は注
入モールド窒化アルミニウムヒートシンク１２、多重層
ハウジング構体１４、半導体チップ１６（図２に示
す）、ワイヤボンディング１８（図２に示す）およびカ
バープレート２０を具える。
パッケージ１０を示す。この半導体パッケージ１０は注
入モールド窒化アルミニウムヒートシンク１２、多重層
ハウジング構体１４、半導体チップ１６（図２に示
す）、ワイヤボンディング１８（図２に示す）およびカ
バープレート２０を具える。
【００１８】半導体パッケージの良好な材料を見いだす
最近の開発において、最良の熱消散特性を有するセラミ
ック材料は窒化アルミニウム（ＡｌＮ）である。このＡ
ｌＮは多くの形状に注入モールドし得る剛固な誘電体セ
ラミック材料である。注入モールドによって多くの実装
素子、特に、フィン、ポスト等のようなヒートシンク構
体の熱消散素子を多用途に形成する。またＡｌＮは他の
セラミック材料に比べて優れた機械的強度を有する。Ａ
ｌＮの熱伝導率は、半導体の実装に広く用いられる材料
であるアルミナ（酸化アルミニウム）のほ２０Ｗ／ｍｋ
に対し１５０〜２３０Ｗ／ｍｋの範囲にある。更にＡｌ
Ｎはシリコンの熱膨張係数（３．０ｐｐｍ／°Ｃ）に匹
敵し得る熱膨張係数（４．５ｐｐｍ／°Ｃ）を有する。
加熱時にシリコン材料が離脱し始めることなく大きなシ
リコンチップを窒化アルミニウム基板に固着させるため
には両立し得る熱膨張係数が必要である。
最近の開発において、最良の熱消散特性を有するセラミ
ック材料は窒化アルミニウム（ＡｌＮ）である。このＡ
ｌＮは多くの形状に注入モールドし得る剛固な誘電体セ
ラミック材料である。注入モールドによって多くの実装
素子、特に、フィン、ポスト等のようなヒートシンク構
体の熱消散素子を多用途に形成する。またＡｌＮは他の
セラミック材料に比べて優れた機械的強度を有する。Ａ
ｌＮの熱伝導率は、半導体の実装に広く用いられる材料
であるアルミナ（酸化アルミニウム）のほ２０Ｗ／ｍｋ
に対し１５０〜２３０Ｗ／ｍｋの範囲にある。更にＡｌ
Ｎはシリコンの熱膨張係数（３．０ｐｐｍ／°Ｃ）に匹
敵し得る熱膨張係数（４．５ｐｐｍ／°Ｃ）を有する。
加熱時にシリコン材料が離脱し始めることなく大きなシ
リコンチップを窒化アルミニウム基板に固着させるため
には両立し得る熱膨張係数が必要である。
【００１９】窒化アルミニウムの欠点は金属およびガラ
スへの湿潤性が乏しいことである。この乏しい湿潤性の
ため、パッケージへの一体化が困難となる。しかし、最
近ガラスセラミック積層部またはテープをＡｌＮに接着
し得るとともにチップ実装へのＡｌＮの一体化を行い得
るようにした窒化アルミニウムに対しガラスセラミック
積層部および同様のＴＣＥを窒化アルミニウムに用いる
幾つかのプロセスが開発されている。また、ガラスと混
合されたある割合の窒化アルミニウム粒子を有するガラ
スセラミックテープを用いる他のプロセスも開発されて
いる。
スへの湿潤性が乏しいことである。この乏しい湿潤性の
ため、パッケージへの一体化が困難となる。しかし、最
近ガラスセラミック積層部またはテープをＡｌＮに接着
し得るとともにチップ実装へのＡｌＮの一体化を行い得
るようにした窒化アルミニウムに対しガラスセラミック
積層部および同様のＴＣＥを窒化アルミニウムに用いる
幾つかのプロセスが開発されている。また、ガラスと混
合されたある割合の窒化アルミニウム粒子を有するガラ
スセラミックテープを用いる他のプロセスも開発されて
いる。
【００２０】図２および３に示すように、ＡｌＮヒート
シンク１２はほぼ平坦な第１プレーナ表面２２および熱
消散手段２３ａが設けられた対向第２表面２３を有する
一般に剛固なセラミック構体である。この第１表面２２
は半導体チップ１６の固着およびハウジング１４の構成
に対するほぼ平坦な基板である。
シンク１２はほぼ平坦な第１プレーナ表面２２および熱
消散手段２３ａが設けられた対向第２表面２３を有する
一般に剛固なセラミック構体である。この第１表面２２
は半導体チップ１６の固着およびハウジング１４の構成
に対するほぼ平坦な基板である。
【００２１】ハウジング１４は内側に積重ね開口手段２
４を有する一般に剛固な多重層構体であり、ヒートシン
ク１２の第１プレーナ表面２２に固着して構成し、これ
によりハウジングの積重ね開口手段２４によってヒート
シンク１２の第１プレーナ表面２２に積重ね空所２６を
形成する。
４を有する一般に剛固な多重層構体であり、ヒートシン
ク１２の第１プレーナ表面２２に固着して構成し、これ
によりハウジングの積重ね開口手段２４によってヒート
シンク１２の第１プレーナ表面２２に積重ね空所２６を
形成する。
【００２２】このハウジング１４は、ヒートシンク１２
の第１プレーナ表面２２に固着された誘電体ガラスセラ
ミック積層部１４ａと、導電性金属エッチング部１４
ｂ，１４ｄ，１４ｆ並びに１４ｈおよび誘電体ガラスセ
ラミック積層部１４ｃ，１４ｅ並びに１４ｇの複数の交
互の層と、誘電体ガラスセラミック積層部１４ｉの最終
層とによって構成する。
の第１プレーナ表面２２に固着された誘電体ガラスセラ
ミック積層部１４ａと、導電性金属エッチング部１４
ｂ，１４ｄ，１４ｆ並びに１４ｈおよび誘電体ガラスセ
ラミック積層部１４ｃ，１４ｅ並びに１４ｇの複数の交
互の層と、誘電体ガラスセラミック積層部１４ｉの最終
層とによって構成する。
【００２３】複数の金属エッチング部１４ｂ，１４ｄ，
１４ｆおよび１４ｈは少なくとも１つの電力層１４ｂ、
少なくとも１つの接地層１４ｈおよび少なくとも１つの
信号層１４ｄおよび１４ｆを具える。エッチングされた
金属層１４ｂ，１４ｄ，１４ｆおよび１４ｈはエッチン
グされた金属層間に交互に設けられた誘電体積層部１４
ｃ，１４ｅおよび１４ｇの層によって互いに絶縁する。
エッチングされた金属層１４ｂ，１４ｄ，１４ｆおよび
１４ｈは複数の誘電体積層部１４ｃ，１４ｅ，１４ｇお
よび１４ｉの層に打抜きされた通路２８の所定システム
を経て互いに接続する。この通路２８は誘電体積層部１
４ｃ，１４ｅ，１４ｇおよび１４ｉの面に垂直に形成さ
れた小さな開口とし、これに導電性金属を充填する。こ
の金属充填によってエッチングされた金属層１４ｂ，１
４ｄ，１４ｆおよび１４ｈを３次元システムに相互接続
する。
１４ｆおよび１４ｈは少なくとも１つの電力層１４ｂ、
少なくとも１つの接地層１４ｈおよび少なくとも１つの
信号層１４ｄおよび１４ｆを具える。エッチングされた
金属層１４ｂ，１４ｄ，１４ｆおよび１４ｈはエッチン
グされた金属層間に交互に設けられた誘電体積層部１４
ｃ，１４ｅおよび１４ｇの層によって互いに絶縁する。
エッチングされた金属層１４ｂ，１４ｄ，１４ｆおよび
１４ｈは複数の誘電体積層部１４ｃ，１４ｅ，１４ｇお
よび１４ｉの層に打抜きされた通路２８の所定システム
を経て互いに接続する。この通路２８は誘電体積層部１
４ｃ，１４ｅ，１４ｇおよび１４ｉの面に垂直に形成さ
れた小さな開口とし、これに導電性金属を充填する。こ
の金属充填によってエッチングされた金属層１４ｂ，１
４ｄ，１４ｆおよび１４ｈを３次元システムに相互接続
する。
【００２４】更に、複数の誘電体積層部１４ａ，１４
ｃ，１４ｅ，１４ｇおよび１４ｉには中央開口３０を打
抜きにより形成し、これによってこれら全ての誘電体積
層部１４ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉが互
いに層状に構成されている場合に多重層ハウジング１４
の積重ね開口２４を形成する。誘電体積層部１４ａ，１
４ｃ，１４ｅ，１４ｇおよび１４ｉの種々の層には打抜
きにより種々の寸法の開口を設ける。誘電体積層部１４
ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉの中央開口３
０はハウジング１４の開口２４の積重ね部２４ａおよび
２４ｂを形成し得るように形状、寸法を定めて配列す
る。積重ね部２４ａによって積層部１４ｃおよび１４ｅ
間に層状に形成された金属エッチング部１４ｄの選択端
部を露出する。積重ね部２４ｂによって積重ねられた開
口２４上にカバープレーナ２０を固着し得る棚部を形成
する。
ｃ，１４ｅ，１４ｇおよび１４ｉには中央開口３０を打
抜きにより形成し、これによってこれら全ての誘電体積
層部１４ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉが互
いに層状に構成されている場合に多重層ハウジング１４
の積重ね開口２４を形成する。誘電体積層部１４ａ，１
４ｃ，１４ｅ，１４ｇおよび１４ｉの種々の層には打抜
きにより種々の寸法の開口を設ける。誘電体積層部１４
ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉの中央開口３
０はハウジング１４の開口２４の積重ね部２４ａおよび
２４ｂを形成し得るように形状、寸法を定めて配列す
る。積重ね部２４ａによって積層部１４ｃおよび１４ｅ
間に層状に形成された金属エッチング部１４ｄの選択端
部を露出する。積重ね部２４ｂによって積重ねられた開
口２４上にカバープレーナ２０を固着し得る棚部を形成
する。
【００２５】ハウジング１４の誘電体積層部１４ｉの最
終層にはその外側表面にパッケージ１０をプリント配線
板（図示せず）に電気的に相互接続する複数の金属接点
パッド３２を形成する。また、金属接点パッド３２は誘
電体積層部１４ｉの最終層にあけた有孔通路２８（図示
せず）を経てエッチングされた金属層１４ｂ，１４ｄ，
１４ｆおよび１４ｈに相互接続する。
終層にはその外側表面にパッケージ１０をプリント配線
板（図示せず）に電気的に相互接続する複数の金属接点
パッド３２を形成する。また、金属接点パッド３２は誘
電体積層部１４ｉの最終層にあけた有孔通路２８（図示
せず）を経てエッチングされた金属層１４ｂ，１４ｄ，
１４ｆおよび１４ｈに相互接続する。
【００２６】半導体チップ１６は絶縁第１プレーナ表面
２２に固着されたハウジング１４により形成された積重
ね空所２６内でヒートシンク１２の第１プレーナ表面２
２に装着する。半導体チップ１６をヒートシンク１２に
直接固着することにより熱発生源および熱消散手段間に
良好な熱関係を確立する。従って半導体チップ１６から
発生する熱はヒートシンク１２に直接伝導され、ここで
一層有効な熱伝導通路に対流し得るようになる。
２２に固着されたハウジング１４により形成された積重
ね空所２６内でヒートシンク１２の第１プレーナ表面２
２に装着する。半導体チップ１６をヒートシンク１２に
直接固着することにより熱発生源および熱消散手段間に
良好な熱関係を確立する。従って半導体チップ１６から
発生する熱はヒートシンク１２に直接伝導され、ここで
一層有効な熱伝導通路に対流し得るようになる。
【００２７】金属ワイヤボンディング１８によって積重
ね空所２６内でハウジング１４のエッチングされた金属
層１４ｂ，１４ｄ，１４ｆおよび１４ｈに電気的に相互
接続する。ワイヤボンディング１８の一端を半導体チッ
プ１６に接続し、その反対端を空所２６の積重ね部２６
ａに露出された金属エッチング部１４ｄの選択端に接続
する。これらワイヤボンディングは半導体チップを金属
エッチング部に接続するために用い得る幾つかの接続法
のうちの１つである。他の既知の方法の１つはタブテー
プである。
ね空所２６内でハウジング１４のエッチングされた金属
層１４ｂ，１４ｄ，１４ｆおよび１４ｈに電気的に相互
接続する。ワイヤボンディング１８の一端を半導体チッ
プ１６に接続し、その反対端を空所２６の積重ね部２６
ａに露出された金属エッチング部１４ｄの選択端に接続
する。これらワイヤボンディングは半導体チップを金属
エッチング部に接続するために用い得る幾つかの接続法
のうちの１つである。他の既知の方法の１つはタブテー
プである。
【００２８】カバープレート２０はパッド１０内で半導
体チップ１６を完全に囲む積重ね空所２６上に装着して
封止する。
体チップ１６を完全に囲む積重ね空所２６上に装着して
封止する。
【００２９】ヒートシンクの第１表面２２上の多重層ハ
ウジング１４の構成は逐次テープ転送プロセスを含み、
ここで複数の誘電体積層部１４ａ，１４ｃ，１４ｅおよ
び１４ｇをヒートシンク１２上に逐次積層し、次いで加
圧下で焼成して構体を共に永久的に接着する。テープ転
送プロセスの概略はヒューズ エアークラフト カンパ
ニーの米国特許第４，６４５，５５２号明細書に記載さ
れている。
ウジング１４の構成は逐次テープ転送プロセスを含み、
ここで複数の誘電体積層部１４ａ，１４ｃ，１４ｅおよ
び１４ｇをヒートシンク１２上に逐次積層し、次いで加
圧下で焼成して構体を共に永久的に接着する。テープ転
送プロセスの概略はヒューズ エアークラフト カンパ
ニーの米国特許第４，６４５，５５２号明細書に記載さ
れている。
【００３０】ガラスセラミックテープおよび窒化アルミ
ニウム間に良好な接着を得るために、前記積層部は窒化
アルミニウムの熱膨張係数に等しい熱膨張係数を有する
ようにする必要がある。ＴＥＣの整合を行うことにより
加熱中シリコン材料が窒化アルミニウムか離脱し始める
のを防止する。
ニウム間に良好な接着を得るために、前記積層部は窒化
アルミニウムの熱膨張係数に等しい熱膨張係数を有する
ようにする必要がある。ＴＥＣの整合を行うことにより
加熱中シリコン材料が窒化アルミニウムか離脱し始める
のを防止する。
【００３１】或は又、良好な接着を得るために、前記積
層部はほぼ７０％のガラス粒子および３０％の窒化アル
ミニウム粒子の均質混合物から形成する必要がある。窒
化アルミニウム粒子とガラスとの混合物は薄いガラス積
層部の固着用の基板として窒化アルミニウムの湿潤性を
改善することができる。
層部はほぼ７０％のガラス粒子および３０％の窒化アル
ミニウム粒子の均質混合物から形成する必要がある。窒
化アルミニウム粒子とガラスとの混合物は薄いガラス積
層部の固着用の基板として窒化アルミニウムの湿潤性を
改善することができる。
【００３２】図２および３からも明らかなように、テー
プ転送プロセスの用意中複数の誘電体積層部１４ａ，１
４ｃ，１４ｅ，１４ｇおよび１４ｉを所望の寸法に予備
形成し、これに所望の打抜き中央開口を形成する。これ
ら複数の誘電体積層部１４ａ，１４ｃ，１４ｅ，１４ｇ
および１４ｉにも金属エッチング部１４ｂ，１４ｄ，１
４ｆおよび１４ｈの相互接続用通路２８の所定のシステ
ムを打抜きにより形成する。
プ転送プロセスの用意中複数の誘電体積層部１４ａ，１
４ｃ，１４ｅ，１４ｇおよび１４ｉを所望の寸法に予備
形成し、これに所望の打抜き中央開口を形成する。これ
ら複数の誘電体積層部１４ａ，１４ｃ，１４ｅ，１４ｇ
および１４ｉにも金属エッチング部１４ｂ，１４ｄ，１
４ｆおよび１４ｈの相互接続用通路２８の所定のシステ
ムを打抜きにより形成する。
【００３３】複数の誘電体積層部１４ａ，１４ｃ，１４
ｅ，１４ｇおよび１４ｉの層と金属エッチング部１４
ｂ，１４ｄ，１４ｆおよび１４ｈの交互のテープ転送プ
ロセスを簡単化するために、これら金属エッチング部１
４ｂ，１４ｄ，１４ｆおよび１４ｈをあらかじめ選択さ
れた積層部１４ａ，１４ｃ，１４ｅおよび１４ｇ上にス
クリーン印刷する。
ｅ，１４ｇおよび１４ｉの層と金属エッチング部１４
ｂ，１４ｄ，１４ｆおよび１４ｈの交互のテープ転送プ
ロセスを簡単化するために、これら金属エッチング部１
４ｂ，１４ｄ，１４ｆおよび１４ｈをあらかじめ選択さ
れた積層部１４ａ，１４ｃ，１４ｅおよび１４ｇ上にス
クリーン印刷する。
【００３４】金属化積層部はヒートシンクのプレーナ表
面に所定の順序の圧力で逐次位置させて積層する。（図
２には金属エッチング部１４ｂおよび１４ｈでスクリー
ン印刷された積層部１４ａおよび１４ｇの層を示す。）
金属化積層部の逐次層によって多重層ハウジング１４を
構成する。前述したように、積層部１４ａ，１４ｃ，１
４ｅ，１４ｇおよび１４ｉの有孔開口３０はハウジング
１４の開口２４の積重ね部２４ａおよび２４ｂを形成し
得るように形状および寸法を決めて配列する。
面に所定の順序の圧力で逐次位置させて積層する。（図
２には金属エッチング部１４ｂおよび１４ｈでスクリー
ン印刷された積層部１４ａおよび１４ｇの層を示す。）
金属化積層部の逐次層によって多重層ハウジング１４を
構成する。前述したように、積層部１４ａ，１４ｃ，１
４ｅ，１４ｇおよび１４ｉの有孔開口３０はハウジング
１４の開口２４の積重ね部２４ａおよび２４ｂを形成し
得るように形状および寸法を決めて配列する。
【００３５】ハウジング１４の積層部１４ｉの最外層に
はその露出表面にパッケージ１０をプリント配線板に電
気的に相互接続する金属接点パッド３２をスクリーン印
刷する。次いでヒートシンク１２およびハウジング１４
を（焼結のための加圧として既知の）加圧下で焼結して
２つの構体（ヒートシンクおよびハウジング）と個別の
積層部とを互いに永久的に接着する。この場合焼結のた
めの加圧によって積重ね空所２６を有する単一のパッケ
ージを形成する。かようにして形成した積重ね開口２６
にはその底部にヒートシンク１２のプレーナ表面２２が
形成されるとともにその側部に幅広寸法の積重ね棚部２
６ａおよび２６ｂが形成されるようになる。
はその露出表面にパッケージ１０をプリント配線板に電
気的に相互接続する金属接点パッド３２をスクリーン印
刷する。次いでヒートシンク１２およびハウジング１４
を（焼結のための加圧として既知の）加圧下で焼結して
２つの構体（ヒートシンクおよびハウジング）と個別の
積層部とを互いに永久的に接着する。この場合焼結のた
めの加圧によって積重ね空所２６を有する単一のパッケ
ージを形成する。かようにして形成した積重ね開口２６
にはその底部にヒートシンク１２のプレーナ表面２２が
形成されるとともにその側部に幅広寸法の積重ね棚部２
６ａおよび２６ｂが形成されるようになる。
【００３６】半導体チップ１６は積重ね空所２６の中央
部内にヒートシンク１２のプレーナ表面２２に直接固着
するとともに半導体チップ１６をハウジング１４内に埋
設された金属エッチング部のシステムに接続する金属ワ
イヤボンディング１８は積重ね空所２６の積重ね部２６
ａで半導体チップ１６から金属エッチング部１４ｄの露
出端部に固着する。次いでカバープレート２０を積重ね
空所２６上に装着し、封止してパッケージ１０を完成す
る。多重層ハウジング１４を形成する手順には多様性が
あり、その工程を変更させることができる。金属エッチ
ング部１４ｂ，１４ｄ，１４ｆおよび１４ｈは積層前に
プリント印刷する必要はなく、通路部２８も充填する必
要はない。これらの工程を予備工程として行うことによ
り層状化工程を簡単に統合することができる。
部内にヒートシンク１２のプレーナ表面２２に直接固着
するとともに半導体チップ１６をハウジング１４内に埋
設された金属エッチング部のシステムに接続する金属ワ
イヤボンディング１８は積重ね空所２６の積重ね部２６
ａで半導体チップ１６から金属エッチング部１４ｄの露
出端部に固着する。次いでカバープレート２０を積重ね
空所２６上に装着し、封止してパッケージ１０を完成す
る。多重層ハウジング１４を形成する手順には多様性が
あり、その工程を変更させることができる。金属エッチ
ング部１４ｂ，１４ｄ，１４ｆおよび１４ｈは積層前に
プリント印刷する必要はなく、通路部２８も充填する必
要はない。これらの工程を予備工程として行うことによ
り層状化工程を簡単に統合することができる。
【００３７】焼結中加圧を行うことなく、多重層ハウジ
ング１４を形成する他の方法では各積層部の積層後構体
を逐次焼結する必要がある。このプロセスは加圧を行っ
て各層を互いに接合する必要はない。
ング１４を形成する他の方法では各積層部の積層後構体
を逐次焼結する必要がある。このプロセスは加圧を行っ
て各層を互いに接合する必要はない。
【００３８】ヒートシンク一体化半導体パッケージ１０
は半導体チップの設計および一体化の種々の変形に用い
るために多数の構成をとることができる。かかる構成に
はランドグリッドアレイ、ピングリッドアレイおよび多
重層チップパッケージ等が含まれるが、これに限定され
るものではない。
は半導体チップの設計および一体化の種々の変形に用い
るために多数の構成をとることができる。かかる構成に
はランドグリッドアレイ、ピングリッドアレイおよび多
重層チップパッケージ等が含まれるが、これに限定され
るものではない。
【００３９】ランドグリッドアレイパッケージに用いる
ためのヒートシンク一体化パッケージ１０を構成するた
めに、注入モールドヒートシンク１２および誘電体積層
部１４ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉには、
パッケージを介挿部材を介してプリント配線板に固着す
る手段を設ける。ランドグリッドアレイ半導体パッケー
ジをプリント配線板に固着する通常の手段は半導体パッ
ケージおよびプリント配線板にあけた孔に挿通され、半
導体パッケージをプリント配線板にこれらの間に介在さ
せた介挿部材とともに緊締する１組のボルトおよびナッ
トを用いることである。
ためのヒートシンク一体化パッケージ１０を構成するた
めに、注入モールドヒートシンク１２および誘電体積層
部１４ａ，１４ｃ，１４ｅ，１４ｇおよび１４ｉには、
パッケージを介挿部材を介してプリント配線板に固着す
る手段を設ける。ランドグリッドアレイ半導体パッケー
ジをプリント配線板に固着する通常の手段は半導体パッ
ケージおよびプリント配線板にあけた孔に挿通され、半
導体パッケージをプリント配線板にこれらの間に介在さ
せた介挿部材とともに緊締する１組のボルトおよびナッ
トを用いることである。
【００４０】図４および５は、本発明を多重層パッケー
ジ４０に組込んだヒートシンク一体化半導体パッケージ
の変形例を示す。この多重層パッケージは、大型注入モ
ールドヒートシンク４２および１つ以上の中央開口を有
する誘電体積層部１４ａ′，１４ｃ′，１４ｅ′，１４
ｇ′および１４ｉ′を設け、一連の空所２６′を単一構
造に形成し得るようにして製造する。これら空所２６′
は積重ねてパネルを上述したように組立てる。
ジ４０に組込んだヒートシンク一体化半導体パッケージ
の変形例を示す。この多重層パッケージは、大型注入モ
ールドヒートシンク４２および１つ以上の中央開口を有
する誘電体積層部１４ａ′，１４ｃ′，１４ｅ′，１４
ｇ′および１４ｉ′を設け、一連の空所２６′を単一構
造に形成し得るようにして製造する。これら空所２６′
は積重ねてパネルを上述したように組立てる。
【００４１】図６、７および８は本発明によるテープオ
ートメイテッドボンディング半導体パッケージ５０の他
の好適な例を示す。テープオートメイテッドボンディン
グ半導体パッケージの要旨は本出願人による米国特許第
４，９１４，７４１号明細書に記載されている。本例で
は注入モールド窒化アルミニウムヒートシンク５２、半
導体チップ５４、導電性リード部材５８およびベースプ
レート６０を有するテープオートメイテッド接着テープ
５０を具えるヒートシンク一体化テープオートメイテッ
ドボンディング半導体パッケージ５０を示す。
ートメイテッドボンディング半導体パッケージ５０の他
の好適な例を示す。テープオートメイテッドボンディン
グ半導体パッケージの要旨は本出願人による米国特許第
４，９１４，７４１号明細書に記載されている。本例で
は注入モールド窒化アルミニウムヒートシンク５２、半
導体チップ５４、導電性リード部材５８およびベースプ
レート６０を有するテープオートメイテッド接着テープ
５０を具えるヒートシンク一体化テープオートメイテッ
ドボンディング半導体パッケージ５０を示す。
【００４２】このヒートシンク５２は第１プレーナ表面
６２および熱消散手段６３ａが設けられた対向表面６３
を有する一般に剛固な構体とする。この第１表面６２に
は内側に設けられたプレーナ表面を有する凹み空所６４
を設ける。
６２および熱消散手段６３ａが設けられた対向表面６３
を有する一般に剛固な構体とする。この第１表面６２に
は内側に設けられたプレーナ表面を有する凹み空所６４
を設ける。
【００４３】半導体チップ５４はヒートシンク５２の凹
み空所６４内に装着する。
み空所６４内に装着する。
【００４４】テープオートメイテッド接着テープ５６の
断面部分には半導体チップ５４に接続された複数の導電
性リード部材５８を設ける。このリード部材５８は外方
に延在させるとともにこれによって半導体チップ５４を
プリント配線板に接続する。
断面部分には半導体チップ５４に接続された複数の導電
性リード部材５８を設ける。このリード部材５８は外方
に延在させるとともにこれによって半導体チップ５４を
プリント配線板に接続する。
【００４５】ベースプレート６０は導電性リード部材５
８上に封止し、プレート表面６３に固着し、これにより
パネル５０の外側に露出するテープオートメイテッド接
着テープ５６の断面部の導電性リード部材５８のみを残
してパネル５０を封着する。
８上に封止し、プレート表面６３に固着し、これにより
パネル５０の外側に露出するテープオートメイテッド接
着テープ５６の断面部の導電性リード部材５８のみを残
してパネル５０を封着する。
【００４６】上述したように、本発明は電力消費に関す
る現在の実装問題を解決せんとするものである。従っ
て、表面素子を熱伝達関係で半導体パッケージに一体化
することによって、ヒートシンクが実際のパッケージの
一部分となり、もはやヒートシンクの外部追加を必要と
しない単一の完成パッケージを形成することができる。
この一体化によって半導体パッケージの熱発生源と半導
体パッケージの熱消散手段との間の熱関係を良好とし、
優れた熱伝達をおこない得るようにする。この一体化に
よってパッケージの製造後外部ヒートシンクを固着する
必要性を排除することによって製造を簡単化し、且つ熱
伝達に対する幾つかの熱障壁を排除することにより優れ
た熱伝達を行い得るようにする。一体化の設計はコスト
およびスペースを効率良くし、素子片の数および製造中
のプロセス工程の数を減少し、優れた電力消散の可能
性、良好な信頼性および製造の簡単化を行うことができ
る。
る現在の実装問題を解決せんとするものである。従っ
て、表面素子を熱伝達関係で半導体パッケージに一体化
することによって、ヒートシンクが実際のパッケージの
一部分となり、もはやヒートシンクの外部追加を必要と
しない単一の完成パッケージを形成することができる。
この一体化によって半導体パッケージの熱発生源と半導
体パッケージの熱消散手段との間の熱関係を良好とし、
優れた熱伝達をおこない得るようにする。この一体化に
よってパッケージの製造後外部ヒートシンクを固着する
必要性を排除することによって製造を簡単化し、且つ熱
伝達に対する幾つかの熱障壁を排除することにより優れ
た熱伝達を行い得るようにする。一体化の設計はコスト
およびスペースを効率良くし、素子片の数および製造中
のプロセス工程の数を減少し、優れた電力消散の可能
性、良好な信頼性および製造の簡単化を行うことができ
る。
【００４７】本発明は上述した例にのみ限定されるもの
ではなく、要旨を変更しない範囲内で種々の変形または
変更が可能である。
ではなく、要旨を変更しない範囲内で種々の変形または
変更が可能である。
【図面の簡単な説明】
【図１】本発明ヒートシンク一体化半導体パッケージの
構成を示す斜視図である。
構成を示す斜視図である。
【図２】本発明ヒートシンク一体化半導体パッケージの
個別の層または積層部を示す分解斜視図である。
個別の層または積層部を示す分解斜視図である。
【図３】本発明ヒートシンク一体化半導体パッケージの
個別の素子および層状構体の形状を示す図１の３−３線
上の断面図である。
個別の素子および層状構体の形状を示す図１の３−３線
上の断面図である。
【図４】多重半導体装置用の本発明ヒートシンク一体化
半導体パッケージの構成を示す斜視図である。
半導体パッケージの構成を示す斜視図である。
【図５】多重半導体装置用の本発明ヒートシンク一体化
半導体パッケージの内部構成を示す図４の５−５線上の
断面図である。
半導体パッケージの内部構成を示す図４の５−５線上の
断面図である。
【図６】本発明によるヒートシンク一体化オートメーシ
ョン接着半導体パッケージの構成を示す斜視図である。
ョン接着半導体パッケージの構成を示す斜視図である。
【図７】本発明によるヒートシンク一体化オートメーシ
ョン接着半導体パッケージの構成を示す分解斜視図であ
る。である。
ョン接着半導体パッケージの構成を示す分解斜視図であ
る。である。
【図８】本発明によるヒートシンク一体化オートメーシ
ョン接着半導体パッケージの内部構成を示すず６の８−
８線上の断面図である。
ョン接着半導体パッケージの内部構成を示すず６の８−
８線上の断面図である。
10 ヒートシンク一体化半導体パッケージ 12 ヒートシンク 14 多重層ハウジング構体 14ａ〜ｉ 誘電体ガラスセラミック積層部 16 半導体チップ 18 ワイヤボンディング 20 カバープレート 22 第１プレーナ表面 23 第２対向表面 23ａ 熱消散手段 24 積重ね開口手段 26 積重ね空所 28 通路 30 中央開口 32 金属接点パッド 40 多重層パッケージ 42 ヒートシンク 50 半導体パッケージ 52 窒化アルミニウムヒートシンク 54 半導体チップ 56 テープオートメイテッド接着テープ 58 導電性リード部材 60 ベースプレート 62 第１プレーナ表面 63 対向表面 63ａ 熱消散手段 64 凹み空所
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ジェイ ハンネマン アメリカ合衆国 マサチューセッツ州 02181 ウエルスレイ ウッドフィールド ドライブ 20 (72)発明者 スタンレイ ジェイ ツェルパック アメリカ合衆国 マサチューセッツ州 01803 バーリントン チャンドラー ロ ード 44 (72)発明者 ロバート ジェイ シムコウ アメリカ合衆国 マサチューセッツ州 01581 ウエストボロウ ブルックウエイ ロード 11
Claims (14)
- 【請求項１】 ほぼ平坦な第１平坦面および熱発散手段
が設けられた第２対向表面を有する剛固な注入モールド
窒化アルミニウムヒートシンクと、このヒートシンクの
第１表面に装着された少なくとも１つの半導体チップ
と、前記ヒートシンクの第１表面に固着され、前記半導
体チップを囲み、導電性金属エッチングの埋設システム
を有するハウジング手段と、前記半導体チップを前記導
電性金属エッチングの埋設システムに接続する手段と、
前記ハウジング手段に少なくとも部分的に外部接続さ
れ、前記導電性金属エッチングの埋設システムを外部プ
リント配線板に接続する手段と、前記ハウジング手段を
封止する手段とを具えることを特徴とするヒートシンク
一体化半導体パッケージ。 - 【請求項２】 全反射ハウジング手段は導電性金属エッ
チング部および半導体チップを囲む誘電体積層部の複数
の交互の層を有する多重層構体と、前記ハウジングを封
止するカバープレートとを具えることを特徴とする請求
項１に記載のヒートシンク一体化半導体パッケージ。 - 【請求項３】 前記半導体チップを導電性金属エッチン
グ部に接続する手段をワイヤボンディングとすることを
特徴とする請求項１に記載のヒートシンク一体化半導体
パッケージ。 - 【請求項４】 前記半導体チップを導電性金属エッチン
グ部に接続する手段をタブテープとすることを特徴とす
る請求項１に記載のヒートシンク一体化半導体パッケー
ジ。 - 【請求項５】 内側にほぼ平坦なプレーナ表面を有する
凹み空所が形成された第１平坦面および熱発散手段が設
けられた第２対向表面を有する剛固な注入モールド窒化
アルミニウムヒートシンクと、このヒートシンクの前記
凹み空所内において前記平坦面に装着された少なくとも
１つの半導体チップと、前記凹み空所を封止する手段
と、前記ヒートシンクの１つの外部電気接続部を形成す
る手段と、少なくとも１つの半導体チップを外部プリン
ト配線板に接続する封止手段とを具えることを特徴とす
るヒートシンク一体化半導体パッケージ。 - 【請求項６】 前記外部電気接続部を形成する手段を、
少なくとも１つの半導体チップに接着された内部リード
部および前記ヒートシンクおよび前記封止手段の一方の
外周を越えて延在する外部リード部を有するオートメー
ション化接着テープのテープ部分とすることを特徴とす
る請求項５に記載のヒートシンク一体化半導体パッケー
ジ。 - 【請求項７】 ほぼ平坦な第１平坦面および熱発散手段
が設けられた第２対向表面を有する剛固な注入モールド
窒化アルミニウムヒートシンクと、このヒートシンクの
第１表面に固着された多重層ハウジングとを具え、この
ハウジングは、前記ヒートシンクの第１表面に少なくと
も１つの積重ね空所を形成する少なくとも１つの積重ね
開口手段を有するとともに前記ヒートシンクの第１表面
に固着された誘電体ガラスセラミック積層部の第１層
と、前記導電性金属エッチング部および前記誘電体ガラ
スセラミック積層部の複数の交互の層と、前記誘電体ガ
ラスセラミック積層部の最終層とから構成し、前記複数
の導電性金属エッチング部は少なくとも１つの接地層
と、少なくとも１つの電力層と、少なくとも１つの信号
層とを具え、前記複数の誘電体ガラスセラミック積層部
は内側に選択された寸法の少なくとも１つの中央開口を
打抜きにより形成するとともに内側に前記複数の導電性
金属エッチング層の電気的相互接続用経路の所定のシス
テムを打抜きにより形成し、さらに前記複数の誘電体ガ
ラスセラミック積層部は前記導電性金属エッチング部の
選択された端部を露出する少なくとも１つの空所の前記
積重ね部を形成するように形状、寸法を決めて配列して
棚部をカバープレートに接触せしめ、前記誘電体ガラス
セラミック積層部の最終層は前記半導体パッケージをプ
リント配線板に相互接続するとともに前記経路を経て前
記導電性金属エッチング部への電気的相互接続を行う複
数の外部金属接点パッドを有し、他に前記少なくとも１
つの凹み空所内において前記ヒートシンクの第１表面に
装着された少なくとも１つの半導体チップと、この少な
くとも１つの半導体チップを前記露出金属エッチング部
に接続する手段と、少なくとも１つの空所上に装着し且
つ封止する少なくとも１つのカバープレートとを具える
ことを特徴とするヒートシンク一体化半導体パッケー
ジ。 - 【請求項８】 少なくとも１つの半導体チップを前記露
出金属エッチング部に接続する手段をワイヤボンディン
グとしたことを特徴とする請求項７に記載のヒートシン
ク一体化半導体パッケージ。 - 【請求項９】 少なくとも１つの半導体チップを前記露
出金属エッチング部に接続する手段をタブテープとした
ことを特徴とする請求項７に記載のヒートシンク一体化
半導体パッケージ。 - 【請求項１０】 前記複数の誘電体ガラスセラミック積
層部は窒化アルミニウムの誘電体定数に一般に類似の誘
電体定数を有する誘電体テープの有孔区分とすることを
特徴とする請求項７に記載のヒートシンク一体化半導体
パッケージ。 - 【請求項１１】 前記複数の誘電体ガラスセラミック積
層部はほぼ３０％の窒化アルミニウム粒子およびほぼ７
０％のガラス粒子の均質混合物から形成するようにした
ことを特徴とする請求項７に記載のヒートシンク一体化
半導体パッケージ。 - 【請求項１２】 前記パッケージはこれをランドグリッ
ドアレイのプリント配線板に接続する手段により形成す
るようにしたことを特徴とする請求項７に記載のヒート
シンク一体化半導体パッケージ。 - 【請求項１３】 内側にほぼ平坦なプレーナ表面を有す
る少なくとも１つの凹み空所が形成された第１平坦面お
よび熱発散手段が設けられた第２対向表面を有する剛固
な注入モールド窒化アルミニウムヒートシンクと、この
ヒートシンクの少なくとも１つの前記凹み空所内におい
て前記平坦面に装着された少なくとも１つの半導体チッ
プと、前記パッケージをプリント配線板に接続する少な
くとも１つの半導体チップに接続された複数の導電リー
ド部を有するオートメーション化接着テープのテープ部
分と、前記導電リード部上に封止され前記ヒートシンク
の表面に固着された少なくとも１つのベースプレートと
を具えることを特徴とするヒートシンク一体化半導体パ
ッケージ。 - 【請求項１４】 ヒートシンク一体化半導体パッケージ
を製造するに当たり、第１平坦面および熱発散手段が設
けられた第２対向表面を有する注入モールド窒化アルミ
ニウムヒートシンクを設け；少なくとも１つの接地層
と、少なくとも１つの電力層と、少なくとも１つの信号
層とを具える複数の導電性金属エッチング部を設け；少
なくとも１つの中央開口およびこれに形成した経路の所
定のシステムを有する複数の誘電体積層部を設け、前記
複数の誘電体積層部は共に積層する際少なくとも１つの
積重ね部を形成するように形状、寸法を決めて配列し；
前記複数の誘電体積層部の１つを前記ヒートシンクの第
１平坦面に積層し；前記積層部分の経路に前記導電性金
属エッチング層の相互接続用導電金属で充填し；前記積
重ね積層部に前記複数の金属エッチング層の１つをスク
リーンプリントし；上記処理によって、前記金属エッチ
ング層の選択端部を露出するとともにカバーの取付け用
棚部を形成する内側に形成された少なくとも１つの積重
ね空所と、さらに積層部の外部層とを有する多重層ハウ
ジングを前記ヒートシンクの第１表面に形成するまで、
前記積層、充填およびスクリーンプリントの工程を繰返
し；半導体パッケージのプリント配線板への相互接続用
金属接点パッドを設け；前記積層部の外部層に前記接点
パッドをスクリーンプリントし；充分な温度および圧力
の下で上記構体を焼成して前記ヒートシンクおよび前記
積層部を共に接着し；少なくとも１つの半導体チップを
設け；前記ハウジングの前記凹み空所内で前記ヒートシ
ンクの第１表面に少なくとも１つの半導体チップを固着
し；前記金属エッチング部の露出端部に少なくとも１つ
の半導体チップを接続する手段を用意し；この接続手段
を用いて前記金属エッチング部の露出端部に少なくとも
１つの半導体チップを接続し；少なくとも１つのカバー
プレートを用意し；前記ハウジングの凹み空所に前記カ
バープレートを装着し、このカバープレートを封止する
ようにしたことを特徴とするヒートシンク一体化半導体
パッケージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/682,771 US5158912A (en) | 1991-04-09 | 1991-04-09 | Integral heatsink semiconductor package |
| US07/682771 | 1991-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211254A true JPH05211254A (ja) | 1993-08-20 |
| JP2516298B2 JP2516298B2 (ja) | 1996-07-24 |
Family
ID=24741067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088866A Expired - Lifetime JP2516298B2 (ja) | 1991-04-09 | 1992-04-09 | ヒ―トシンク一体化半導体パッケ―ジの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5158912A (ja) |
| JP (1) | JP2516298B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000034539A1 (fr) * | 1998-12-07 | 2000-06-15 | Hitachi, Ltd. | Materiau composite et son utilisation |
| WO2014115929A1 (ko) * | 2013-01-22 | 2014-07-31 | 아이쓰리시스템 주식회사 | 반도체칩의 밀폐형 패키지 및 공정 방법 |
| JP2023077374A (ja) * | 2021-11-24 | 2023-06-05 | 財團法人工業技術研究院 | パッケージ用放熱構造体 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804870A (en) * | 1992-06-26 | 1998-09-08 | Staktek Corporation | Hermetically sealed integrated circuit lead-on package configuration |
| US5777265A (en) * | 1993-01-21 | 1998-07-07 | Intel Corporation | Multilayer molded plastic package design |
| US5482898A (en) * | 1993-04-12 | 1996-01-09 | Amkor Electronics, Inc. | Method for forming a semiconductor device having a thermal dissipator and electromagnetic shielding |
| US5465481A (en) * | 1993-10-04 | 1995-11-14 | Motorola, Inc. | Method for fabricating a semiconductor package |
| US5416046A (en) * | 1994-01-18 | 1995-05-16 | Wang; Ping-Lung | Method for making semiconductor heat-cooling device having a supporting mesh |
| US6031723A (en) * | 1994-08-18 | 2000-02-29 | Allen-Bradley Company, Llc | Insulated surface mount circuit board construction |
| KR100248035B1 (ko) * | 1994-09-29 | 2000-03-15 | 니시무로 타이죠 | 반도체 패키지 |
| US5801073A (en) * | 1995-05-25 | 1998-09-01 | Charles Stark Draper Laboratory | Net-shape ceramic processing for electronic devices and packages |
| US5834840A (en) * | 1995-05-25 | 1998-11-10 | Massachusetts Institute Of Technology | Net-shape ceramic processing for electronic devices and packages |
| US5870823A (en) * | 1996-11-27 | 1999-02-16 | International Business Machines Corporation | Method of forming a multilayer electronic packaging substrate with integral cooling channels |
| US5998891A (en) | 1997-08-19 | 1999-12-07 | Unit Parts Company | Alternator with an improved battery terminal assembly |
| US6329224B1 (en) * | 1998-04-28 | 2001-12-11 | Tessera, Inc. | Encapsulation of microelectronic assemblies |
| US6242075B1 (en) * | 1998-11-20 | 2001-06-05 | Hewlett-Packard Company | Planar multilayer ceramic structures with near surface channels |
| US6323060B1 (en) | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| JP2000331835A (ja) * | 1999-05-21 | 2000-11-30 | Taiyo Yuden Co Ltd | 積層電子部品及び回路モジュール |
| US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
| DE10102621B4 (de) * | 2001-01-20 | 2006-05-24 | Conti Temic Microelectronic Gmbh | Leistungsmodul |
| KR100432715B1 (ko) * | 2001-07-18 | 2004-05-24 | 엘지전자 주식회사 | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 |
| US7202555B2 (en) | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US7310458B2 (en) | 2001-10-26 | 2007-12-18 | Staktek Group L.P. | Stacked module systems and methods |
| US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7026708B2 (en) | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US20030234443A1 (en) | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7053478B2 (en) | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
| US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US7485951B2 (en) | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US6914324B2 (en) | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US6940729B2 (en) | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7371609B2 (en) | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US7081373B2 (en) | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| US6646875B1 (en) * | 2002-08-09 | 2003-11-11 | Sunonwealth Electric Machine Industry Co., Ltd. | Axle tube structure for a motor |
| US7187076B2 (en) * | 2003-08-07 | 2007-03-06 | Airborn, Inc. | Interposer with integral heat sink |
| US7542304B2 (en) | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
| US7309914B2 (en) | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
| DE102005013762C5 (de) | 2005-03-22 | 2012-12-20 | Sew-Eurodrive Gmbh & Co. Kg | Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters |
| US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| US7468886B2 (en) * | 2007-03-05 | 2008-12-23 | International Business Machines Corporation | Method and structure to improve thermal dissipation from semiconductor devices |
| US7741709B2 (en) * | 2008-01-09 | 2010-06-22 | Inpaq Technology Co., Ltd. | Embedded type multifunctional integrated structure for integrating protection components and method for manufacturing the same |
| JP5484338B2 (ja) * | 2009-01-22 | 2014-05-07 | 京セラ株式会社 | 素子搭載用基板、およびこれを用いた素子収納用パッケージ |
| DE102009045063C5 (de) * | 2009-09-28 | 2017-06-01 | Infineon Technologies Ag | Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls |
| US9355985B2 (en) | 2014-05-30 | 2016-05-31 | Freescale Semiconductor, Inc. | Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof |
| WO2018063171A1 (en) * | 2016-09-28 | 2018-04-05 | Intel Corporation | Thermal conductivity for integrated circuit packaging |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111360A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | 半導体装置 |
| JPH01227460A (ja) * | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4435480A (en) * | 1982-04-12 | 1984-03-06 | Gte Products Corporation | Pressed and sintered composite body comprising a thin tape cast layer and a thick base layer |
| JPS6014494A (ja) * | 1983-07-04 | 1985-01-25 | 株式会社日立製作所 | セラミツク多層配線基板およびその製造方法 |
| US4659611A (en) * | 1984-02-27 | 1987-04-21 | Kabushiki Kaisha Toshiba | Circuit substrate having high thermal conductivity |
| US4645552A (en) * | 1984-11-19 | 1987-02-24 | Hughes Aircraft Company | Process for fabricating dimensionally stable interconnect boards |
| US4712609A (en) * | 1984-11-21 | 1987-12-15 | Iversen Arthur H | Heat sink structure |
| US4695517A (en) * | 1985-05-31 | 1987-09-22 | Ngk Spark Plug Co., Ltd. | Composite layer aluminum nitride base sintered body |
| JPS6273799A (ja) * | 1985-09-27 | 1987-04-04 | 日本電気株式会社 | 多層セラミツク配線基板 |
| DE3789628T3 (de) * | 1986-02-20 | 1998-04-02 | Toshiba Kawasaki Kk | Gesinterter Körper aus Aluminiumnitrid mit leitender metallisierter Schicht. |
| US4804823A (en) * | 1986-07-31 | 1989-02-14 | Kyocera Corporation | Ceramic heater |
| US4839717A (en) * | 1986-12-19 | 1989-06-13 | Fairchild Semiconductor Corporation | Ceramic package for high frequency semiconductor devices |
| US4987478A (en) * | 1990-02-20 | 1991-01-22 | Unisys Corporation | Micro individual integrated circuit package |
-
1991
- 1991-04-09 US US07/682,771 patent/US5158912A/en not_active Expired - Lifetime
-
1992
- 1992-04-09 JP JP4088866A patent/JP2516298B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01111360A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | 半導体装置 |
| JPH01227460A (ja) * | 1988-03-07 | 1989-09-11 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000034539A1 (fr) * | 1998-12-07 | 2000-06-15 | Hitachi, Ltd. | Materiau composite et son utilisation |
| US6909185B1 (en) | 1998-12-07 | 2005-06-21 | Hitachi, Ltd. | Composite material including copper and cuprous oxide and application thereof |
| WO2014115929A1 (ko) * | 2013-01-22 | 2014-07-31 | 아이쓰리시스템 주식회사 | 반도체칩의 밀폐형 패키지 및 공정 방법 |
| JP2023077374A (ja) * | 2021-11-24 | 2023-06-05 | 財團法人工業技術研究院 | パッケージ用放熱構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516298B2 (ja) | 1996-07-24 |
| US5158912A (en) | 1992-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516298B2 (ja) | ヒ―トシンク一体化半導体パッケ―ジの製造方法 | |
| US5943213A (en) | Three-dimensional electronic module | |
| CN100463128C (zh) | 半导体芯片埋入基板的三维构装结构及其制作方法 | |
| US4731701A (en) | Integrated circuit package with thermal path layers incorporating staggered thermal vias | |
| JP4312960B2 (ja) | プラスチック・ハウジング・アセンブリ | |
| JP5600699B2 (ja) | 発光ダイオードパッケージ及びその製造方法 | |
| US5675474A (en) | Highly heat-radiating ceramic package | |
| JP2909704B2 (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| KR101478518B1 (ko) | 전자 컴포넌트 모듈 | |
| US7808788B2 (en) | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly | |
| JP3285864B2 (ja) | 電力素子を備えた多層ハイブリッド用の組立ユニット | |
| JPH08335782A (ja) | 多層基板 | |
| US20090008770A1 (en) | Heat dissipation plate and semiconductor device | |
| KR900008659A (ko) | 고성능 집적회로 칩 패키지 및 그 제조방법 | |
| JPH05183280A (ja) | マルチチップ・モジュール | |
| KR101927088B1 (ko) | 다면 방열구조를 갖는 pcb 모듈 및 이 모듈에 사용되는 다층 pcb 어셈블리 | |
| US20080017402A1 (en) | Substrate module with high thermal conductivity and its fabrication method of same | |
| US5050036A (en) | Liquid cooled integrated circuit assembly | |
| US10141240B2 (en) | Semiconductor device, corresponding circuit and method | |
| IL277585B2 (en) | A cooling structure for a monolithic microwave integrated circuit | |
| CN108292639A (zh) | 半导体装置 | |
| TW201246582A (en) | Integrated semiconductor solar cell package | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| US5347091A (en) | Multilayer circuit card connector | |
| JPH0897352A (ja) | 電子部品内蔵のマルチチップモジュール |