JPH05211204A - Surface mount electronic part - Google Patents

Surface mount electronic part

Info

Publication number
JPH05211204A
JPH05211204A JP4165634A JP16563492A JPH05211204A JP H05211204 A JPH05211204 A JP H05211204A JP 4165634 A JP4165634 A JP 4165634A JP 16563492 A JP16563492 A JP 16563492A JP H05211204 A JPH05211204 A JP H05211204A
Authority
JP
Japan
Prior art keywords
lead
package
leads
chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4165634A
Other languages
Japanese (ja)
Other versions
JP2537325B2 (en
Inventor
Akira Kitahara
明 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP4165634A priority Critical patent/JP2537325B2/en
Priority to KR1019930008071A priority patent/KR930024126A/en
Priority to EP19930107675 priority patent/EP0569949A3/en
Priority to US08/059,547 priority patent/US5440452A/en
Publication of JPH05211204A publication Critical patent/JPH05211204A/en
Priority to US08/419,388 priority patent/US5568363A/en
Application granted granted Critical
Publication of JP2537325B2 publication Critical patent/JP2537325B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To not only separate joining sections to a wiring board of a plurality of leads sufficiently from each other but also make the pitches of the leads small for surface-mounted electronic parts, into which an IC chip is incorporated and which surrounds the IC chip and to which the array of a plurality of the leads to be joined with the wiring board is formed. CONSTITUTION:The joining sections 21, 21 of adjacent leads 2 are displaced in the directions of the array of the leads mutually while being separated in the directions orthogonal to the directions of the array of the leads in the joining sections 21 to a wiring board of a plurality of the leads 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、配線板へ接合されるべ
き複数本のリードを具えた表面実装電子部品に関し、更
に具体的には、これら複数本のリードの配線板に対する
接合部どうしを充分に離間させた上で、リードピッチの
狭小化を図ることが可能な表面実装電子部品に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount electronic component having a plurality of leads to be joined to a wiring board, and more specifically, a joint portion of the plurality of leads to the wiring board. The present invention relates to a surface mount electronic component that can be narrowed down in lead pitch after being sufficiently separated.

【０００２】[0002]

【従来の技術】近年のプリント配線板に対する電子部品
の高集積化に伴って、ＩＣパッケージの配線板への組立
方式は、複数本のリードを配線板の孔へ挿入するリード
挿入方式から、基板表面に形成したパッド(導体パター
ン)へ直接にリードを接合する表面実装方式が主流とな
りつつある。2. Description of the Related Art As electronic components have been highly integrated with printed wiring boards in recent years, the method of assembling an IC package into a wiring board has been changed from a lead insertion method in which a plurality of leads are inserted into holes in the wiring board to a board. The surface mounting method in which leads are directly bonded to pads (conductor patterns) formed on the surface is becoming mainstream.

【０００３】表面実装方式のＩＣパッケージとしては、
ＳＯＰ(Small Outline Package)、ＱＦＰ(Quad Flat Pa
ckage)、ＰＬＣＣ(Plastic Leaded Chip Carrier)、Ｔ
ＣＰ(Tape Carrier Package)等が知られている。As a surface mount type IC package,
SOP (Small Outline Package), QFP (Quad Flat Pa)
ckage), PLCC (Plastic Leaded Chip Carrier), T
CP (Tape Carrier Package) and the like are known.

【０００４】図５８はＱＦＰの構造を示しており、該Ｉ
Ｃパッケージにおいては、ＩＣチップ(11)(ダイ)が樹脂
(12)によって封止されると共に、該封止樹脂(12)の周囲
４辺からは夫々複数本のリード(20)が外向きに突設さ
れ、ＩＣチップ(１)の各端子と各リード(20)のインナー
リード部(20a)とがワイヤー(13)によってボンディング
されている。そして、表面実装にて、各リード(20)のア
ウターリード部(20b)が配線板へ半田付けされることに
なる。FIG. 58 shows the structure of QFP.
In the C package, the IC chip (11) (die) is made of resin
While being sealed by (12), a plurality of leads (20) project outward from each of the four sides of the sealing resin (12), and each terminal of the IC chip (1) and each lead The inner lead portion (20a) of (20) is bonded by a wire (13). Then, by surface mounting, the outer lead portions (20b) of the leads (20) are soldered to the wiring board.

【０００５】又図５９はＳＯＰの外観を示しており、該
ＩＣパッケージにおいては、ＩＣチップが埋設されたモ
ールド樹脂(12)の両側部から、夫々複数本のリード(20)
が外向きに突出している。FIG. 59 shows the appearance of the SOP. In the IC package, a plurality of leads (20) are respectively provided from both sides of the mold resin (12) in which the IC chip is embedded.
Is protruding outward.

【０００６】更に図６０はＴＣＰの外観を示しており、
フィルムキャリアテープ(500)上に形成した複数本のリ
ード(40)とＩＣチップ(31)とを接続し、該接続部を樹脂
(32)によって封止したものである。複数本のリード(40)
は、銅箔をエッチングして形成されている。Further, FIG. 60 shows the appearance of TCP.
A plurality of leads (40) formed on the film carrier tape (500) are connected to an IC chip (31), and the connection portion is made of resin.
It is sealed by (32). Multiple Leads (40)
Is formed by etching a copper foil.

【０００７】斯種ＩＣパッケージを配線板へ表面実装す
る際、例えばＱＦＰやＳＯＰの場合は、配線板表面に、
実装すべきＩＣパッケージのリード本数及びピッチに対
応して、所定パターンの半田ペースト層をスクリーン印
刷等によって形成しておき、その後、半田ペースト層上
にＩＣパッケージのリードを押し付けて仮止めする。そ
して、リフロー炉内でのリフロー処理を経て半田ペース
ト層を溶融、固化せしめ、各リードを配線板に半田付け
接合するのである。When such an IC package is surface-mounted on a wiring board, for example, in the case of QFP or SOP, on the surface of the wiring board,
A solder paste layer having a predetermined pattern is formed by screen printing or the like according to the number and pitch of leads of the IC package to be mounted, and then the leads of the IC package are pressed and temporarily fixed onto the solder paste layer. Then, through a reflow process in a reflow furnace, the solder paste layer is melted and solidified, and each lead is soldered and bonded to the wiring board.

【０００８】又、ＴＣＰの場合は、配線板上の半田固化
層に各アウターリード部が重なる様にＴＣＰを設置し、
熱圧着ヘッドによってアウターリード部を下圧すると共
に加熱し、半田固化層を溶融せしめて、アウターリード
部を配線板に対して半田付け接合するのである。In the case of TCP, the TCP is installed so that the outer lead portions overlap with the solidified solder layer on the wiring board.
The outer lead portion is pressed down and heated by the thermocompression bonding head to melt the solidified solder layer, and the outer lead portion is soldered and joined to the wiring board.

【０００９】[0009]

【発明が解決しようとする課題】ところで、ＩＣパッケ
ージにおいては、ＩＣチップの多ピン化に伴ってリード
ピッチが益々狭小化しつつあり、最近では ０.５ｍｍリ
ードピッチのＱＦＰやＴＣＰが登場しており、更に ０.
３ｍｍ以下のリードピッチの実現へ向けて開発が進めら
れている。By the way, in the IC package, the lead pitch is becoming narrower with the increase in the number of pins of the IC chip, and recently, the QFP and TCP having the 0.5 mm lead pitch have appeared. , And even 0.
Development is progressing toward the realization of a lead pitch of 3 mm or less.

【００１０】しかしながら、この様な多ピン化、狭リー
ドピッチ化に伴って、配線板上の半田ペースト層或いは
半田固化層の間隔も狭小化するから、表面実装における
半田量の調整が極めて微妙となり、半田量が適量を少し
でも越えると、溶融した半田が隣り合うリード間で連絡
して、半田ブリッジの問題が生じる。一方、半田量が不
足すると、半田不完全の問題が生じる。However, as the number of pins is increased and the lead pitch is narrowed, the interval between the solder paste layer or the solidified solder layer on the wiring board is also narrowed, so that the adjustment of the amount of solder in surface mounting becomes extremely delicate. If the amount of solder exceeds an appropriate amount even a little, the molten solder will connect between the adjacent leads, causing a problem of solder bridge. On the other hand, if the amount of solder is insufficient, the problem of incomplete soldering occurs.

【００１１】又、リードピッチの狭小化を図らんとし
て、各リードの幅や、配線板上のパッドの幅を狭小化す
ると、半田ペースト層のスクリーン印刷に用いるマスク
が微細な目を有するものとなるため、マスクに目詰りが
頻繁に発生したり、表面実装時にリードが半田固化層か
ら脱落する等の問題を生じる。Further, if the width of each lead and the width of the pad on the wiring board are narrowed in order to narrow the lead pitch, the mask used for screen-printing the solder paste layer has fine eyes. Therefore, problems such as frequent clogging of the mask and dropping of the leads from the solidified solder layer during surface mounting occur.

【００１２】従って、リードピッチの狭小化を進めるに
は、上述の表面実装時の半田付け不良及びマスク目詰り
の問題を解決することが不可欠となる。そこで本発明
は、複数本のリードの配線板に対する接合部どうしを充
分に離間させた上で、リードピッチの狭小化を図ること
が出来る表面実装電子部品を提供し、これによって、常
に良好な半田付け接合を可能とするとことを目的とす
る。Therefore, in order to reduce the lead pitch, it is indispensable to solve the problems of soldering failure and mask clogging during surface mounting. Therefore, the present invention provides a surface mount electronic component capable of narrowing the lead pitch after sufficiently separating the joint portions of a plurality of leads with respect to the wiring board. The purpose is to enable attachment and joining.

【００１３】又本発明は、各リードを適度な幅に維持し
た上で、リードピッチの狭小化を図ることが出来る表面
実装電子部品を提供し、これによって、頻繁なマスク目
詰りを防止することを目的とする。The present invention also provides a surface mount electronic component capable of narrowing the lead pitch while maintaining each lead in an appropriate width, thereby preventing frequent mask clogging. With the goal.

【００１４】[0014]

【課題を解決する為の手段】本発明に係る表面実装電子
部品において、複数本のリードの配線板に対する接合部
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へずれると共に、リード配列方向とは直交する方
向へ離間している。In a surface mount electronic component according to the present invention, a joint portion of a plurality of leads to a wiring board is such that the joint portions of adjacent leads are displaced from each other in the lead arrangement direction, The direction is orthogonal to the direction.

【００１５】[0015]

【作用】リードピッチの狭小化によって、隣り合うリー
ドの接合部どうしの間隔は、リード配列方向には狭まる
が、リード配列方向とは直交する方向、即ちリード長手
方向の間隔は、リードピッチとは無関係に一定である。
ここで、半田ブリッジの発生は、隣接するリード接合部
どうしの最短距離によって左右され、該最短距離は、各
リード接合部のリード長手方向の間隔に応じて長くな
る。With the narrowing of the lead pitch, the distance between the joint portions of the adjacent leads is narrowed in the lead arrangement direction, but the direction orthogonal to the lead arrangement direction, that is, the distance in the longitudinal direction of the lead is different from the lead pitch. It is constant regardless of.
Here, the occurrence of the solder bridge depends on the shortest distance between the adjacent lead joint portions, and the shortest distance becomes longer according to the distance between the lead joint portions in the lead longitudinal direction.

【００１６】従って、各リードをマスク目詰りの生じな
い最小限の幅に形成すると共に、リード長手方向の接合
部どうしの間隔を半田ブリッジの生ずる虞れのない距離
だけ離した上で、リード間隔を狭めることにより、リー
ドピッチを狭小化を図ることが出来る。Therefore, the leads are formed to have a minimum width that does not cause mask clogging, and the distance between the joints in the longitudinal direction of the leads is separated by a distance that does not cause a solder bridge. By narrowing the lead pitch, the lead pitch can be narrowed.

【００１７】尚、表面実装後の半田接合部の検査におい
ては、半田接合部をリード配列方向とは直交する方向に
視線を向けて観察した場合、各リード毎の半田接合部
は、リード配列方向に位置をずらして並んでいるから、
全ての半田接合部についての正確な検査が可能である。In the inspection of the solder joint after surface mounting, when observing the solder joint with the line of sight in a direction orthogonal to the lead arrangement direction, the solder joint of each lead is detected in the lead arrangement direction. Because they are lined up in different positions,
Accurate inspection of all solder joints is possible.

【００１８】[0018]

【発明の効果】本発明に係る表面実装電子部品において
は、リードピッチの狭小化を図った場合でも、各リード
の接合部どうしは互いに充分に離間しているから、配線
板上の半田層も、半田ブリッジの生じる虞れのない充分
な間隔に形成出来、表面実装における半田量の調整は容
易となる。これによって、過不足のない適正な半田量が
設定され、常に良好な半田付け接合が可能となる。In the surface mount electronic component according to the present invention, even when the lead pitch is narrowed, the joint portions of the leads are sufficiently separated from each other, so that the solder layer on the wiring board is also formed. Since the solder bridges can be formed at sufficient intervals without the risk of solder bridges, the amount of solder in surface mounting can be easily adjusted. As a result, an appropriate amount of solder is set without excess or deficiency, and good soldering connection is always possible.

【００１９】又本発明に係る表面実装電子部品において
は、、各リードをマスク目詰りの虞れのない適度な幅に
形成した上で、リードピッチの狭小化を図ることが出来
る。Further, in the surface mount electronic component according to the present invention, each lead can be formed to have an appropriate width without fear of mask clogging, and the lead pitch can be narrowed.

【００２０】[0020]

【実施例】以下、本発明の複数の実施例につき、図面に
沿って詳述する。図１乃至図３は、ＱＦＰであるＩＣパ
ッケージ(１)に本発明を実施した例を示しており、ＩＣ
チップ(11)を埋設した封止樹脂(12)の周壁から夫々複数
本のリード(２)が突設され、ＩＣチップ(11)とリード
(２)とはワイヤー(13)によってボンディングされてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A plurality of embodiments of the present invention will be described in detail below with reference to the drawings. 1 to 3 show an example in which the present invention is applied to an IC package (1) which is a QFP.
A plurality of leads (2) are respectively projected from the peripheral wall of the sealing resin (12) in which the chip (11) is embedded, and the IC chip (11) and the leads are provided.
It is bonded to (2) by a wire (13).

【００２１】複数本のリード(２)は、隣り合うリードど
うしの一方が封止樹脂(12)から外向きに伸びると共に、
他方が封止樹脂(12)の裏面へ内向きに伸び、各リード
(２)の先端部に、配線板に対する半田接合部(21)が形成
されている。In the plurality of leads (2), one of the adjacent leads extends outward from the sealing resin (12), and
The other extends inward to the back of the encapsulation resin (12) and
A solder joint (21) to the wiring board is formed at the tip of (2).

【００２２】従って、複数本のリード(２)の各接合部(2
1)は、隣り合うリードの接合部(21)(21)どうしが、互い
にリード配列方向へ離間すると共に、リード配列方向と
は直交する方向にも離間することになる。Therefore, each joint (2) of the plurality of leads (2) is
In 1), the joint portions (21) and (21) of the adjacent leads are separated from each other in the lead arrangement direction and also in the direction orthogonal to the lead arrangement direction.

【００２３】図１２は、上記ＩＣパッケージ(１)を表面
実装する際、配線板(15)上に形成される半田ペースト層
(16)のパターンを示している。FIG. 12 shows a solder paste layer formed on the wiring board (15) when the IC package (1) is surface-mounted.
The pattern (16) is shown.

【００２４】表面実装時に半田ブリッジが形成される虞
れの有無は、半田ペースト層(16)どうしの最短距離によ
って決るが、上記ＩＣパッケージ(１)においては、隣り
合うリードどうしが互いに逆向きに屈曲して、リード長
手方向の間隔ｄ2は充分に大きく設定されるから、隣り
合うリードどうしの半田ブリッジについては問題がな
い。Whether or not there is a risk that a solder bridge will be formed during surface mounting is determined by the shortest distance between the solder paste layers (16), but in the IC package (1), adjacent leads are placed in opposite directions. Since the leads are bent and the spacing d 2 in the longitudinal direction of the leads is set to be sufficiently large, there is no problem with the solder bridge between adjacent leads.

【００２５】従って、上記ＩＣパッケージ(１)において
は、同一方向に伸びる１本おきのリード群についてのリ
ード配列方向の間隔ｄ1が問題となるが、リードピッチ
ｐが狭小化した場合でも、前記間隔ｄ1は、リードピッ
チｐよりも充分に大きな値に設定することが出来るか
ら、半田ブリッジの虞れはない。Therefore, in the IC package (1), the distance d 1 in the lead arrangement direction between every other lead group extending in the same direction becomes a problem, but even if the lead pitch p is narrowed, Since the distance d 1 can be set to a value sufficiently larger than the lead pitch p, there is no fear of solder bridge.

【００２６】又、表面実装後の半田接合部のカメラ検査
においては、図２の紙面に沿って左右及び上下方向から
半田接合部を観察し、更に図３の紙面上方からも半田接
合部を観察する。この場合、何れの方向からの観察にお
いても、半田接合部どうしが重なることはなく、全ての
半田接合部を２方向から正確に検査出来る。In the camera inspection of the solder joint portion after surface mounting, the solder joint portion is observed from the left and right and up and down along the paper surface of FIG. 2, and further the solder joint portion is observed from above the paper surface of FIG. To do. In this case, the solder joints do not overlap each other when observed from any direction, and all the solder joints can be accurately inspected from two directions.

【００２７】図４乃至図８は上記ＩＣパッケージ(１)の
製造工程を示している。図４(ａ)(ｂ)に示す如く、リー
ド部(23)及びタイバー(24)を含む所定のリードパターン
を形成したリードフレーム(22)上に、ＩＣチップ(11)を
搭載して、該ＩＣチップを樹脂(12)によって封止する。4 to 8 show a manufacturing process of the IC package (1). As shown in FIGS. 4 (a) and 4 (b), the IC chip (11) is mounted on a lead frame (22) on which a predetermined lead pattern including a lead portion (23) and a tie bar (24) is formed. The IC chip is sealed with resin (12).

【００２８】次に図５(ａ)(ｂ)の如く、上金型(25ａ)及
び下金型(25ｂ)を用いた打抜き加工によって、前記タイ
バー(24)を切断除去する。Next, as shown in FIGS. 5A and 5B, the tie bar 24 is cut and removed by punching using the upper mold 25a and the lower mold 25b.

【００２９】次に図６(ａ)(ｂ)の如く、上金型(26ａ)及
び下金型(26ｂ)を用いた切断及び折り曲げ加工によっ
て、複数のリード部(23)を１本おきに先端部にて切断す
ると共に、これらのリード部(23)を下方へ折り曲げる。Next, as shown in FIGS. 6 (a) and 6 (b), by cutting and bending using the upper die (26a) and the lower die (26b), a plurality of lead portions (23) are alternately arranged. The lead portion (23) is bent downward while the tip portion is cut.

【００３０】続いて図７(ａ)(ｂ)の如く、折り曲げたリ
ード部(23)を曲げローラ(27)によって更に封止樹脂(12)
の裏面へ向けて折り曲げ、Ｌ字状のリード(２)に整形す
る。Subsequently, as shown in FIGS. 7 (a) and 7 (b), the bent lead portion (23) is further sealed by a bending roller (27) with a sealing resin (12).
Bend it toward the back surface of and shape it into an L-shaped lead (2).

【００３１】その後、図８(ａ)(ｂ)の如く、上金型(28
ａ)下金型(28ｂ)を用いた切断及び整形加工によって、
残りのリード部(23)を先端部にて切断すると共に、これ
らを従来と同様の形状を有するリード(２)に整形する。
この結果、図１乃至図３に示すＩＣパッケージ(１)が完
成する。Then, as shown in FIGS. 8 (a) and 8 (b), the upper die (28
a) By cutting and shaping using the lower mold (28b),
The remaining lead portion (23) is cut at the tip portion and shaped into a lead (2) having the same shape as the conventional one.
As a result, the IC package (1) shown in FIGS. 1 to 3 is completed.

【００３２】図９は本発明に係るＩＣパッケージ(１)の
他の構成例を示しており、該ＩＣパッケージ(１)におい
ては、封止樹脂(12)内に２つのＩＣチップ(11)(11)が上
下２段に配置され、各ＩＣチップ(11)から夫々複数本の
リード(２)が外向きに突設されている。上段のＩＣチッ
プ(11)から導かれたリード(２)の先端部は、封止樹脂(1
2)から外向きに突出し、下段のＩＣチップ(11)から導か
れたリード(２)の先端部は、封止樹脂(12)の裏面へ内向
きに突出している。FIG. 9 shows another configuration example of the IC package (1) according to the present invention. In the IC package (1), two IC chips (11) ( 11) are arranged in upper and lower two stages, and a plurality of leads (2) project outward from each IC chip (11). The tip of the lead (2) led from the upper IC chip (11) is
The tips of the leads (2) protruding outward from 2) and guided from the lower IC chip (11) protrude inward toward the back surface of the sealing resin (12).

【００３３】上記ＩＣパッケージ(１)は例えば、図１０
(ａ)に示す如く外向きに屈曲したリード(２ａ)を有する
第１のＩＣパッケージ(１ａ)と、図１０(ｂ)に示す如く
内向きに屈曲したリード(２ｂ)を有する第２のＩＣパッ
ケージ(１ｂ)とを上下に重ねて、これらを一体化するこ
とによって作製出来る。The IC package (1) is, for example, as shown in FIG.
A first IC package (1a) having leads (2a) bent outward as shown in (a), and a second IC having leads (2b) bent inward as shown in FIG. 10 (b). It can be manufactured by stacking the package (1b) on top of each other and integrating them.

【００３４】ここで、第１のＩＣパッケージ(１ａ)のリ
ード(２ａ)と、第２のＩＣパッケージ(１ｂ)のリード
(２ｂ)とは、配列ピッチは同一であるが、位相が２分の
１ピッチずれており、両ＩＣパッケージ(１ａ)(１ｂ)を
重ね合わせた状態で、上段のリード(２ａ)と下段のリー
ド(２ｂ)とは、リード配列方向に位置がずれることにな
る。尚、上段のリード(２ａ)と下段のリード(２ｂ)の相
対的な位置関係において、リード配列方向に一部の重複
があっても、大部分がずれていれば、半田接合部のカメ
ラ検査は可能である。Here, the lead (2a) of the first IC package (1a) and the lead (2a) of the second IC package (1b)
The arrangement pitch is the same as (2b), but the phases are shifted by ½ pitch, and in the state where both IC packages (1a) and (1b) are superposed, the upper lead (2a) and the lower lead (2a) The position of the lead (2b) is displaced in the lead arrangement direction. In addition, in the relative positional relationship between the upper lead (2a) and the lower lead (2b), even if there is some overlap in the lead arrangement direction, if most of them are displaced, camera inspection of the solder joint is performed. Is possible.

【００３５】又、図１１(ａ)(ｂ)に示すＩＣパッケージ
(１)は、封止樹脂(12)内の基板の表面にリードパターン
(７)を形成し、該リードパターン(７)上に複数個のＩＣ
チップ(11)等を接合配置したもので、上記のＩＣパッケ
ージと同様に、隣り合うリード(２)(２)どうしは、一方
が封止樹脂(12)から外向きに突出するとともに、他方が
封止樹脂(12)の裏面へ内向きに屈曲して伸びている。The IC package shown in FIGS. 11 (a) and 11 (b)
(1) is a lead pattern on the surface of the substrate in the sealing resin (12)
(7) is formed, and a plurality of ICs are formed on the lead pattern (7).
The chips (11) and the like are arranged in a jointed manner. Like the above IC package, one of the leads (2) and (2) adjacent to each other protrudes outward from the sealing resin (12) and the other one It is bent inward and extends to the back surface of the sealing resin (12).

【００３６】尚、封止樹脂(12)に突設されたリード(２)
の屈曲形状については、図１３(ａ)乃至(ｌ)に示す如く
種々の変形が可能であって、何れの例においても、側方
及び上方から観察した場合に、隣り合う２本のリード
(２)(２)の接合部(21)(21)の位置は、リード配列方向及
びリード長手方向にずれている。The leads (2) protruding from the sealing resin (12)
13A to 13L can be variously modified, and in any of the examples, the two leads adjacent to each other are observed when observed from the side and the top.
(2) The positions of the joints (21) and (21) of (2) are deviated in the lead arrangement direction and the lead longitudinal direction.

【００３７】図１４乃至図１６は、本発明をＴＣＰに実
施した例を示している。本発明のＴＣＰ(３)は、ポリイ
ミド基材或いはガラス・エポキシ基材等からなる支持フ
ィルム(５)上に、ＩＣチップ(31)の周囲４方向へ延在す
る複数本の銅箔リード(４)が貼着されており、各リード
(４)のインナーリード部(42)がＩＣチップ(31)上のバン
プ(33)と接続され、該接続部は樹脂(32)によって封止さ
れている。14 to 16 show examples in which the present invention is applied to TCP. The TCP (3) of the present invention comprises a support film (5) made of a polyimide base material or a glass / epoxy base material, and a plurality of copper foil leads (4) extending in four directions around the IC chip (31). ) Is attached to each lead
The inner lead portion (42) of (4) is connected to the bump (33) on the IC chip (31), and the connecting portion is sealed with the resin (32).

【００３８】支持フィルム(５)は、ＩＣチップ(31)が搭
載されたベース(51)と、該ベース(51)の各辺の両端部に
夫々突設されたアーム(53)と、同一方向に伸びる一対の
アーム(53)(53)の先端部を互いに連結する帯状のフレー
ム(52)とから構成される。ここで、支持フィルム(５)は
１枚のフィルムキャリアテープを切断して作製される
が、フレーム(52)はベース(51)及びアーム(53)から一
旦、切り離れた後、ベース(51)側へ接近させ、アーム(5
3)の先端部と重ね合わせて接着固定される。The support film (5) has the same direction as the base (51) on which the IC chip (31) is mounted and the arms (53) projecting from both ends of each side of the base (51). It is composed of a pair of arms (53) (53) extending in a vertical direction and a strip-shaped frame (52) for connecting the tips of the arms to each other. Here, the support film (5) is produced by cutting one film carrier tape, but the frame (52) is once separated from the base (51) and the arm (53), and then the base (51). To the side of the arm (5
It is bonded and fixed by overlapping with the tip of 3).

【００３９】複数本のリード(４)は、支持フィルム(５)
上を外方へ伸びて先端部がフレーム(52)に連結固定され
た第１のリード(４ａ)と、ベース(51)の表面から裏面側
へ１８０度屈曲して先端部がベース(51)裏面へ接着テー
プ(45)によって連結固定された第２のリード(４ｂ)とか
ら構成され、第１のリード(４ａ)と第２のリード(４ｂ)
とは交互に設けられている。The plurality of leads (4) are provided on the support film (5).
The first lead (4a) extending upward and having its tip connected and fixed to the frame (52), and the tip of the base (51) bent 180 degrees from the front surface to the back surface side so that the tip portion is the base (51). The first lead (4a) and the second lead (4b) are composed of a second lead (4b) connected and fixed to the back surface by an adhesive tape (45).
And are provided alternately.

【００４０】支持フィルム(５)のフレーム(52)に連結さ
れた第１のリード(４ａ)は、図１６の如くベース(51)と
フレーム(52)に挟まれた領域で、配線板側に膨らんだ円
弧状を呈して、該円弧部が配線板に対する接合部(41)を
形成している。又、支持フィルム(５)のベース(51)の裏
面に連結された第２のリード(４ｂ)は、その先端部が配
線板に対する接合部(41)を形成している。The first lead (4a) connected to the frame (52) of the supporting film (5) is a region between the base (51) and the frame (52) as shown in FIG. It exhibits a bulging arc shape, and the arc portion forms a joint portion (41) with respect to the wiring board. The tip of the second lead (4b) connected to the back surface of the base (51) of the support film (5) forms a joint (41) to the wiring board.

【００４１】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。Therefore, the joint portion (41) of the plurality of leads (4)
In this case, the joint portions of the adjacent leads are separated from each other in the lead arrangement direction and also in the direction orthogonal to the lead arrangement direction.

【００４２】上記ＴＣＰ(３)によれば、リードピッチの
狭小化を図った場合においても、隣り合う接合部(41)(4
1)どうしの間隔は充分に大きくなって、半田ブリッジが
回避されるばかりでなく、各リード(４)の先端部が支持
フィルム(５)に対して一体に連結されているから、従来
の如くリード先端が自由なＴＣＰに比べて、リード(４)
の構造強度が増大する。又、表面実装状態にて、支持フ
ィルム(５)を配線板へ接着固定すれば、各リードは配線
板上のパッドへ押圧され、確実な表面実装が可能であ
る。従って、表面実装時において、従来の如き熱圧着ヘ
ッドによるアウターリード部の下圧は省略出来、ＱＦＰ
等と共に一括リフローによるソルダリングが可能とな
る。尚、接合部(41)がベース(51)の裏面に固定されたリ
ード(４)は、図示の如く円弧状に屈曲して外方へ突出し
ているから、カメラ検査に支障はない。According to the TCP (3), even if the lead pitch is narrowed, the adjacent joints (41) (4)
1) The space between them is large enough to avoid the solder bridge, and the tips of the leads (4) are integrally connected to the support film (5). Lead (4) compared to TCP with a free lead tip
The structural strength of is increased. Further, if the support film (5) is adhesively fixed to the wiring board in the surface mounting state, each lead is pressed against the pad on the wiring board, and reliable surface mounting is possible. Therefore, at the time of surface mounting, the lower pressure of the outer lead part by the conventional thermocompression bonding head can be omitted, and the QFP
It becomes possible to perform soldering by batch reflow together with etc. Incidentally, the lead (4) having the joint portion (41) fixed to the back surface of the base (51) is bent in an arc shape and protrudes outward as shown in the drawing, so that there is no problem in camera inspection.

【００４３】図１７は上記ＴＣＰ(３)の製造工程で作製
されるフィルムキャリアテープ(50)を示しており、該フ
ィルムキャリアテープ(50)には、インナーウィンドウ(5
5)及び、該インナーウィンドウ(55)を包囲して４つのア
ウターウィンドウ(56)が開設されている。FIG. 17 shows a film carrier tape (50) manufactured in the above TCP (3) manufacturing process. The film carrier tape (50) has an inner window (5).
5) and four outer windows 56 are provided surrounding the inner window 55.

【００４４】又、フィルムキャリアテープ(50)上には、
銅箔をエッチングすることによって、インナーリード部
(42)及びアウターリード部(43)(44)からなるリードパタ
ーンが形成されている。前記第１のリードとなる第１ア
ウターリード部(43)は、アウターウィンドウ(56)を横断
して、先端部がアウターウィンドウ(56)の外縁まで伸び
ている。一方、前記第２のリードとなる第２アウターリ
ード部(44)は、アウターウィンドウ(56)内にて終端して
いる。各アウターリード部(43)(44)の先端部は幅広に形
成されている。該幅広部は、テストパッドとして利用す
る他、接着テープとの固定又は半田接合を容易にするた
めに設けたものである。On the film carrier tape (50),
By etching the copper foil, the inner lead part
A lead pattern composed of (42) and outer lead portions (43) and (44) is formed. The first outer lead portion (43) serving as the first lead extends across the outer window (56) and has a tip portion extending to the outer edge of the outer window (56). On the other hand, the second outer lead portion (44) serving as the second lead ends inside the outer window (56). The outer lead portions (43) and (44) are formed to have wide tip ends. The wide part is used not only as a test pad but also for easy fixing to an adhesive tape or soldering.

【００４５】上記フィルムキャリアテープ(50)上にＩＣ
チップを搭載して、インナーボンディング及び樹脂封止
を施した後、図１７の破線に沿って切断して、図１４に
示すベース(51)、フレーム(52)及びアーム(53)からなる
支持フィルム(５)を形成し、ＴＣＰの半製品を得る。IC on the film carrier tape (50)
After the chip is mounted, inner bonding and resin sealing are performed, the chip is cut along the broken line in FIG. 17 to form a support film including a base (51), a frame (52) and an arm (53) shown in FIG. (5) is formed to obtain a semi-finished TCP product.

【００４６】尚、図３１は、本実施例におけるフィルム
キャリアテープ(50)の形状及び後述する３つの実施例
におけるフィルムキャリアテープ(50)の３つの形状
を合成して描いたものである。Incidentally, FIG. 31 is a drawing in which the shape of the film carrier tape (50) in this embodiment and the three shapes of the film carrier tape (50) in the three embodiments described later are combined.

【００４７】図１８(ａ)乃至(ｄ)及び図１９(ａ)(ｂ)
は、上記半製品から本実施例のＴＣＰを完成するまでの
工程を示している。尚、これらの図において、実線の矢
印は、各図に示す状態から次の動作方向を示している。18A to 18D and FIGS. 19A and 19B.
Shows the steps from the semi-finished product to the completion of the TCP of this embodiment. In these figures, the solid arrow indicates the next operation direction from the state shown in each figure.

【００４８】図１８(ａ)(ｂ)の如く、第１及び第２曲げ
ローラ(35)(36)の支持アームによって、フレーム(52)に
連結された第１アウターリード部(43)を下方へ押し下げ
た状態で、吸着ノズル(38)に保持した接着テープ(45)を
第２アウターリード部(44)の先端部に貼付する。As shown in FIGS. 18 (a) and 18 (b), the first outer lead portion (43) connected to the frame (52) is moved downward by the supporting arms of the first and second bending rollers (35) and (36). The adhesive tape (45) held by the suction nozzle (38) is affixed to the tip of the second outer lead part (44) while being pushed down.

【００４９】次に図１８(ｃ)の如く、第１曲げローラ(3
5)によって、第２アウターリード部(44)をリード整形ロ
ーラ(37)に巻き付けて１８０度折り返し、図１８(ｄ)の
如く第２アウターリード部(44)先端の接着テープ(45)を
ベース(51)に接着固定する。Next, as shown in FIG. 18C, the first bending roller (3
5) Wrap the second outer lead part (44) around the lead shaping roller (37) and fold back 180 degrees, and use the adhesive tape (45) at the tip of the second outer lead part (44) as a base as shown in FIG. 18 (d). Adhere and fix to (51)

【００５０】続いて図１９(ａ)の如く、第２曲げローラ
(36)によって、第１アウターリード部(43)の先端部を円
弧状に整形した後、図１９(ｂ)の如く、フレーム(52)の
両端部を押え具(39)によってアーム(53)上へ押圧し、接
着剤によってフレーム(52)の両端部を一対のアーム(53)
(53)の先端部に連結固定する。これによって、図１４乃
至図１６のＴＣＰ(３)が完成する。Then, as shown in FIG. 19A, the second bending roller
After the tip of the first outer lead part (43) is shaped into an arc by the (36), both ends of the frame (52) are pressed by the holding tool (39) to the arm (53) as shown in FIG. 19 (b). Press upwards and glue the ends of the frame (52) to the pair of arms (53).
Connect and fix to the tip of (53). As a result, the TCP (3) shown in FIGS. 14 to 16 is completed.

【００５１】図２０乃至図２２は本発明のＴＣＰ(３)の
他の構成例を示している。該ＴＣＰ(３)においては、互
いに隣接する３本のリード(４)が１組となって、これら
３本のリードの各接合部(41)が互いにリード長手方向に
離間している。20 to 22 show another configuration example of the TCP (3) of the present invention. In the TCP (3), three leads (4) adjacent to each other form a set, and the joint portions (41) of these three leads are separated from each other in the lead longitudinal direction.

【００５２】１組となる３本のリード(４)は、支持フィ
ルム(５)上を外方へ伸びて先端部がフレーム(52)に連結
固定された第１のリード(４ａ)と、ベース(51)の表面か
ら裏面側へ１８０度屈曲して先端部がベース(51)裏面へ
接着テープ(45)によって連結固定された第２のリード
(４ｂ)と、支持フィルム(５)のアウターウィンドウ(56)
内にて終端する第３のリード(４ｃ)とから構成され、該
第３のリード(４ｃ)は、同一方向へ伸びる一対のアーム
(53)(53)間に架設された接着テープ(47)へ連結固定され
ている。A set of three leads (4) comprises a first lead (4a) which extends outwardly on the support film (5) and whose tip is connected and fixed to the frame (52), and a base. A second lead in which the front end of the (51) is bent 180 degrees from the back side and the tip end is connected and fixed to the back side of the base (51) with an adhesive tape (45).
(4b) and the outer window (56) of the support film (5)
A third lead (4c) terminating within the third lead (4c), the third lead (4c) extending in the same direction.
(53) It is connected and fixed to an adhesive tape (47) installed between (53).

【００５３】前記第１及び第３のリード(４ａ)(４ｃ)は
夫々、図２２の如く配線板側に膨らんだ円弧状を呈し
て、該円弧部が配線板に対する接合部(41)(41)を形成し
ている。又、前記第２のリード(４ｂ)は、その先端部が
配線板に対する接合部(41)を形成している。The first and third leads (4a) (4c) each have an arcuate shape which bulges toward the wiring board side as shown in FIG. 22, and the arcuate portions join the wiring board (41) (41). ) Is formed. The tip of the second lead (4b) forms a joint (41) with the wiring board.

【００５４】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。Therefore, the joint portion (41) of the plurality of leads (4)
In this case, the joint portions of the adjacent leads are separated from each other in the lead arrangement direction and also in the direction orthogonal to the lead arrangement direction.

【００５５】本実施例においては、図３１のに示す形
状のフィルムキャリアテープ(50)を作製して、ＴＣＰの
半製品を得る。該フィルムキャリアテープ(50)において
は、前記第１のリードとなる第１アウターリード部(43)
が、アウターウィンドウ(56)を横断して、先端部がアウ
ターウィンドウ(56)の外縁まで伸びている。一方、前記
第２及び第３のリードとなる第２及び第３アウターリー
ド部(44)(46)は、アウターウィンドウ(56)内にて終端し
ている。各アウターリード部(43)(44)の先端部は幅広に
形成されている。In this embodiment, a TCP carrier semi-finished product is obtained by producing a film carrier tape (50) having the shape shown in FIG. In the film carrier tape (50), the first outer lead portion (43) serving as the first lead.
However, the tip portion extends to the outer edge of the outer window (56) across the outer window (56). On the other hand, the second and third outer lead portions (44) and (46), which are the second and third leads, terminate in the outer window (56). The outer lead portions (43) and (44) are formed to have wide tip ends.

【００５６】図２３(ａ)(ｂ)(ｃ)及び図２４(ａ)(ｂ)
は、上記半製品から本実施例のＴＣＰを完成するまでの
工程を示している。図２３(ａ)(ｂ)に示す如く、テスト
ピンを兼ねた３本の押圧片(48ａ)(48ｂ)(48ｃ)によっ
て、第１、第２及び第３アウターリード部(43)(44)(46)
を、段違いに配置した３つの受け具(49ａ)(49ｂ)(49ｃ)
上へ押圧する。23 (a) (b) (c) and FIGS. 24 (a) (b)
Shows the steps from the semi-finished product to the completion of the TCP of this embodiment. As shown in FIGS. 23 (a) and 23 (b), the three pressing pieces (48a), (48b), and (48c) also serving as test pins are used to form the first, second, and third outer lead portions (43) (44). (46)
The three receiving members (49a) (49b) (49c) arranged in different stages
Press up.

【００５７】ここで、第２アウターリード部(44)及び第
３アウターリード部(46)が押圧されるべき受け具(49ｂ)
(49ｃ)上には、予め接着テープ(45)(47)が供給されてお
り、図２３(ｂ)の如く第２及び第３アウターリード部(4
4)(46)の各先端部は接着テープ(45)(47)に固定される。Here, the receiving member (49b) to which the second outer lead portion (44) and the third outer lead portion (46) should be pressed.
The adhesive tapes (45) and (47) are previously supplied on the (49c), and the second and third outer lead parts (4
4) Each tip of (46) is fixed to the adhesive tape (45) (47).

【００５８】このとき、前記３本の押圧片(48ａ)(48ｂ)
(48ｃ)によって、ＩＣチップの動作テストが行なわれ
る。At this time, the three pressing pieces (48a) (48b)
The operation test of the IC chip is performed by (48c).

【００５９】次に図２３(ｃ)の如く、３つの受け具(49
ａ)(49ｂ)(49ｃ)を水平方向に駆動して、フレーム(52)
をアーム(53)の先端部の下方へ移動させる。その後、矢
印で示す如く、２つの受け具(49ａ)(49ｃ)を上昇させ
て、接着テープ(47)の両端部を夫々一対のアーム(53)(5
3)の中間部に接着固定すると共に、フレーム(52)の両端
部を夫々一対のアーム(53)(53)の先端部に接着固定する
(図２４(ａ)参照)。Next, as shown in FIG. 23 (c), three receiving members (49
a) (49b) (49c) are driven horizontally to move the frame (52)
Is moved below the tip of the arm (53). After that, as shown by the arrow, the two receiving members (49a) (49c) are lifted, and both ends of the adhesive tape (47) are respectively paired with the pair of arms (53) (5).
Adhesive fixing to the middle part of 3), and both ends of the frame (52) to the tip of the pair of arms (53) (53).
(See FIG. 24 (a)).

【００６０】続いて図２４(ａ)の如く、第１アウターリ
ード部(43)及び第３アウターリード部(46)を押圧片(48
ａ)(48ｃ)によって夫々円弧状に整形すると共に、第２
アウターリード部(44)を押圧片(48ｂ)によって下方へ折
り曲げる。Subsequently, as shown in FIG. 24 (a), the first outer lead portion (43) and the third outer lead portion (46) are pressed against the pressing piece (48).
a) (48c) shaped the arc shape respectively, and the second
The outer lead portion (44) is bent downward by the pressing piece (48b).

【００６１】最後に図２４(ｂ)の如く、第２アウターリ
ード部(44)を曲げローラ(34)によって更にベース(51)の
裏面へ向けて折り曲げ、第２アウターリード部(44)先端
の接着テープ(45)をベース(51)の裏面に接着固定する。
これによって図２０乃至図２２に示すＴＣＰ(３)が完成
する。Finally, as shown in FIG. 24 (b), the second outer lead portion (44) is further bent toward the back surface of the base (51) by the bending roller (34), and the tip of the second outer lead portion (44) is bent. The adhesive tape (45) is adhesively fixed to the back surface of the base (51).
This completes the TCP (3) shown in FIGS.

【００６２】図２５、図２６及び図２７は、本発明の更
に他のＴＣＰ(３)の構成例を示している。該ＴＣＰ(３)
の支持フィルム(５)には、４つのアウターウィンドウ(5
6)の内側に夫々ミドルウィンドウ(57)が開設されてお
り、両ウィンドウ(56)(57)間に中間帯(58)が形成されて
いる。FIG. 25, FIG. 26 and FIG. 27 show an example of the configuration of yet another TCP (3) of the present invention. TCP (3)
The support film (5) for the four outer windows (5
A middle window (57) is opened inside each of (6), and an intermediate zone (58) is formed between the windows (56) and (57).

【００６３】１組となる２本のリードの内、第１のリー
ド(４ａ)は、支持フィルム(５)上を外方へ伸びてミドル
ウィンドウ(57)及びアウターウィンドウ(56)を横断し、
リード先端部がフレーム(52)に連結固定されている。
又、第２のリード(４ｂ)は、ミドルウィンドウ(57)内に
て、ベース(51)の表面から裏面側へ１８０度屈曲して、
リード先端部が、ベース(51)裏面へ接着固定されてい
る。Of the two leads forming one set, the first lead (4a) extends outward on the support film (5) and crosses the middle window (57) and the outer window (56),
The lead tips are connected and fixed to the frame (52).
The second lead (4b) is bent 180 degrees from the front surface to the back surface of the base (51) in the middle window (57),
The tip of the lead is adhesively fixed to the back surface of the base (51).

【００６４】該ＴＣＰ(３)においては、図２７に示す如
く、前記第１のリード(４ａ)がアウターウィンドウ(56)
内にて円弧状に屈曲し、該円弧部によって接合部(41)を
形成している。In the TCP (3), as shown in FIG. 27, the first lead (4a) has an outer window (56).
The inner part is bent into an arc shape, and the arcuate part forms a joint (41).

【００６５】尚、ベース(51)裏面に固定された第２のリ
ード(４ｂ)は、図２６に示す如くリード先端部(41ａ)を
幅広に形成して、テストパッド兼用の接合部(41)とする
ことも出来る。The second lead (4b) fixed to the back surface of the base (51) has a lead tip portion (41a) formed wide as shown in FIG. 26 to form a joint portion (41) which also serves as a test pad. You can also say

【００６６】上記ＴＣＰ(３)の製造に際しては、図３１
のに示す形状のフィルムキャリアテープ(50)を作製し
て、ＴＣＰの半製品を得る。該フィルムキャリアテープ
(50)においては、前記第１のリードとなる第１アウター
リード部(43)が、ミドルウィンドウ(57)及びアウターウ
ィンドウ(56)を横断し、先端部は更にフィルムキャリア
テープ(50)上を外方へ伸びて、先端部にテストパッド(4
0)を形成している。尚、第２のリード先端部(41ａ)を用
いて諸テストを行なうことも可能である。When the TCP (3) is manufactured, the process shown in FIG.
A semi-finished TCP product is obtained by producing a film carrier tape (50) having the shape shown in (3). The film carrier tape
In (50), the first outer lead part (43) serving as the first lead crosses the middle window (57) and the outer window (56), and the tip part thereof further extends over the film carrier tape (50). Extend outward and attach the test pad (4
0) is formed. It is also possible to perform various tests using the second lead tip portion (41a).

【００６７】又、前記第２のリードとなる第２アウター
リード部(44)はミドルウィンドウ(57)にて終端してい
る。The second outer lead portion (44), which is the second lead, terminates in the middle window (57).

【００６８】上記フィルムキャリアテープ(50)を切断し
て得た半製品から本実施例のＴＣＰ(３)を完成する工程
は、上述の実施例と同様に、押圧片やローラを用いて容
易に構成することが出来るので、説明を省略する。The process of completing the TCP (3) of this embodiment from the semi-finished product obtained by cutting the film carrier tape (50) can be easily performed by using a pressing piece or a roller as in the above-mentioned embodiment. Since it can be configured, the description is omitted.

【００６９】図２８、図２９及び図３０は、本発明のＴ
ＣＰ(３)の更に他の構成例を示している。該ＴＣＰ(３)
においては、支持フィルム(５)にアウターウィンドウ(5
6)を開設して、一対のアーム(53)(53)及びフレーム(52)
が形成されている。又、ＩＣチップ(11)から導かれた複
数本のリードは、支持フィルム(５)上を外方へ伸びて先
端部がフレーム(52)に連結固定された第１のリード(４
ａ)と、ベース(51)の表面から裏面側へ１８０度屈曲し
て先端部がベース(51)裏面へ接着固定された第２のリー
ド(４ｂ)とから構成されている。28, 29 and 30 show the T of the present invention.
9 shows still another configuration example of CP (3). TCP (3)
In the case of the support film (5), the outer window (5
6) is opened, and a pair of arms (53) (53) and frame (52)
Are formed. Further, the plurality of leads led from the IC chip (11) extend outward on the support film (5), and the first lead (4) whose tip is connected and fixed to the frame (52).
a) and a second lead (4b) that is bent 180 degrees from the front surface of the base (51) to the back surface and has its tip end bonded and fixed to the back surface of the base (51).

【００７０】支持フィルム(５)のフレーム(52)に連結さ
れた第１のリード(４ａ)は、図３０の如く配線板側に膨
らんだ円弧状を呈して、該円弧部が配線板に対する接合
部(41)を形成している。又、支持フィルム(５)のベース
(51)の裏面に固定された第２のリード(４ｂ)は、その先
端部が配線板に対する接合部(41)を形成している。The first lead (4a) connected to the frame (52) of the support film (5) has an arcuate shape bulging toward the wiring board side as shown in FIG. 30, and the arcuate portion is joined to the wiring board. The part (41) is formed. Also, the base of the support film (5)
The second lead (4b) fixed to the back surface of (51) has a tip portion forming a joint portion (41) to the wiring board.

【００７１】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。Therefore, the joint portion (41) of the plurality of leads (4)
In this case, the joint portions of the adjacent leads are separated from each other in the lead arrangement direction and also in the direction orthogonal to the lead arrangement direction.

【００７２】上記ＴＣＰ(３)の製造に際しては、図３１
のに示す形状のフィルムキャリアテープ(50)を作製し
て、ＴＣＰの半製品を得る。該フィルムキャリアテープ
(50)においては、第１アウターリード部(43)及び第２ア
ウターリード部(44)の双方が、アウターウィンドウ(56)
を横断し、先端部は更にフィルムキャリアテープ(50)上
を外方へ伸びて、先端部に夫々テストパッド(40)を形成
している。When the TCP (3) is manufactured, the process shown in FIG.
A semi-finished TCP product is obtained by producing a film carrier tape (50) having the shape shown in (3). The film carrier tape
In the (50), both the first outer lead part (43) and the second outer lead part (44) are the outer window (56).
And the tip portion further extends outward on the film carrier tape (50) to form a test pad (40) at the tip portion.

【００７３】又、第２アウターリード部(44)には、アウ
ターウィンドウ(56)の外縁の近傍に、細幅部(44ａ)が形
成されている。Further, the second outer lead portion (44) has a narrow width portion (44a) formed in the vicinity of the outer edge of the outer window (56).

【００７４】上記フィルムキャリアテープ(50)を用いた
ＴＣＰ製造工程においては、ＩＣチップ搭載後、各テス
トパッド(40)を用いてＩＣチップの動作テストを行な
う。In the TCP manufacturing process using the film carrier tape (50), after the IC chip is mounted, an operation test of the IC chip is performed using each test pad (40).

【００７５】その後、アウターウィンドウ(56)を伸びる
各リード(４)を押圧片によって同時に押圧する。これに
よって、第１のリード(４)は切断せず、第２のリード
(４)のみが前記細幅部(44ａ)にて切断することになる。
尚、第２のリード(４)の切断部近傍(41ｂ)は図示の如く
幅広に形成して、前記押圧による切断を容易にすること
も出来る。Then, the leads 4 extending through the outer window 56 are simultaneously pressed by the pressing pieces. As a result, the first lead (4) is not cut and the second lead (4) is not cut.
Only (4) will be cut at the narrow portion (44a).
The vicinity (41b) of the cutting portion of the second lead (4) may be formed wide as shown to facilitate the cutting by the pressing.

【００７６】そして、上述の実施例と同様、フィルムキ
ャリアテープ(50)の切断、ローラ等を用いたリードフォ
ーミング工程を経て、図２８乃至図３０のＴＣＰ(３)を
完成するのである。Then, as in the above-mentioned embodiment, the TCP (3) shown in FIGS. 28 to 30 is completed through the cutting of the film carrier tape (50) and the lead forming process using a roller or the like.

【００７７】図３２に示すＴＣＰ(３)は、上下２段にＩ
Ｃチップ(31)(31)を具え、これらのＩＣチップが封止樹
脂(32)によって一体化されている。該ＴＣＰは、一対の
ＴＣＰパッケージを上下に重ねて一体化することによっ
て作製出来る。TCP (3) shown in FIG.
The C chip (31) (31) is provided, and these IC chips are integrated by a sealing resin (32). The TCP can be manufactured by stacking a pair of TCP packages on top of each other and integrating them.

【００７８】上段のＩＣチップ(31)から導かれた第１の
リード(４ａ)は外方へ伸びてフレーム(52)に連結固定さ
れ、下段のＩＣチップ(31)から導かれた第２のリード
(４ｂ)は１８０度折り曲げられて、先端部が接着テープ
(45)を介してベース(51)の裏面に固定されている。The first lead (4a) led from the upper IC chip (31) extends outward and is connected and fixed to the frame (52), and the second lead (4a) led from the lower IC chip (31). Reed
(4b) is bent 180 degrees and the tip is adhesive tape
It is fixed to the back surface of the base (51) via (45).

【００７９】又、上記第１のリード(４ａ)と第２のリー
ド(４ｂ)とは、リード配列方向に位相がずれており、こ
れによって、隣り合う接合部(41)(41)どうしは、リード
配列方向に離間すると共に、リード長手方向にも離間し
ている。Further, the first lead (4a) and the second lead (4b) are out of phase with each other in the lead arrangement direction, whereby the adjacent joint portions (41) (41) are In addition to being separated in the lead arrangement direction, they are also separated in the lead longitudinal direction.

【００８０】図３３(ａ)(ｂ)(ｃ)(ｄ)、図３４(ａ)(ｂ)
(ｃ)(ｄ)、及び図３５(ａ)(ｂ)(ｃ)(ｄ)は、夫々リード
形状が異なる本発明ＴＣＰの変形例を示しており、いず
れのＴＣＰにおいても、隣り合うリードの接合部(41)(4
1)どうしは、リード配列方向に離間すると共に、リード
長手方向にも離間している。33 (a) (b) (c) (d), FIGS. 34 (a) (b)
35C, 35D, and 35A, 35B, 35C, and 35D show modified examples of the TCP of the present invention in which the lead shapes are different from each other. Junction (41) (4
1) They are separated from each other in the lead arrangement direction and also in the lead longitudinal direction.

【００８１】図３６、図３７及び図３８に示す表面実装
電子部品は、本発明の完成に至る過程で出願人が案出し
た新規なＩＣパッケージ構造を採用したものであって、
パッケージ本体の外面には、銅箔をエッチングして形成
したリードパターン(７)を具えている。以下、斯種ＩＣ
パッケージをフィルムリードパッケージ(６)と称する。The surface mount electronic parts shown in FIGS. 36, 37 and 38 employ a novel IC package structure devised by the applicant in the course of completing the present invention.
The outer surface of the package body is provided with a lead pattern (7) formed by etching a copper foil. Below, such IC
The package is called a film lead package (6).

【００８２】フィルムリードパッケージ(６)は、図３８
の如く中央部が開口した基体(84)を具え、該基体(84)の
開口部にＩＣチップ(61)を収容すると共に、基体(84)の
外面をリードフィルム(８)によって包み込んている。The film lead package (6) is shown in FIG.
As described above, the base (84) having the central portion opened is provided, the IC chip (61) is accommodated in the opening of the base (84), and the outer surface of the base (84) is wrapped with the lead film (8).

【００８３】リードフィルム(８)は、ベースフィルム(8
1)の表面に、外方へ向かって四方に伸びる複数本のリー
ドパターン(７)を形成したもので、各リードパターン
(７)のインナーリード部(72)がＩＣチップ(61)上のバン
プ(64)へインナーボンディングされ、該ボンディング部
を樹脂(63)にて封止している。The lead film (8) is a base film (8
On the surface of 1), a plurality of lead patterns (7) extending outward in all directions are formed.
The inner lead portion (72) of (7) is inner-bonded to the bump (64) on the IC chip (61), and the bonding portion is sealed with the resin (63).

【００８４】又、リードパターン(７)は、インナーリー
ド部(72)から基体(84)の表面に沿って外方へ伸び、アウ
ターリード部(73)は、基体(84)の側面から裏面へ伸び
て、先端部に幅広の接合部(71)を形成している。The lead pattern (7) extends outward from the inner lead portion (72) along the surface of the base body (84), and the outer lead portion (73) extends from the side surface of the base body (84) to the back surface. It extends to form a wide joint (71) at the tip.

【００８５】前記複数本のリードパターン(７)の配線板
に対する接合部は、図３６に示す様に、隣接する接合部
(71)どうしが、リード配列方向に離間すると共に、リー
ド長手方向にも離間している。As shown in FIG. 36, the joint portions of the plurality of lead patterns (7) to the wiring board are adjacent joint portions.
(71) They are separated from each other in the lead arrangement direction and also in the lead longitudinal direction.

【００８６】図３９及び図４０は、上記フィルムリード
パッケージ(６)の作製に用いる複合包装フィルム(80)を
示しており、絶縁性ベースフィルム(81)の表面に銅箔等
の導体フィルム(82)を貼着したものである。尚、図３９
において、一点鎖線は折曲げ線を示し、破線は必要に応
じて切断する場合の切断線を示している。39 and 40 show a composite wrapping film (80) used for producing the film lead package (6), in which a conductive film (82) such as copper foil is formed on the surface of the insulating base film (81). ) Is attached. Note that FIG.
In, the alternate long and short dash line indicates a bending line, and the broken line indicates a cutting line for cutting as required.

【００８７】ベースフィルム(81)の裏面には、図４０の
如く前記折曲げ線に沿って切込み(83)が凹設され、折曲
げ精度を担保している。該切込み(83)は、ベースフィル
ム(81)を最小限の厚さ、例えば１０〜３０μm程度の厚
さだけ残す深さに形成する。As shown in FIG. 40, a notch (83) is formed in the back surface of the base film (81) along the bending line to ensure the bending accuracy. The notch (83) is formed to a depth that leaves the base film (81) to a minimum thickness, for example, a thickness of about 10 to 30 μm.

【００８８】上記複合包装フィルム(80)の導体フィルム
(82)に対し、写真製版技術によるエッチングを施して、
図４１に示す如くインナーリード部(72)及びアウターリ
ード部(73)を有するリードパターン(７)を形成し、リー
ドフィルム(８)を得る。Conductor film of the composite packaging film (80)
For (82), etching by photoengraving technology is applied,
As shown in FIG. 41, a lead pattern (7) having an inner lead portion (72) and an outer lead portion (73) is formed to obtain a lead film (8).

【００８９】リードパターン(７)の形状は、例えば図３
９に二点鎖線で示す如く、アウターリード部(73)の一部
を幅広に形成して、該幅広部を接合部(71)とする。又、
接合部(71)から更に外方へ伸ばして、先端部にテストパ
ッド(74)を形成することも出来る。該テストパッド(74)
によって、配線板との半田接合の確実性も担保される。The shape of the lead pattern (7) is, for example, as shown in FIG.
As indicated by a two-dot chain line in FIG. 9, a part of the outer lead portion (73) is formed wide, and the wide portion is used as the joint portion (71). or,
The test pad (74) can be formed at the tip by extending further outward from the joint (71). The test pad (74)
As a result, the reliability of solder connection with the wiring board is also ensured.

【００９０】図４２に示す如く中央開口(85)を有するガ
ラス製の基体(84)を作製し、該基体(84)を図４３の如く
リードフィルム(８)によって包み込んで、リードフィル
ム(８)を基体(84)表面に接着剤等によって固定する。As shown in FIG. 42, a glass substrate (84) having a central opening (85) is prepared, and the substrate (84) is wrapped with a lead film (8) as shown in FIG. 43 to obtain a lead film (8). Is fixed to the surface of the substrate (84) with an adhesive or the like.

【００９１】この様にして得られたフィルムリード枠体
(88)の開口(85)にＩＣチップを収容し、インナーボンデ
ィング、樹脂封止を施せば、図３６乃至図３８に示すフ
ィルムリードパッケージ(６)が完成する。尚、フィルム
リードパッケージ(６)には、複数個のＩＣチップを搭載
することも可能である。Film lead frame body thus obtained
When the IC chip is housed in the opening (85) of (88), and inner bonding and resin sealing are performed, the film lead package (6) shown in FIGS. 36 to 38 is completed. A plurality of IC chips can be mounted on the film lead package (6).

【００９２】図４４(ａ)(ｂ)(ｃ)は、フィルムリードパ
ッケージ(６)の他の構成例における製造工程を示してい
る。図４４(ａ)の如く、比較的厚肉のベースフィルム(8
6)の裏面に、折曲げのための切込み(87)を凹設し、該ベ
ースフィルム(86)の表面に導体フィルム(82)を形成し
て、複合包装フィルム(80)を作製する。該切込み(87)も
前記同様に、ベースフィルム(81)を１０〜３０μm程度
の厚さだけ残す深さに形成する。FIGS. 44 (a), (b) and (c) show the manufacturing process in another configuration example of the film lead package (6). As shown in Fig. 44 (a), a relatively thick base film (8
A cut (87) for bending is recessed in the back surface of 6), and a conductor film (82) is formed on the surface of the base film (86) to produce a composite packaging film (80). The notch (87) is also formed in a depth to leave the base film (81) by a thickness of about 10 to 30 μm as in the above.

【００９３】その後、導体フィルム(82)にエッチングを
施して、図４４(ｂ)の如くリードパターン(７)を形成
し、リードフィルム(８)を得る。Then, the conductor film (82) is etched to form a lead pattern (7) as shown in FIG. 44 (b), and a lead film (8) is obtained.

【００９４】次に上記リードフィルム(８)を切込み(87)
に沿って折り曲げ、図４４(ｃ)の如くフィルムリード枠
体(89)を形成する。そして、該フィルムリード枠体(89)
に対して、前記同様にチップマウント、インナーボンデ
ィング、樹脂封止を施せば、基本的には図３６乃至図３
８と同一構造のフィルムリードパッケージ(６)が完成す
る。Next, the lead film (8) is cut (87).
The film lead frame body (89) is formed by bending along the line as shown in FIG. And the film lead frame (89)
On the other hand, if chip mounting, inner bonding, and resin sealing are performed in the same manner as described above, basically, FIGS.
A film lead package 6 having the same structure as 8 is completed.

【００９５】図４５は、他のフィルムリードパッケージ
(６)の構成例を示している。該フィルムリードパッケー
ジ(６)においては、リードパターン(７)が形成されたフ
ィルムリード枠体の表面にＩＣチップ(61)を搭載して、
該ＩＣチップ(61)とリードパターン(７)のインナーリー
ド部(72)とをワイヤー(62)によってボンディングしてい
る。又、ＩＣチップ(61)はインナーリード部(72)上にバ
ンプを介して直付けすることも可能である。FIG. 45 shows another film lead package.
The structural example of (6) is shown. In the film lead package (6), the IC chip (61) is mounted on the surface of the film lead frame body on which the lead pattern (7) is formed,
The IC chip (61) and the inner lead portion (72) of the lead pattern (7) are bonded by a wire (62). Further, the IC chip (61) can be directly mounted on the inner lead portion (72) via bumps.

【００９６】図４６(ａ)は、上記フィルムリードパッケ
ージ(６)のフィルムリード枠体を形成するための複合包
装フィルム(80)を示しており、該複合包装フィルム(80)
にエッチングを施した後、切込み(87)に沿って折り曲げ
ることによって、図４６(ｂ)のフィルムリード枠体(89)
を得る。尚、リードパターン(７)は、エッチングに限ら
ず、印刷、メッキ等によっても容易に形成出来る。FIG. 46 (a) shows a composite packaging film (80) for forming the film lead frame body of the film lead package (6), and the composite packaging film (80) is shown.
After etching the film, fold it along the notch (87) to obtain the film lead frame body (89) of FIG. 46 (b).
To get The lead pattern (7) can be easily formed not only by etching but also by printing, plating or the like.

【００９７】図５０は、フィルムリードパッケージ(６)
の更に他の構成例を示している。該フィルムリードパッ
ケージ(６)においては、リードパターン(７)が形成され
たフィルムリード枠体の表面にＩＣチップ(61)を搭載し
て、該ＩＣチップ(61)は、リードパターン(７)のインナ
ーリード部(72)へバンプ(64)を介して直付けされてい
る。FIG. 50 shows a film lead package (6).
3 shows another example of the configuration of FIG. In the film lead package (6), an IC chip (61) is mounted on the surface of the film lead frame body on which the lead pattern (7) is formed. It is directly attached to the inner lead portion (72) through the bump (64).

【００９８】図４７(ａ)(ｂ)、図４８及び図４９は、上
記フィルムリードパッケージ(６)の製造工程を示してい
る。先ず図４７(ａ)の如く周囲４箇所に夫々一対のスリ
ット(81ａ)(81ｂ)が開設されたベースフィルム(81)を作
製する。該スリット(81ａ)(81ｂ)の断面形状を図４９に
示す。47 (a) (b), FIG. 48 and FIG. 49 show the manufacturing process of the film lead package (6). First, as shown in FIG. 47 (a), a base film (81) having a pair of slits (81a) (81b) formed at four locations around the periphery thereof is produced. The cross-sectional shape of the slits (81a) (81b) is shown in FIG.

【００９９】その後、図４７(ｂ)の如く、該ベースフィ
ルムの表面に、アウターリード部の長さが交互に異なる
複数本のリードパターン(７)をエッチングによって形成
し、更に該リードパターン(７)のインナーリード部にバ
ンプを介してＩＣチップ(61)を搭載し、樹脂封止を施
す。この状態で、各リードの先端部に形成した拡大部を
利用して、ＩＣチップ(61)の動作テストを行なう。Thereafter, as shown in FIG. 47 (b), a plurality of lead patterns (7) in which the outer lead portions have different lengths are alternately formed on the surface of the base film by etching, and the lead patterns (7) are further formed. ), The IC chip (61) is mounted on the inner lead portion via a bump, and resin sealing is performed. In this state, the operation test of the IC chip (61) is performed using the enlarged portion formed at the tip of each lead.

【０１００】次に上記複合包装フィルム(80)に対して、
図４７(ｂ)の破線に沿う切断加工を施し、図４８及び図
４９に示すリードフィルム(８)を得る。該リードフィル
ム(８)においては、前記切断加工によってベースフィル
ムの周辺部が切り離されるが、リードパターン(７)によ
って連結状態は保たれることになる。Next, with respect to the composite packaging film (80),
The lead film (8) shown in FIGS. 48 and 49 is obtained by performing a cutting process along the broken line in FIG. 47 (b). In the lead film (8), the peripheral portion of the base film is separated by the cutting process, but the connected state is maintained by the lead pattern (7).

【０１０１】そして、該リードフィルム(８)を図５０の
如く折り畳んで、本実施例のフィルムリードパッケージ
(６)を完成する。該フィルムリードパッケージ(６)によ
れば、図４９から図５０の折曲げ工程にて、リードパタ
ーン(７)に無理な力が作用しない。尚、一対のスリット
(81ａ)(81ｂ)の断面形状は種々変更可能であり、何れか
一方のスリットを幅広に開設して、他方を省略すること
も可能である。Then, the lead film (8) is folded as shown in FIG. 50 to obtain the film lead package of this embodiment.
Complete (6). According to the film lead package (6), an unreasonable force does not act on the lead pattern (7) in the bending process of FIGS. 49 to 50. A pair of slits
The sectional shapes of (81a) and (81b) can be variously changed, and it is also possible to open one of the slits wide and omit the other.

【０１０２】上述の各種フィルムリードパッケージ(６)
によれば、エッチング、印刷、メッキ等によって、極め
て微細なリード幅及びリード間隔(例えば４０μm)のリ
ードパターン(７)を精度良く形成することが可能であ
る。この様にリードピッチが狭小化した場合でも、上記
ベースフィルム(81)及び基体(84)を、配線板の基体と同
一資材によって形成することにより、温度変化に伴う伸
縮を均一化して、半田接合部の位置ずれを防止すること
が出来る。Various film lead packages described above (6)
According to the method, the lead pattern (7) having an extremely fine lead width and lead spacing (for example, 40 μm) can be accurately formed by etching, printing, plating or the like. Even when the lead pitch is narrowed in this way, the base film (81) and the base body (84) are formed of the same material as the base body of the wiring board, so that the expansion and contraction due to the temperature change are made uniform, and the solder joint is formed. It is possible to prevent the displacement of the parts.

【０１０３】更には、ベースフィルム(81)及び基体(84)
をＩＣチップとも同一膨張係数の資材(例えば、ガラ
ス、セラミック、フレキ等)とすれば、ＩＣチップをバ
ンプを介して直付けする際の位置ずれを防止することが
出来る。Furthermore, the base film (81) and the substrate (84)
If the IC chip and the IC chip are made of a material having the same expansion coefficient (for example, glass, ceramics, flex, etc.), it is possible to prevent the displacement when the IC chip is directly attached via the bump.

【０１０４】尚、上記フィルムリードパッケージ(６)の
構造は、隣り合う接合部(71)(71)どうしがリード長手方
向にずれた本発明の表面実装電子部品に限らず、リード
配列方向に並ぶ接合部が一直線上に揃った従来の一般的
な表面実装電子部品にも採用出来るのは勿論である。The structure of the film lead package (6) is not limited to the surface mount electronic component of the present invention in which the adjacent joint portions (71) (71) are displaced in the lead longitudinal direction, but is arranged in the lead arrangement direction. Needless to say, it can also be applied to conventional general surface mount electronic components in which the joint portions are aligned.

【０１０５】本発明に係る表面実装電子部品は、上述の
リードフレームからなるＱＦＰ、エッチングされた銅箔
からなるＴＣＰ及びフィルムリードパッケージの構造を
組み合わせて構成することも可能であって、斯種の組合
せパッケージ(９)の構成例について説明する。The surface mount electronic component according to the present invention can also be configured by combining the above-mentioned structure of QFP consisting of the lead frame, TCP consisting of the etched copper foil, and the film lead package. A configuration example of the combination package (9) will be described.

【０１０６】図５１に示す組合せパッケージ(９)は、Ｑ
ＦＰ構造とフィルムリードパッケージ構造を組み合わせ
たもので、下段にはリードパターン(７)を具えたフィル
ムリードパッケージ構造、上段にはリード(２)を具えた
ＱＦＰ構造を配置して、ＩＣチップ(94)は、ワイヤー(9
6)によってリードパターン(７)及びリード(２)とボンデ
ィングされている。The combination package (9) shown in FIG.
This is a combination of the FP structure and the film lead package structure. The film lead package structure with the lead pattern (7) is arranged in the lower stage, and the QFP structure with the lead (2) is arranged in the upper stage. ) Is the wire (9
It is bonded to the lead pattern (7) and the lead (2) by 6).

【０１０７】リード(２)の接合部(21)とリードパターン
(７)の接合部(71)とは、リード配列方向に位相をずらし
て形成されると共に、リード長手方向にも離間してい
る。Joining part (21) of lead (2) and lead pattern
The joint portion (71) of (7) is formed with a phase shift in the lead arrangement direction, and is also separated in the lead longitudinal direction.

【０１０８】上記組合せパッケージ(９)の製造において
は、図５２に示す如くリードパターン(７)を形成したフ
ィルムリード枠体(97)上に、リード部(23)及びタイバー
(24)を具えたリードフレーム(22)を設置し、ワイヤー(9
6)によるボンディング、樹脂封止を施した後、通常のＱ
ＦＰと同様にタイバーカット、リードフォーミングを施
す。In manufacturing the combination package (9), the lead portion (23) and the tie bar are formed on the film lead frame body (97) having the lead pattern (7) as shown in FIG.
Install the leadframe (22) with (24) and wire (9
After bonding and resin sealing according to 6), normal Q
Tie bar cutting and lead forming are performed as in FP.

【０１０９】又図５３(ａ)(ｂ)に示す組合せパッケージ
(91)は、上下２段にＩＣチップ(94)(95)を配置し、上段
のＩＣチップ(94)はＱＦＰ構造とし、下段のＩＣチップ
(95)はフィルムリードパッケージ構造としたものであ
る。該組合せパッケージ(91)においても、図示の如く、
リード(２)の接合部(21)とリードパターン(７)の接合部
(71)とは、リード配列方向に位相をずらして形成される
と共に、リード長手方向にも離間している。The combination package shown in FIGS. 53 (a) and 53 (b).
(91) has IC chips (94) and (95) arranged in upper and lower two stages, the upper IC chip (94) has a QFP structure, and the lower IC chip
(95) has a film lead package structure. Also in the combination package (91), as shown in the drawing,
Joint (21) of lead (2) and joint of lead pattern (7)
(71) is formed with a phase shifted in the lead arrangement direction, and is also separated in the lead longitudinal direction.

【０１１０】更に図５４に示す組合せパッケージ(92)
は、リード(２)を具えたリードフレーム構造と、リード
パターン(７)を具えたフィルムリードパッケージ構造を
形成したもので、ＩＣチップ(94)はバンプ(33)によって
リードパターン(７)のインナーリード部へボンディング
され、該リードパターン(７)のインナーリード部とリー
ド(２)とが直接に接合されている。Further, the combination package (92) shown in FIG. 54.
Is a lead frame structure having the leads (2) and a film lead package structure having the lead patterns (7). The IC chip (94) is formed by the bumps (33) on the inner side of the lead pattern (7). The inner lead portion of the lead pattern (7) and the lead (2) are bonded directly to the lead portion.

【０１１１】パッケージ本体の側面に突設された複数本
のリード(２)は、外向きに突出したリード(２)と、基板
(84)の表面から側面を経て裏面へ伸びたリードパターン
(７)とが交互に設けられ、隣り合う接合部(21)(71)どう
しが、リード配列方向に離間すると共に、リード長手方
向にも離間している。尚、該組合せパッケージ(92)の平
面図は図５３(ｂ)と同様である。The plurality of leads (2) projecting from the side surface of the package body are the leads (2) protruding outward and the substrate (2).
Lead pattern that extends from the surface of (84) to the back surface through the side surface
(7) are alternately provided, and the adjacent joint portions (21) and (71) are separated from each other in the lead arrangement direction and also in the lead longitudinal direction. The plan view of the combination package (92) is similar to that of FIG. 53 (b).

【０１１２】又、図５５及び図５６に示す組合せパッケ
ージ(93)は、同一平面上に、リードパターン(７)を具え
たフィルムリードパッケージ構造と、リード(４)を具え
たＴＣＰ構造を設けたもので、リードパターン(７)及び
リード(４)のインナーリード部が夫々ＩＣチップ(94)と
ボンディングされている。The combination package (93) shown in FIGS. 55 and 56 has a film lead package structure having the lead pattern (7) and a TCP structure having the leads (4) on the same plane. The inner lead portions of the lead pattern (7) and the lead (4) are bonded to the IC chip (94), respectively.

【０１１３】フィルムリード枠体(97)の裏面には、図５
６に示す如くリードパターン(７)を接合部(71)から更に
伸ばして、リード先端部にテストパッド(74)を形成して
いる。該組合せパッケージ(93)においても、隣り合うリ
ード(４)とリードパターン(７)の接合部(41)(71)どうし
が、リード配列方向に離間すると共に、リード長手方向
にも離間している。On the back surface of the film lead frame body (97), as shown in FIG.
As shown in FIG. 6, the lead pattern (7) is further extended from the joint portion (71) to form a test pad (74) at the tip of the lead. Also in the combination package (93), the joint portions (41) (71) of the adjacent lead (4) and lead pattern (7) are separated from each other in the lead arrangement direction and also in the lead longitudinal direction. ..

【０１１４】上記組合せパッケージ(93)の作製に際して
は、図５７に示す如く、フィルムリード枠体(97)を包囲
して、インナーウィンドウ(55)及びアウターウィンドウ
(56)が開設されたフィルムキャリアテープ(50)を設置す
る。When the combination package (93) is manufactured, as shown in FIG. 57, the film lead frame body (97) is surrounded and the inner window (55) and the outer window are formed.
Install the film carrier tape (50) with (56).

【０１１５】該フィルムキャリアテープ(50)において
は、前記ＩＣチップ(94)から導かれたリード(４)がイン
ナーウィンドウ(55)及びアウターウィンドウ(56)を横断
して外方へ伸び、アウターウィンドウ(56)の外縁に幅広
の接合部(41)が形成されている。該リード(４)は、接合
部(41)から更にフィルムキャリアテープ(50)上を外方へ
伸びて、先端部にテストパッド(74)が形成されている。In the film carrier tape (50), the leads (4) led from the IC chip (94) extend outwardly across the inner window (55) and the outer window (56) to form an outer window. A wide joint portion (41) is formed on the outer edge of the (56). The lead (4) further extends outwardly on the film carrier tape (50) from the joint portion (41), and a test pad (74) is formed at the tip.

【０１１６】上記フィルムキャリアテープ(50)を図５７
の破線に沿って切断した後、図５５の如くリード(４)を
１８０度折り返し、フレーム(52)をベース(51)の裏面へ
接着固定して、組合せパッケージ(93)を完成するのであ
る。The film carrier tape (50) shown in FIG.
After cutting along the broken line, the lead (4) is folded back 180 degrees as shown in FIG. 55, and the frame (52) is adhesively fixed to the back surface of the base (51) to complete the combination package (93).

【０１１７】上述の何れの実施例においても、複数本の
リードの配線板に対する接合部は、隣り合うリードの接
合部どうしが、リード配列方向とは直交する方向に間隔
をおいて形成されているから、リード幅をマスク目詰り
の発生しない最小限の値に設定した上で、前記間隔を適
度な大きさに設定することにより、半田ブリッジを防止
すると共に、リードピッチを０.３ｍｍ以下に狭小化す
ることが出来る。In any of the above-described embodiments, the joint portion of the plurality of leads to the wiring board is formed such that the joint portions of the adjacent leads are spaced from each other in the direction orthogonal to the lead arrangement direction. Therefore, by setting the lead width to the minimum value that does not cause mask clogging, and by setting the above interval to an appropriate size, solder bridges are prevented and the lead pitch is narrowed to 0.3 mm or less. Can be transformed.

【０１１８】又、配線板への表面実装後の半田接合部の
検査においては、各リード毎の半田接合部は、リード配
列方向に間隔をおいて、互いに重なることなく並んでい
るから、半田付け不良の有無を漏れなく検査することが
出来る。Further, in the inspection of the solder joint portion after surface mounting on the wiring board, the solder joint portions of the respective leads are arranged in the lead arrangement direction at intervals so as not to overlap with each other, so that soldering is performed. It is possible to inspect for defects without omission.

【０１１９】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。The above description of the embodiments is for explaining the present invention, and should not be construed as limiting the invention described in the claims or reducing the scope. The configuration of each part of the present invention is not limited to the above embodiment, and it is needless to say that various modifications can be made within the technical scope described in the claims.

【０１２０】例えば本発明は、ＳＯＰに実施することも
可能である。又、隣接するリード間の適所にハンダレジ
ストを施すことは常套手段であって、上記実施例では説
明を省略した。For example, the present invention can be implemented in SOP. Further, it is a conventional means to apply a solder resist in a proper place between the adjacent leads, and the description thereof is omitted in the above embodiment.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る表面実装電子部品であるＩＣパッ
ケージの裏面を示す斜視図である。FIG. 1 is a perspective view showing a back surface of an IC package which is a surface mount electronic component according to the present invention.

【図２】上記ＩＣパッケージの裏面図である。FIG. 2 is a rear view of the IC package.

【図３】上記ＩＣパッケージの断面図である。FIG. 3 is a cross-sectional view of the IC package.

【図４】上記ＩＣパッケージを製造するための樹脂封止
工程を示す図であって、(ａ)は平面、(ｂ)は側面から見
た図である。4A and 4B are diagrams showing a resin sealing process for manufacturing the IC package, wherein FIG. 4A is a plan view and FIG. 4B is a side view.

【図５】タイバーカット工程を示す図であって、(ａ)は
平面、(ｂ)は側面から見た図である。5A and 5B are diagrams showing a tie bar cutting step, wherein FIG. 5A is a plan view and FIG. 5B is a side view.

【図６】一方のリードについてのリード切断及び折曲げ
工程を示す図であって、(ａ)は平面、(ｂ)は側面から見
た図である。6A and 6B are views showing a lead cutting and bending process for one lead, wherein FIG. 6A is a plan view and FIG. 6B is a side view.

【図７】前記一方のリードについてのリードフォーミン
グ工程を示す図であって、(ａ)は平面、(ｂ)は側面から
見た図である。7A and 7B are views showing a lead forming process for the one lead, wherein FIG. 7A is a plan view and FIG. 7B is a side view.

【図８】他方のリードについてのリード切断及びリード
フォーミング工程を示す図であって、(ａ)は平面、(ｂ)
は側面から見た図である。8A and 8B are views showing a lead cutting and lead forming process for the other lead, wherein FIG. 8A is a plane and FIG.
Is a side view.

【図９】ＩＣパッケージの他の構成例を示す断面図であ
る。FIG. 9 is a cross-sectional view showing another configuration example of the IC package.

【図１０】上記ＩＣパッケージの作製に用いる２種類の
ＩＣパッケージの平面図である。FIG. 10 is a plan view of two types of IC packages used for manufacturing the IC package.

【図１１】ＩＣパッケージの更に他の構成例を示し、
(ａ)は平面、(ｂ)は断面を示す図である。FIG. 11 shows still another configuration example of the IC package,
(a) is a plane and (b) is a figure which shows a cross section.

【図１２】配線板上に形成された半田ペースト層のパタ
ーンを示す平面図である。FIG. 12 is a plan view showing a pattern of a solder paste layer formed on a wiring board.

【図１３】ＩＣパッケージのリード形状の各種変形例を
示す側面図である。FIG. 13 is a side view showing various modifications of the lead shape of the IC package.

【図１４】本発明に係る表面実装電子部品であるＴＣＰ
の平面図である。FIG. 14 is a TCP which is a surface mount electronic component according to the present invention.
FIG.

【図１５】上記ＴＣＰの裏面図である。FIG. 15 is a back view of the TCP.

【図１６】上記ＴＣＰの要部を示す断面図である。FIG. 16 is a cross-sectional view showing a main part of the TCP.

【図１７】上記ＴＣＰの製造に用いるフィルムキャリア
テープの平面図である。FIG. 17 is a plan view of a film carrier tape used for manufacturing the TCP.

【図１８】上記ＴＣＰの製造工程の前半を示す側面図で
ある。FIG. 18 is a side view showing the first half of the TCP manufacturing process.

【図１９】上記製造工程の後半を示す側面図である。FIG. 19 is a side view showing the latter half of the manufacturing process.

【図２０】ＴＣＰの他の構成例の要部を示す平面図であ
る。FIG. 20 is a plan view showing a main part of another configuration example of TCP.

【図２１】上記ＴＣＰの要部を示す裏面図である。FIG. 21 is a rear view showing the main part of the TCP.

【図２２】上記ＴＣＰの要部を示す断面図である。FIG. 22 is a cross-sectional view showing the main parts of the TCP.

【図２３】上記ＴＣＰの製造工程の前半を示す側面図で
ある。FIG. 23 is a side view showing the first half of the TCP manufacturing process.

【図２４】上記製造工程の後半を示す側面図である。FIG. 24 is a side view showing the latter half of the manufacturing process.

【図２５】ＴＣＰの更に他の構成例の要部を示す平面図
である。FIG. 25 is a plan view showing a main part of still another configuration example of TCP.

【図２６】上記ＴＣＰの要部を示す裏面図である。FIG. 26 is a rear view showing the main part of the TCP.

【図２７】上記ＴＣＰの要部を示す断面図である。FIG. 27 is a cross-sectional view showing the main parts of the TCP.

【図２８】ＴＣＰの更に他の構成例の要部を示す平面図
である。FIG. 28 is a plan view showing the main parts of still another configuration example of the TCP.

【図２９】上記ＴＣＰの要部を示す裏面図である。FIG. 29 is a rear view showing the main part of the TCP.

【図３０】上記ＴＣＰの要部を示す断面図である。FIG. 30 is a cross-sectional view showing the main parts of the TCP.

【図３１】前記４種類のＴＣＰの製造に用いるフィルム
キャリアテープを合成して示す平面図である。FIG. 31 is a plan view showing a composite film carrier tape used for manufacturing the four types of TCPs.

【図３２】ＴＣＰの他の構成例の要部を示す断面図であ
る。FIG. 32 is a cross-sectional view showing the main parts of another configuration example of TCP.

【図３３】ＴＣＰのリード形状の各種変形例を示す一部
破断側面図である。FIG. 33 is a partially cutaway side view showing various modifications of the TCP lead shape.

【図３４】他のリード形状の変形例を示す一部破断側面
図である。FIG. 34 is a partially cutaway side view showing another modification of the lead shape.

【図３５】更に他のリード形状の変形例を示す一部破断
側面図である。FIG. 35 is a partially cutaway side view showing still another modification of the lead shape.

【図３６】本発明に係る表面実装電子部品であるフィル
ムリードパッケージの裏面を示す斜視図である。FIG. 36 is a perspective view showing the back surface of a film lead package that is a surface-mount electronic component according to the present invention.

【図３７】上記フィルムリードパッケージの平面図であ
る。FIG. 37 is a plan view of the film lead package.

【図３８】上記フィルムリードパッケージの断面図であ
る。FIG. 38 is a cross-sectional view of the film lead package.

【図３９】上記フィルムリードパッケージの製造に用い
る複合包装フィルムの平面図である。FIG. 39 is a plan view of a composite packaging film used for manufacturing the film lead package.

【図４０】上記複合包装フィルムの断面図である。FIG. 40 is a cross-sectional view of the composite packaging film.

【図４１】上記複合包装フィルムから作製されるリード
フィルムの断面図である。FIG. 41 is a cross-sectional view of a lead film produced from the composite packaging film.

【図４２】上記フィルムリードパッケージの製造に用い
る基体の断面図である。FIG. 42 is a cross-sectional view of a substrate used for manufacturing the film lead package.

【図４３】前記基体をリードフィルムによって包装して
なるフィルムリード枠体の断面図である。FIG. 43 is a cross-sectional view of a film lead frame body obtained by wrapping the substrate with a lead film.

【図４４】他のフィルムリード枠体の製造工程を示す断
面図である。FIG. 44 is a cross-sectional view showing the process of manufacturing another film lead frame.

【図４５】フィルムリードパッケージの他の構成例を示
す断面図である。FIG. 45 is a cross-sectional view showing another configuration example of the film lead package.

【図４６】上記フィルムリードパッケージの製造工程を
示す断面図である。FIG. 46 is a cross-sectional view showing the manufacturing process of the film lead package.

【図４７】フィルムリードパッケージの更に他の構成例
における製造工程の前半を示す平面図である。FIG. 47 is a plan view showing the first half of a manufacturing process in still another configuration example of the film lead package.

【図４８】上記製造工程の後半を示す平面図である。FIG. 48 is a plan view showing the latter half of the manufacturing process.

【図４９】図４８に対応する断面図である。49 is a cross-sectional view corresponding to FIG. 48.

【図５０】完成したフィルムリードパッケージの断面図
である。FIG. 50 is a cross-sectional view of the completed film lead package.

【図５１】本発明に係る表面実装電子部品である組合せ
パッケージの要部を示す断面図である。FIG. 51 is a cross-sectional view showing the main parts of a combination package that is a surface-mount electronic component according to the present invention.

【図５２】上記組合せパッケージの製造工程の要部を示
す平面図である。FIG. 52 is a plan view showing a main part of a manufacturing process of the combination package.

【図５３】他の組合せパッケージの構成例の要部を示
し、(ａ)は断面、(ｂ)は平面を示す図である。FIG. 53 is a view showing a main part of a configuration example of another combination package, (a) is a cross-sectional view, and (b) is a plan view.

【図５４】更に他の組合せパッケージの構成例の要部を
示す断面図である。FIG. 54 is a cross-sectional view showing the main parts of a configuration example of still another combination package.

【図５５】更に他の組合せパッケージの構成例の要部を
示す断面図である。FIG. 55 is a cross-sectional view showing the main parts of a configuration example of still another combination package.

【図５６】上記組合せパッケージの要部を示す裏面図で
ある。FIG. 56 is a rear view showing the main parts of the combination package.

【図５７】上記組合せパッケージの製造工程の要部を示
す平面図である。FIG. 57 is a plan view showing a main part of a manufacturing process of the combination package.

【図５８】従来のＩＣパッケージであるＱＦＰの一部破
断斜視図である。FIG. 58 is a partially cutaway perspective view of a QFP which is a conventional IC package.

【図５９】従来のＩＣパッケージであるＳＯＰの斜視図
である。FIG. 59 is a perspective view of a SOP which is a conventional IC package.

【図６０】従来のＴＣＰの斜視図である。FIG. 60 is a perspective view of a conventional TCP.

【符号の説明】[Explanation of symbols]

(１) ＩＣパッケージ (２) リード (21) 接合部 (３) ＴＣＰ (４) リード (41) 接合部 (６) フィルムリードパッケージ (７) リードパターン (71) 接合部 (９) 組合せパッケージ (1) IC package (2) Lead (21) Joint (3) TCP (4) Lead (41) Joint (6) Film lead package (7) Lead pattern (71) Joint (9) Combination package

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 半導体集積回路を内蔵し、該半導体集積
回路を包囲して、配線板へ接合されるべき複数本のリー
ドの配列を設けた表面実装電子部品において、前記複数
本のリードの配線板に対する接合部は、隣り合うリード
の接合部どうしが、互いにリード配列方向へずれると共
に、リード配列方向とは直交する方向へ離間しているこ
とを特徴とする表面実装電子部品。1. A surface mount electronic component, which comprises a semiconductor integrated circuit, surrounds the semiconductor integrated circuit, and is provided with an array of a plurality of leads to be bonded to a wiring board, wherein wiring of the plurality of leads is provided. The surface mount electronic component is characterized in that, in the joint portion to the plate, the joint portions of adjacent leads are displaced from each other in the lead arrangement direction and are separated from each other in the direction orthogonal to the lead arrangement direction. 【請求項２】 少なくとも１個のＩＣチップ(11)を封止
樹脂(12)内に収納し、該封止樹脂(12)の周辺から複数本
のリード(２)を突設して、扁平なＩＣパッケージ(１)を
構成している請求項１に記載の表面実装電子部品。2. At least one IC chip (11) is housed in a sealing resin (12), and a plurality of leads (2) project from the periphery of the sealing resin (12) to form a flat surface. The surface-mounted electronic component according to claim 1, which constitutes a simple IC package (1). 【請求項３】 封止樹脂(12)から外向きに伸びるリード
(２)と、封止樹脂(12)の底面へ内向きに伸びるリード
(２)とが交互に配列されている請求項２に記載の表面実
装電子部品。3. A lead extending outward from the sealing resin (12).
(2) and leads extending inward to the bottom of the sealing resin (12)
The surface mount electronic component according to claim 2, wherein (2) and (2) are arranged alternately. 【請求項４】 絶縁性支持フィルム(５)の表面に、金属
箔からなる複数本のリード(４)が四方へ延在して形成さ
れ、該リードのインナーリード部(42)にＩＣチップ(31)
を接合し、該リードのアウターリード部(43)(44)には、
配線板に対する接合部(41)を形成して、テープキャリア
パッケージを構成している請求項１に記載の表面実装電
子部品。4. A plurality of leads (4) made of a metal foil are formed on the surface of an insulating support film (5) so as to extend in all directions, and an IC chip () is formed on the inner lead portion (42) of the leads. 31)
The outer lead portions (43) and (44) of the lead,
The surface mount electronic component according to claim 1, wherein the tape carrier package is configured by forming a joint portion (41) with respect to the wiring board. 【請求項５】 絶縁性支持フィルム(５)は、ＩＣチップ
(31)が搭載されるべきベース(51)と、該ベース(51)の周
囲に間隔をおいて配置されると共にベース(51)と一体に
連結されたフレーム(52)とを具え、隣り合う２つのアウ
ターリード部(43)(44)の内、一方の第１アウターリード
部(43)は、ベース(51)上からフレーム(52)上へ伸びて、
ベース(51)上面に連結固定され、ベース(51)とフレーム
(52)に挟まれた領域に接合部(41)を形成し、他方の第２
アウターリード部(44)は、ベース(51)とフレーム(52)の
間にて略１８０度屈曲し、先端がベース(51)の裏面に連
結固定され、該連結固定部の裏面に接合部(41)を形成し
ている請求項４に記載の表面実装電子部品。5. The insulating support film (5) is an IC chip.
Adjacent to each other are provided a base (51) on which (31) is to be mounted and a frame (52) which is arranged around the base (51) with a space and is integrally connected to the base (51). Of the two outer lead parts (43) (44), one first outer lead part (43) extends from above the base (51) to above the frame (52),
Connected and fixed to the upper surface of the base (51), the base (51) and the frame
The joint part (41) is formed in the region sandwiched by (52) and the second part of the other part is formed.
The outer lead part (44) is bent approximately 180 degrees between the base (51) and the frame (52), the tip is connected and fixed to the back surface of the base (51), and the joint part ( 41. The surface mount electronic component according to claim 4, which forms 41). 【請求項６】 少なくとも上下２段のテープキャリアパ
ッケージを一体化して構成され、各テープキャリアパッ
ケージには、絶縁性支持フィルム(５)の表面に、金属箔
からなる複数本のリード(４)が四方へ延在して形成さ
れ、該リードのインナーリード部(42)にＩＣチップ(31)
を接合し、上段のＩＣチップ(31)から導かれたリード
(４)は外向きに伸びて、その先端或いは近傍に、配線板
に対する接合部(41)が形成され、下段のＩＣチップ(31)
から導かれたリード(４)は略１８０度折り返されて、そ
の先端或いは近傍に、配線板に対する接合部(41)が形成
されている請求項１に記載の表面実装電子部品。6. At least two upper and lower tape carrier packages are integrally formed, and each tape carrier package has a plurality of leads (4) made of metal foil on the surface of an insulating support film (5). The IC chip (31) is formed to extend in all directions and is attached to the inner lead portion (42) of the lead.
And leads led from the upper IC chip (31)
The reference numeral (4) extends outwardly, and a joint portion (41) to the wiring board is formed at the tip or in the vicinity thereof, and the lower IC chip (31) is formed.
The surface mount electronic component according to claim 1, wherein the lead (4) guided from is folded back approximately 180 degrees, and a joint portion (41) to the wiring board is formed at the tip or in the vicinity thereof. 【請求項７】 中央部にＩＣチップ(61)を搭載した扁平
なパッケージ本体を具え、該パッケージ本体には、金属
箔からなる複数本のリードパターン(７)が、パッケージ
本体の表面から側面を経て裏面へ延在して形成され、パ
ッケージ本体の表面に形成されたインナーリード部(72)
がＩＣチップ(61)とボンディングされ、パッケージ本体
の裏面に伸びたアウターリード部(73)が、配線板に対す
る接合部(71)を形成している請求項１に記載の表面実装
電子部品。7. A flat package main body having an IC chip (61) mounted in the center thereof, wherein a plurality of lead patterns (7) made of metal foil are provided on the package main body from the surface to the side surface. Inner lead part (72) formed on the front surface of the package body by being extended to the back surface
2. The surface mount electronic component according to claim 1, wherein the outer lead portion (73) extending to the back surface of the package body is bonded to the IC chip (61) to form a joint portion (71) to the wiring board. 【請求項８】 リードパターン(７)は、絶縁性のベース
フィルム(81)上にエッチングによって形成され、該リー
ドパターン(７)及びベースフィルム(81)からなるリード
フィルム(８)によって、パッケージ本体を包み込んでい
る請求項７に記載の表面実装電子部品。8. The lead pattern (7) is formed on an insulating base film (81) by etching, and the lead film (8) including the lead pattern (7) and the base film (81) forms a package body. The surface mount electronic component according to claim 7, which encloses 【請求項９】 リードパターン(７)は、絶縁性のベース
フィルム(81)上にエッチングによって形成され、該リー
ドパターン(７)及びベースフィルム(81)からなるリード
フィルム(８)の周辺部を、ベースフィルム(81)を内側へ
向けて折り畳み、該ベースフィルム(81)によってパッケ
ージ本体を形成している請求項７に記載の表面実装電子
部品。9. The lead pattern (7) is formed by etching on an insulating base film (81), and a peripheral portion of the lead film (8) including the lead pattern (7) and the base film (81) is formed. The surface-mounted electronic component according to claim 7, wherein the base film (81) is folded inward, and the package body is formed by the base film (81). 【請求項１０】 夫々少なくとも１個のＩＣチップを内
蔵した複数のＩＣパッケージを上下に積層して一体化
し、各ＩＣパッケージの周辺から伸びる複数本のリード
は、ＩＣパッケージ毎に異なる形状を有すると共に、Ｉ
Ｃパッケージの積層面に沿う方向へリードの位置がずれ
ている請求項１に記載の表面実装電子部品。10. A plurality of IC packages each incorporating at least one IC chip are vertically stacked and integrated, and a plurality of leads extending from the periphery of each IC package have a different shape for each IC package. , I
The surface mount electronic component according to claim 1, wherein the positions of the leads are displaced in the direction along the laminated surface of the C package. 【請求項１１】 少なくとも１個のＩＣチップ(94)を搭
載すると共に周面に金属箔からなる複数本のリードパタ
ーン(７)が形成された第１のパッケージ本体と、複数本
のリード(２)が突設された第２のパッケージ本体を一体
に具え、前記リードパターン(７)は、第１パッケージ本
体の表面から側面を経て裏面へ延在し、パッケージ表面
に形成されたインナーリード部がＩＣチップ(94)とボン
ディングされ、パッケージ裏面に伸びたアウターリード
部が配線板に対する接合部(71)を形成し、前記リード
(２)は、基端部が前記ＩＣチップと接続されると共に、
先端部が配線板に対する接合部(21)を形成し、リードパ
ターン(７)とリード(２)とは、リード配列方向へ位置が
ずれている請求項１に記載の表面実装電子部品。11. A first package body on which at least one IC chip (94) is mounted and a plurality of lead patterns (7) made of a metal foil are formed on a peripheral surface, and a plurality of leads (2). ) Is integrally provided, the lead pattern (7) extends from the front surface of the first package body to the back surface through the side surface, and the inner lead portion formed on the package surface is formed. The outer lead portion, which is bonded to the IC chip (94) and extends on the back surface of the package, forms a joint portion (71) with respect to the wiring board.
In (2), the base end is connected to the IC chip, and
The surface mount electronic component according to claim 1, wherein the tip portion forms a joint portion (21) with respect to the wiring board, and the lead pattern (7) and the lead (2) are displaced in the lead arrangement direction. 【請求項１２】 ＩＣチップ(94)を包囲して、金属箔か
らなる複数本のリードパターン(７)が形成された第１の
枠体と、複数本のリード(２)が突設された第２の枠体を
配置して、前記ＩＣチップ(94)及び第１、第２の枠体を
一体化し、前記リードパターン(７)は、第１の枠体の表
面から側面を経て裏面へ延在して、枠体の表面に形成さ
れたインナーリード部がＩＣチップ(94)とボンディング
され、枠体の裏面に伸びたアウターリード部が、配線板
に対する接合部(71)を形成し、前記リード(２)は、第２
の枠体から外向きに突出して、その先端に配線板に対す
る接合部(21)を形成し、リードパターン(７)とリード
(２)とは、リード配列方向へ位置がずれている請求項１
に記載の表面実装電子部品。12. A first frame body, which surrounds an IC chip (94), on which a plurality of lead patterns (7) made of metal foil are formed, and a plurality of leads (2) are projected. A second frame body is arranged to integrate the IC chip (94) and the first and second frame bodies, and the lead pattern (7) extends from the front surface of the first frame body to the rear surface through the side surface. The inner lead portion that extends and is formed on the front surface of the frame body is bonded to the IC chip (94), and the outer lead portion that extends to the rear surface of the frame body forms the joint portion (71) to the wiring board, The lead (2) is the second
Of the lead pattern (7) and the lead
The position (2) is displaced in the lead arrangement direction.
The surface mount electronic component described in. 【請求項１３】 ＩＣチップが設置されるべきインナー
ウィンドウ(55)を包囲して複数のアウターウィンドウ(5
6)が開設された非金属製フィルム(50)の表面に、金属箔
をエッチング加工してなる複数本のリードパターンを形
成し、インナーウィンドウ(55)から伸びてアウターウィ
ンドウ(56)を横断し、アウターウィンドウ(56)の外縁ま
で伸びる第１のリードパターンと、インナーウィンドウ
(55)から伸びてアウターウィンドウ(56)内にて終端する
第２のリードパターンとが交互に形成されているテープ
キャリアパッケージ用のフレーム。13. A plurality of outer windows (5) surrounding an inner window (55) on which an IC chip is to be installed.
On the surface of the non-metallic film (50) in which (6) has been opened, multiple lead patterns formed by etching a metal foil are formed and extend from the inner window (55) and cross the outer window (56). , The first lead pattern extending to the outer edge of the outer window (56) and the inner window
A frame for a tape carrier package in which second lead patterns extending from (55) and terminating in the outer window (56) are alternately formed.
JP4165634A 1991-11-29 1992-06-24 Surface mount electronic components and manufacturing method Expired - Lifetime JP2537325B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4165634A JP2537325B2 (en) 1991-11-29 1992-06-24 Surface mount electronic components and manufacturing method
KR1019930008071A KR930024126A (en) 1992-05-12 1993-05-11 Surface Mount Devices and Their Semifinished Products
EP19930107675 EP0569949A3 (en) 1992-05-12 1993-05-11 Surface mount components and semifinished products thereof
US08/059,547 US5440452A (en) 1992-05-12 1993-05-12 Surface mount components and semifinished products thereof
US08/419,388 US5568363A (en) 1992-05-12 1995-04-10 Surface mount components and semifinished products thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-357376 1991-11-29
JP35737691 1991-11-29
JP4165634A JP2537325B2 (en) 1991-11-29 1992-06-24 Surface mount electronic components and manufacturing method

Publications (2)

Publication Number Publication Date
JPH05211204A true JPH05211204A (en) 1993-08-20
JP2537325B2 JP2537325B2 (en) 1996-09-25

Family

ID=26490295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4165634A Expired - Lifetime JP2537325B2 (en) 1991-11-29 1992-06-24 Surface mount electronic components and manufacturing method

Country Status (1)

Country Link
JP (1) JP2537325B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (en) * 1993-07-15 1995-03-20 Nec Corp Semiconductor device and its outer lead
EP0653789A2 (en) * 1993-11-16 1995-05-17 International Business Machines Corporation Electronic package structure and method of making same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50132647U (en) * 1974-04-17 1975-10-31
JPS5769765A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Sealed body of semiconductor device
JPS57148362A (en) * 1981-03-10 1982-09-13 Nec Corp Semiconductor device
JPS593549U (en) * 1982-06-29 1984-01-11 富士通株式会社 semiconductor equipment
JPS6025159U (en) * 1983-07-28 1985-02-20 松下電子工業株式会社 lead frame
JPS629652A (en) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp Semiconductor device
JPS6242549A (en) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd Package for electronic part and manufacture thereof
JPH0276849U (en) * 1988-12-02 1990-06-13
JP3006831U (en) * 1994-07-15 1995-01-31 パール金属株式会社 BBQ stove

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50132647U (en) * 1974-04-17 1975-10-31
JPS5769765A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Sealed body of semiconductor device
JPS57148362A (en) * 1981-03-10 1982-09-13 Nec Corp Semiconductor device
JPS593549U (en) * 1982-06-29 1984-01-11 富士通株式会社 semiconductor equipment
JPS6025159U (en) * 1983-07-28 1985-02-20 松下電子工業株式会社 lead frame
JPS629652A (en) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp Semiconductor device
JPS6242549A (en) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd Package for electronic part and manufacture thereof
JPH0276849U (en) * 1988-12-02 1990-06-13
JP3006831U (en) * 1994-07-15 1995-01-31 パール金属株式会社 BBQ stove

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (en) * 1993-07-15 1995-03-20 Nec Corp Semiconductor device and its outer lead
EP0653789A2 (en) * 1993-11-16 1995-05-17 International Business Machines Corporation Electronic package structure and method of making same
EP0653789A3 (en) * 1993-11-16 1995-08-30 Ibm Electronic package structure and method of making same.

Also Published As

Publication number Publication date
JP2537325B2 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
US5568363A (en) Surface mount components and semifinished products thereof
US20030209815A1 (en) Semiconductor device and its manufacturing method
JPH04192596A (en) Mounting structure of electronic component
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
JP2537325B2 (en) Surface mount electronic components and manufacturing method
EP1494319B1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
EP3470366B1 (en) Reducing vibration of a mems installation on a printed circuit board
JPH07114216B2 (en) Method of mounting film carrier type semiconductor device
JP2669756B2 (en) Surface mount components and semi-finished products
JPH06252334A (en) Semiconductor device
JPH08191111A (en) Electronic part package
JP2595881B2 (en) Method for fixing lead terminals of surface mount type integrated circuit package
KR0123425B1 (en) Semiconductor package and the mounting method having cut outer lead
JP2773707B2 (en) Manufacturing method of hybrid integrated circuit device
JPH0810192Y2 (en) Semiconductor mounting structure
JP2536568B2 (en) Lead frame
JPH05235108A (en) Manufacture of film carrier tape
JPH04329659A (en) Hybrid integrated circuit device and manufacture thereof
JPH05206359A (en) Semiconductor electronic component and method for mounting the same
JPH0513500A (en) Tape carrier package
JPH0563026A (en) Film carrier semiconductor device
JPH04370995A (en) Surface mounting method for pga type electronic component
JPH0629443A (en) Manufacture of hybrid integrated circuit
KR20050018151A (en) A stack package and it's manufacture method
JPH05167239A (en) Method of mounting tab package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514