JPH05210436A - 制御可能なバスターミネータ - Google Patents

制御可能なバスターミネータ

Info

Publication number
JPH05210436A
JPH05210436A JP4238838A JP23883892A JPH05210436A JP H05210436 A JPH05210436 A JP H05210436A JP 4238838 A JP4238838 A JP 4238838A JP 23883892 A JP23883892 A JP 23883892A JP H05210436 A JPH05210436 A JP H05210436A
Authority
JP
Japan
Prior art keywords
transistor
resistor
resistor network
bus
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4238838A
Other languages
English (en)
Other versions
JP2711777B2 (ja
Inventor
Robert A Mammano
エー ママーノ ロバート
Mark Jordan
ジョーダン マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUNAITOROODE CORP
Unitrode Corp
Original Assignee
YUNAITOROODE CORP
Unitrode Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUNAITOROODE CORP, Unitrode Corp filed Critical YUNAITOROODE CORP
Publication of JPH05210436A publication Critical patent/JPH05210436A/ja
Application granted granted Critical
Publication of JP2711777B2 publication Critical patent/JP2711777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 物理的に取り外されることなく、バスに電気
的に接続され得且つバスから電気的に切り離され得るバ
スターミネータを提供する。 【構成】 調整された電圧を発生することが可能な電圧
調整器と、複数の抵抗器であって、各抵抗器はバスにお
ける導体のうちのそれぞれの導体に接続され得る、もの
と、複数の電気的に制御可能なスイッチとを具備してお
り、各スイッチは、抵抗器のうちのそれぞれの抵抗器と
電圧調整器との間に接続されており、これらのスイッチ
は、これらのスイッチが第１の状態にあるときには、抵
抗器が電圧調整器と接続するのを可能にし、これらのス
イッチが第２の状態にあるときには、抵抗器が電圧調整
器と接続するのを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、計算機バスに関し、よ
り詳細には、計算機バス用の制御可能なバスターミネー
タに関する。
【０００２】
【従来の技術】計算機システムにおいては、処理装置、
記憶装置、及び入出力（Ｉ／Ｏ）装置は、バスによって
互いに接続されている。バスは、一連の導体のであり、
各導体は、バスを介して装置間で伝送されるべきデータ
又は制御情報（例えば、装置アドレスであって、バスに
よって伝送されつつあるデータが、何時そして何処へ伝
送されるべきかを決定するもの）を表す信号を伝送する
ことが可能である。バス上を伝送される信号は、急速に
変化する双安定電圧レベルの形をとる。これらの電圧レ
ベルは、バスに接続されている各装置内に組み込まれて
いるバスドライバにより、導体上に送出される。装置間
での最適な信号パワー伝送と最少の信号反射とのため
に、バスは、そのインピーダンスがバスドライバのイン
ピーダンスと整合するようにして終端させられなければ
ならない。更に、バスインピーダンスは、ほぼ一定に保
持されなければならない。
【０００３】
【発明が解決しようとする課題】一般的に、バスターミ
ネータは、モジュラー装置の形をとる。バスターミネー
タは、終端を提供すべく、バス上に物理的に挿入される
と共に、例えばバスが延長される場合には、バスターミ
ネータは、終端を除去すべく、バスから物理的に取り外
される。バスの終端のそのような変化は、バスへの物理
的なアクセスを必要とし、これは、装置及びバスを保護
しているエンクロージャを開けることを必要とする。
【０００４】本発明の目的は、物理的に取り外されるこ
となく、バスに電気的に接続され得且つバスから電気的
に切り離され得るバスターミネータを提供することであ
る。
【０００５】本発明の他の目的は、バスターミネータが
バスから切り離される際に、その内部電源が実質的に縮
小され得るバスターミネータを提供することである。
【０００６】
【課題を解決するための手段】本発明に係る、計算機バ
ス用の制御可能なバスターミネータは、制御信号によ
り、バスに電気的に接続され且つバスから電気的に切り
離される。
【０００７】バスターミネータは、電圧調整部と制御部
と一連のバス終端抵抗器とを備えており、各バス終端抵
抗器は、それを調整された電圧に接続するためのトラン
ジスタスイッチに接続されている。電圧調整部は、バス
終端抵抗器を切り離すのと同じ信号を用いてその電圧調
整部をオフする出力低下回路を含んでいる。
【０００８】制御部は、単一の外部信号電圧レベルを用
いており、この単一の外部信号電圧レベルは、一連のバ
ス終端トランジスタスイッチがスイッチングすることを
引き起こすと共に、電力消費を減少させるべく、電圧調
整部がオン・オフすることを引き起こす。一実施例にお
いては、制御部は、スイッチングが起こるところの電圧
レベルを決定するためのコンパレータを含んでいる。
【０００９】
【実施例】図１を参照するに、計算機システムは、一連
の装置１０を含んでおり、各装置は、プロセッサ１４と
バス１２を介して接続されていると共に、相互にバス１
２を介して接続されている。バス１２の各端部は、ター
ミネータ１６で終端している。
【００１０】図２を参照するに、本発明に係る制御可能
なバスターミネータ９０は、制御部９２、電圧調整部９
４及びスイッチング部９６に分けられ得る。制御部９２
は、バス１２の、一連の抵抗器９８を介する、電圧調整
部９４への接続を、抵抗器９８と電圧調整部９４との間
に接続されている一連のスイッチ１００によって制御す
る。図示されている実施例においては、制御部９２は、
切断コンパレータ１０２を含んでおり、この切断コンパ
レータは、その入力端子１０６のうちの１つに与えられ
る切断制御信号に応答して、その出力端子１０４に制御
電圧を生成する。切断制御信号がハイであると、切断コ
ンパレータ１０２の出力信号は、一連のスイッチ１００
を開成させると共に、電圧調整部９４の電圧調整器１１
４をオフする。切断制御信号がローであると、電圧調整
部９４が活性化されると共に、スイッチ１００が閉成さ
せられ、バス１２が、抵抗器９８を介して電圧調整部９
４に接続される。このように、切断制御信号は、制御可
能なバスターミネータ９０が、システムから物理的に取
り外されることなく、バス１２、及び電源端子１１６を
介して電源に電気的に接続され、又はそれらから電気的
に切断されることを可能にする。
【００１１】図３を参照するに、電圧調整部９４は、電
圧差動増幅器１２０を含んでおり、この電圧差動増幅器
は、バンドギャップ基準電圧源１２４に接続されている
第１の入力端子１２２を有している。図示されている実
施例においては、バンドギャップ基準電圧源１２４から
出力される基準電圧は２．８５Ｖに設定されているが、
別の電圧レベルを生成すべく、他の基準電圧が用いられ
てもよい。電圧差動増幅器１２０の第２の入力端子１２
６は、トランジスタ１３０を介して電圧調整器出力端子
１２７に接続されている。電圧差動増幅器１２０は、パ
ワートランジスタ１４２の導通を制御すべく、トランジ
スタ１４０及びスイッチング可能な電流源１５０と共働
し、電圧調整器１１４の出力電圧を周知の方法で一定に
保持する。パワートランジスタ１４２にバイアス電流を
供給するところの電流源１５０は、トランジスタ１４４
を介して電源端子１１６に接続されている。
【００１２】トランジスタ１４４がオンであると、電流
源１５０は、電圧差動増幅器１２０及びトランジスタ１
４０によってもたらされる制御の程度に応じて、バイア
ス電流をパワートランジスタ１４２に供給する。逆に、
トランジスタ１４４がオフであると、パワートランジス
タ１４２のベース電流が遮断されてパワートランジスタ
１４２はターンオフし、電圧調整器１１４の出力電圧が
ゼロボルトになると同時に、内部の電力消費が実質的に
ゼロになる。トランジスタ１４４のターンオン及びター
ンオフは、その詳細は後述するように、バスターミネー
タ９０の制御部９２によって制御される。
【００１３】バスターミネータ９０のスイッチング部９
６は、各々がバスライン接続端子１７２と結び付けられ
ている、一連の抵抗器９８と、各々がそれぞれの抵抗器
９８と結び付けられている、一連のスイッチとしてのト
ランジスタ１００とを含んでいる。各トランジスタ１０
０のベースに与えられる、ハイの制御電圧は、各トラン
ジスタを導通させ、そのそれぞれのバスライン接続端子
１７２を、抵抗器９８を介して電圧調整部９４に接続す
る。逆に、ローの制御信号は、各トランジスタ１００を
ターンオフさせ、各バスライン接続端子１７２を電圧調
整部から電気的に切断し、各バスライン接続端子１７２
をバス１２に対して高インピーダンスにする。
【００１４】制御部９２は、分圧器１６０を含んでお
り、この分圧器は、電源端子１１６と接地１１２との間
に接続されている２つの抵抗器１６２，１６４を含んで
いる。抵抗器１６２，１６４は、切断コンパレータ１０
２の第１の入力端子１７０に所定の電圧レベルを供給す
るように選択される。図示されている実施例において
は、電源端子１１６に接続されている電源は、４．７５
Ｖに設定されており、分圧器１６０は、切断コンパレー
タ１０２の第１の入力端子１７０に、１．４Ｖのしきい
値を確立する。切断コンパレータ１０２の第２の入力端
子１０６に与えられる電圧レベルは、バスターミネータ
９０をバス１２に接続するための又はバスターミネータ
９０をバス１２から切断するための、切断制御信号であ
る。
【００１５】図示されている実施例においては、切断コ
ンパレータ１０２の第２の入力端子１０６における切断
制御信号の電圧が１．４Ｖ未満であると、切断コンパレ
ータ１０２の出力端子１０４における信号は、ハイにな
る。このハイの信号は、インバータ１７０によって反転
させられてトランジスタ１４４のベースに与えられ、そ
れをターンオンする。これは、電流源１５０からの電流
が、パワートランジスタ１４２のベースに与えられてそ
れをターンオンし、トランジスタ１４０，１４２と電圧
差動増幅器１２０とからなる帰還ループが電圧レベルを
調整することを可能にする。同時に、切断コンパレータ
１０２の出力端子１０４におけるハイの信号は、トラン
ジスタ１００及び１３０のベースに与えられてそれらの
トランジスタをターンオンする。トランジスタ１３０の
目的は、各トランジスタ１００における電圧降下と同等
の電圧オフセットを電圧調整器帰還ループに与えること
である。トランジスタ１００における可変の電圧降下
が、トランジスタ１３０における電圧降下によって打ち
消されるので、その電圧オフセットは、電圧調整器１１
４が、全ての抵抗器９８の電圧を電圧調整器の基準電圧
に保持することを可能にする。
【００１６】逆に、切断コンパレータ１０２の第２の入
力端子１０６における切断制御信号が、第１の入力端子
１７０における電圧レベルよりも高くなると、切断コン
パレータ１０２の出力端子１０４における出力信号は、
ローになる。このローの信号は、インバータ１７０によ
ってハイに反転させられ、トランジスタ１４４が、制御
可能なバスターミネータ９０の電圧調整部９４を遮断す
ることを引き起こす。
【００１７】同時に、切断コンパレータ１０２のローの
出力信号は、トランジスタ１３０をターンオフさせて切
断コンパレータ１０２への帰還ループを電源端子１１６
から電気的に切り離す。電圧調整部９４を制御する、そ
のローの出力信号は、各トランジスタ１００のベースに
も与えられてトランジスタ１００の各々をターンオフさ
せ、各バスライン接続端子１７２に接続されているそれ
ぞれのバスラインをバスターミネータ９０から電気的に
切断する。
【００１８】更に、各バスライン接続端子１７２にはク
ランプ回路が設けられており、このクランプ回路は、ト
ランジスタ１７８と、ダイオード１７６を介して接地１
１２に接続されている電流源１７４とを含んでいる。ト
ランジスタ１７８のベースは、電流源１７４とダイオー
ド１７６との間に接続されている一方、トランジスタ１
７８のエミッタは、バスライン接続端子１７２に接続さ
れている。バスライン接続端子１７２上の信号が、リン
ギングを受けて信号反射のために負になろうとすると、
トランジスタ１７８は、導通してバスライン接続端子１
７２における電圧をゼロボルトにクランプする。
【００１９】過電流を指示する信号を生成する過電流セ
ンサ１８０及び過熱を指示する信号を生成する過熱セン
サ１８２が、回路に組み込まれており、ＮＯＲゲート１
９０への入力信号をもたらすということに注意された
い。これらの信号のうちのいずれかが存在すると、ＮＯ
Ｒゲート１９０からの出力信号は、ローとなってパワー
トランジスタ１４２を遮断させ、もって、バスターミネ
ータ９０への電力が、遮断される。
【００２０】制御可能なバスターミネータ９０の一実施
例は、薄膜の抵抗器９８を有する単一チップ集積回路と
して構成されている。そのような集積回路においては、
製造工程において要求される製造管理を増すことなく、
±１０％〜±２．５％以内の製造公差を有する抵抗器９
８をトリミングすることが可能である。これは、制御可
能なバスターミネータ９０のスイッチング部９６内の追
加の回路を使用することによって達成される。そのよう
なトリミング回路の実施例が図４に示されている。
【００２１】この実施例においては、バスターミネータ
９０における抵抗器９８の各々は、トランジスタ−抵抗
器網９８’によって置き換えられている。各バスライン
接続端子１７２は、それぞれのトランジスタ−抵抗器網
に接続されているのであるが、図４においては、明瞭化
のため、２つのトランジスタ−抵抗器網９８’のみが示
されている。各トランジスタ−抵抗器網９８’は、抵抗
器２００，２０２，２０４と、２つのトランジスタ２０
６，２０８とから構成されている。図示されている実施
例においては、第１の抵抗器２００は、１０８Ωの公称
値を有している一方、第２の抵抗器２０２及び第３の抵
抗器２０４は、１．１５ｋΩ及び２．３ｋΩの公称値を
それぞれ有している。トランジスタ１００が、切断コン
パレータの出力端子１０４からの信号によってターンオ
ンされると、トランジスタ２０６，２０８もターンオン
されるように、トランジスタ２０６，２０８は、配設さ
れている。これは、抵抗器２０２及び２０４が、抵抗器
２００と並列に接続されることを結果的にもたらし、バ
スライン接続端子１７２から見た抵抗を低下させる。
【００２２】また、ツェナーダイオード２２０が、各ト
ランジスタ２０６，２０８のベースと接地１１２との間
に接続されている。トランジスタ−抵抗器網９８’全体
の抵抗は、製造の間に、ツェナーダイオード２２０の一
方又は両方を介して大電流を瞬間的に流してそれらを接
地１１２に短絡させることにより、決定されると共に、
調節され得る。ツェナーダイオード２２０の接地１１２
への短絡は、そのそれぞれのトランジスタ２０６又は２
０８のベースをも接地させてトランジスタ２０６又は２
０８を遮断させるという結果をもたらす。トランジスタ
２０６の遮断は、トランジスタ−抵抗器網９８’から抵
抗器２０２を除去し、もって、トランジスタ−抵抗器網
９８’の抵抗が増大する。同様に、トランジスタ２０８
の遮断は、トランジスタ−抵抗器網９８’から抵抗器２
０４を除去し、もって、トランジスタ−抵抗器網９８’
の抵抗は更に増大する。ツェナーダイオード２２０の一
方又は両方の選択的な除去により、トランジスタ−抵抗
器網９８’の全抵抗が、精密公差に調節され得る。トラ
ンジスタ−抵抗器網９８’における各薄膜抵抗器は、同
じ集積回路チップ上の別のトランジスタ−抵抗器網９
８’における対応する抵抗器と十分に同等なものとされ
るので、バスターミネータ９０における全てのトランジ
スタ−抵抗器網９８’の全抵抗を決定するのに必要な測
定は、１つのトランジスタ−抵抗器網９８’について、
ただ１回行えばよい。
【００２３】また、全ての抵抗器２００，２０２，２０
４は、チップ内で同等なものとされているので、１つの
抵抗器網の、特定の抵抗へのトリミングは、そのチップ
上の全ての抵抗器網をトリミングすることになる。従っ
て、トランジスタ−抵抗器網９８’における各抵抗器２
０２，２０４について、ただ１つのツェナーダイオード
２２０が、そのチップ上に製造されることが必要とされ
るだけであり、各トランジスタ−抵抗器網９８’につい
ての各抵抗器２０２，２０４について、１つのツェナー
ダイオード２２０が必要とされるのではない。即ち、図
示されている実施例においては、何個のトランジスタ−
抵抗器網９８’がチップ上に製造されているかとは無関
係に、ただ２つのツェナーダイオード２２０（抵抗器２
０２用の１つのツェナーダイオードと抵抗器２０４用の
１つのツェナーダイオード）が、チップ上に製造されて
いる。このように、１つのトランジスタ−抵抗器網９
８’をトリミングすることは、バスターミネータ９０に
おける全てのトランジスタ−抵抗器網９８’をトリミン
グすることになり、そして、各バスターミネータの抵抗
についての仕様が満たされることを確実にするための小
さい製造公差が抵抗器９８に要求されることは、なくな
る。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
物理的に取り外されることなく、バスに電気的に接続さ
れ得且つバスから電気的に切り離され得るバスターミネ
ータが提供される。
【図面の簡単な説明】
【図１】従来のバスターミネータを使用している計算機
システムを示すブロック図である。
【図２】本発明のバスターミネータの実施例を示すブロ
ック図である。
【図３】図２に示されている本発明の実施例のブロック
回路図である。
【図４】図３に示されている本発明の実施例のスイッチ
ング部の具体例を示す回路図である。
【符号の発明】
９０ バスターミネータ ９２ 制御部 ９４ 電圧調整部 ９６ スイッチング部 ９８’ トランジスタ−抵抗器網 １０２ 切断コンパレータ １１４ 電圧調整器 １１６ 電源端子 １２４ バンドギャップ基準電圧源 １２７ 電圧調整器出力端子 １７２ バスライン接続端子

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 複数の導体を有するバスにスイッチング
    可能な終端を提供する、制御可能なバスターミネータで
    あって、 調整された電圧を発生することが可能な電圧調整器と、 複数の抵抗器であって、各該抵抗器は該バスにおける該
    導体のうちのそれぞれの導体に接続され得る、ものと、 複数の電気的に制御可能なスイッチであって、各該スイ
    ッチは該抵抗器のうちのそれぞれの抵抗器と該電圧調整
    器との間に接続されており、該スイッチは、該スイッチ
    が第１の状態にあるときには、該抵抗器が該電圧調整器
    と接続するのを可能にし、該スイッチが第２の状態にあ
    るときには、該抵抗器が該電圧調整器と接続するのを防
    止する、ものと、を具備するバスターミネータ。
  2. 【請求項２】 制御回路であって、各前記スイッチが前
    記第１の状態から前記第２の状態へスイッチングするこ
    とを引き起こすところの第１の制御信号を生成すると共
    に、各該スイッチが該第２の状態から該第１の状態へス
    イッチングすることを引き起こすところの第２の制御信
    号を生成するものを更に備えている請求項１のバスター
    ミネータ。
  3. 【請求項３】 前記スイッチの状態を制御する前記制御
    信号が、前記電圧調整器のオン・オフをも制御する請求
    項２のバスターミネータ。
  4. 【請求項４】 前記制御回路が、切断電圧信号を所定の
    しきい電圧と比較するコンパレータを備えており、 該コンパレータが、該切断電圧信号が該所定のしきい電
    圧を超えたか否かに応答して、前記スイッチが状態を変
    えることを引き起こすところの前記制御信号を生成する
    請求項２のバスターミネータ。
  5. 【請求項５】 複数のクランプ回路であって、各該クラ
    ンプ回路は前記バスの前記導体のうちのそれぞれの導体
    に接続している、ものを更に備えている請求項１のバス
    ターミネータ。
  6. 【請求項６】 各前記スイッチが、トランジスタからな
    っており、且つ、各前記抵抗器が、抵抗器とトランジス
    タ−抵抗器網とからなっており、 該トランジスタ−抵抗器網が、並列に接続され得る複数
    の抵抗器を備えている請求項１のバスターミネータ。
  7. 【請求項７】 前記トランジスタ−抵抗器網の各前記抵
    抗器が、該トランジスタ−抵抗器網におけるそれぞれの
    トランジスタを介して前記電圧調整器に接続されている
    請求項６のバスターミネータ。
  8. 【請求項８】 前記トランジスタ−抵抗器網の前記トラ
    ンジスタのスイッチングが、該トランジスタ−抵抗器網
    の前記抵抗器を、並列状態に接続し且つ並列状態から切
    り離す請求項７のバスターミネータ。
  9. 【請求項９】 前記トランジスタ−抵抗器網の前記トラ
    ンジスタの前記スイッチングが、該トランジスタのベー
    スと接地との間に接続されているツェナーダイオードの
    存在によって決定される請求項８のバスターミネータ。
  10. 【請求項１０】 その全抵抗の調節を可能にする抵抗器
    網回路であって、 複数のトランジスタ−抵抗器網であって、各該トランジ
    スタ−抵抗器網はトランジスタに接続されている抵抗器
    を備えている、ものを具備しており、 各該トランジスタ−抵抗器網は、他のトランジスタ−抵
    抗器網と並列に接続され得る、抵抗器網回路。
  11. 【請求項１１】 前記トランジスタ−抵抗器網の前記ト
    ランジスタのスイッチングが、該トランジスタ−抵抗器
    網の前記抵抗器を、並列状態に接続し且つ並列状態から
    切り離す請求項１０の抵抗器網回路。
  12. 【請求項１２】 前記トランジスタ−抵抗器網の前記ト
    ランジスタの前記スイッチングが、該トランジスタのベ
    ースと接地との間に接続されているツェナーダイオード
    の存在によって決定される請求項１１の抵抗器網回路。
  13. 【請求項１３】 抵抗器網回路の全抵抗を調節する方法
    であって、 複数のトランジスタ−抵抗器網からなる抵抗器網回路で
    あって、各該トランジスタ−抵抗器網はトランジスタに
    接続されている抵抗器を備えており、各該トランジスタ
    −抵抗器網は他のトランジスタ−抵抗器網と並列に接続
    され得る、ものを用意する段階であって、該トランジス
    タ−抵抗器網の該トランジスタのスイッチングが、該ト
    ランジスタ−抵抗器網の該抵抗器を、並列状態に接続し
    且つ並列状態から切り離し、且つ、該トランジスタ−抵
    抗器網の該トランジスタの該スイッチングが、該トラン
    ジスタのベースと接地との間に接続されているツェナー
    ダイオードの存在によって決定される、ものと、 該抵抗器網回路の抵抗を測定する段階と、 該抵抗器網回路内の該ツェナーダイオードを選択的に除
    去する段階と、を具備する方法。
  14. 【請求項１４】 前記ツェナーダイオードを選択的に除
    去する段階が、除去されるべきツェナーダイオードに降
    伏電流を流すことによって実行される請求項１３の方
    法。
JP4238838A 1991-09-05 1992-08-17 制御可能なバスターミネータ及びその製造方法 Expired - Fee Related JP2711777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/755,072 1991-09-05
US07/755,072 1991-09-05
US07755072 US5272396B2 (en) 1991-09-05 1991-09-05 Controllable bus terminator with voltage regulation

Publications (2)

Publication Number Publication Date
JPH05210436A true JPH05210436A (ja) 1993-08-20
JP2711777B2 JP2711777B2 (ja) 1998-02-10

Family

ID=25037616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4238838A Expired - Fee Related JP2711777B2 (ja) 1991-09-05 1992-08-17 制御可能なバスターミネータ及びその製造方法

Country Status (4)

Country Link
US (3) US5272396B2 (ja)
EP (1) EP0531630B1 (ja)
JP (1) JP2711777B2 (ja)
DE (1) DE69231491T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245543A (ja) * 1994-03-02 1995-09-19 Nec Corp バスシステム

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2254227B (en) * 1990-12-20 1995-08-16 Murata Manufacturing Co Bus terminating circuit
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5831467A (en) 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US5528167A (en) * 1992-05-14 1996-06-18 Methode Electronics, Inc. Combination of terminator apparatus enhancements
US5978877A (en) * 1993-03-31 1999-11-02 Fujitsu Limited Translating SCSI bus control and/or data signals between differential and single-ended formats
EP0632392B1 (en) * 1993-06-18 1999-08-04 Digital Equipment Corporation Semiconductor process, power supply and temperature compensated system bus integrated interface architecture with precision receiver
EP0645716A1 (en) * 1993-09-24 1995-03-29 Advanced Micro Devices, Inc. Termination circuits for SCSI host bus adapter
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices
US5510727A (en) * 1994-06-27 1996-04-23 Micro Linear Corporation Optimized active SCSI termination technique
US5570037A (en) * 1994-07-20 1996-10-29 Methode Electronics Switchable differential terminator
US5568046A (en) * 1994-08-04 1996-10-22 Methode Electronics, Inc. Inactive state termination tester
US5465042A (en) * 1994-08-04 1995-11-07 Methode Electronics, Inc. Inactive state termination tester
US5613074A (en) * 1994-12-30 1997-03-18 Compaq Computer Corporation Automatic disabling of SCSI bus terminators
US5578939A (en) * 1995-01-23 1996-11-26 Beers; Gregory E. Bidirectional transmission line driver/receiver
US5534792A (en) * 1995-02-15 1996-07-09 Burr-Brown Corporation Low capacitance electronically controlled active bus terminator circuit and method
US5596757A (en) * 1995-02-16 1997-01-21 Simple Technology, Inc. System and method for selectively providing termination power to a SCSI bus terminator from a host device
US5592123A (en) * 1995-03-07 1997-01-07 Linfinity Microelectronics, Inc. Frequency stability bootstrapped current mirror
US5546017A (en) * 1995-03-23 1996-08-13 Micro Linear Corporation Hot insertable active SCSI terminator
US5608312A (en) * 1995-04-17 1997-03-04 Linfinity Microelectronics, Inc. Source and sink voltage regulator for terminators
US5635852A (en) * 1995-04-17 1997-06-03 Linfinity Microelectronics, Inc. Controllable actice terminator for a computer bus
EP0742612A3 (en) * 1995-05-02 1997-07-23 Symbios Logic Inc Method and device for connecting multiple connectors
WO1997002519A1 (en) * 1995-06-30 1997-01-23 Siemens Energy & Automation, Inc. Voltage regulator controller having means for automatic configuration of accessory devices
US6070206A (en) * 1997-03-31 2000-05-30 Lsi Logic Corporation Method and apparatus for terminating a bus
US6061806A (en) * 1997-05-12 2000-05-09 Lsi Logic Corporation Method and apparatus for maintaining automatic termination of a bus in the event of a host failure
US6029216A (en) * 1997-06-27 2000-02-22 Lsi Logic Corporation Auto-termination method and apparatus for use with either active high or active low terminators
US6092131A (en) * 1997-07-28 2000-07-18 Lsi Logic Corporation Method and apparatus for terminating a bus at a device interface
US6058444A (en) * 1997-10-02 2000-05-02 Micron Technology, Inc. Self-terminating electrical socket
US6188271B1 (en) 1998-07-13 2001-02-13 Minhui Wang Fail safe bias system for a tri-state bus
DE69829053D1 (de) 1998-10-28 2005-03-24 St Microelectronics Srl Verfahren zur Herstellung einer aktiven und genauen Abschlussschaltung auf Silicium, so hergestellte aktive Abschlussschaltung und Spannungsregler mit solcher aktiven Abschlussschaltung
US6151649A (en) * 1998-12-13 2000-11-21 International Business Machines Corporation System, apparatus, and method for automatic node isolating SCSI terminator switch
US6304098B1 (en) * 2000-03-14 2001-10-16 Sun Microsystems, Inc. Method and apparatus for reducing noise in communication channels having a shared reference signal
US7095788B1 (en) 2000-08-17 2006-08-22 International Business Machines Corporation Circuit for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line
US6771675B1 (en) 2000-08-17 2004-08-03 International Business Machines Corporation Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line
US6448837B1 (en) * 2001-01-04 2002-09-10 Hewlett-Packard Company Reduced current variability I/O bus termination
US6806728B2 (en) * 2001-08-15 2004-10-19 Rambus, Inc. Circuit and method for interfacing to a bus channel
US6842035B2 (en) * 2002-12-31 2005-01-11 Intel Corporation Apparatus and method for bus signal termination compensation during detected quiet cycle
US7116015B2 (en) * 2003-01-23 2006-10-03 Dell Products L.P. System and method for dynamically configuring an information handling system
US20040168008A1 (en) * 2003-02-18 2004-08-26 Hewlett-Packard Development Company, L.P. High speed multiple ported bus interface port state identification system
US7459939B2 (en) * 2003-09-09 2008-12-02 Thomson Licensing Active pull up apparatus for a data bus
US6970011B2 (en) * 2003-11-28 2005-11-29 Hewlett-Packard Development Company, L.P. Partial termination voltage current shunting
US7161379B2 (en) * 2004-04-14 2007-01-09 Hewlett-Packard Development Company, L.P. Shunted current reduction
CN1332329C (zh) * 2004-07-06 2007-08-15 威盛电子股份有限公司 控制存取外部存储模块的控制芯片及其控制方法
CN1862249B (zh) 2006-04-20 2012-01-04 上海科勒电子科技有限公司 干电池供电主动式红外感应器具的节能处理方法
US7486104B2 (en) 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
FR2917921B1 (fr) * 2007-06-21 2011-02-11 Excem Dispositif d'interface pseudo-differentiel avec circuit de terminaison
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
US8508252B2 (en) * 2010-07-01 2013-08-13 Aquantia Corporation Variable resistor voltage driver with self-noise compensation circuit
US9018576B2 (en) * 2011-05-10 2015-04-28 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out regulator with distributed output network
WO2015123654A1 (en) 2014-02-17 2015-08-20 The Cleveland Clinic Foundation Amine passivated nanoparticles for cancer treatment and imaging
US10425361B2 (en) 2017-03-16 2019-09-24 Trane International Inc. Dynamic allocation of termination resistors in a communication network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144839A (ja) * 1974-10-16 1976-04-16 Hitachi Ltd
JPH03196320A (ja) * 1989-08-16 1991-08-27 Ricoh Co Ltd Ｓｃｓｉデバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155963A (en) * 1960-05-31 1964-11-03 Space General Corp Transistorized switching circuit
US3135874A (en) * 1960-12-22 1964-06-02 Adage Inc Control circuits for electronic switches
US4015147A (en) * 1974-06-26 1977-03-29 International Business Machines Corporation Low power transmission line terminator
US4220876A (en) * 1978-08-17 1980-09-02 Motorola, Inc. Bus terminating and decoupling circuit
JPS5876915A (ja) * 1981-10-30 1983-05-10 Toshiba Corp 電流供給回路
USRE33378E (en) * 1983-10-14 1990-10-09 Sundstrand Corporation Incremental base drive circuit for a power transistor
US4675551A (en) * 1986-03-04 1987-06-23 Prime Computer, Inc. Digital logic bus termination using the input clamping Schottky diodes of a logic circuit
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US4965801A (en) * 1987-09-28 1990-10-23 Ncr Corporation Architectural arrangement for a SCSI disk controller integrated circuit
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
US4831283A (en) * 1988-05-16 1989-05-16 Bnr Inc. Terminator current driver with short-circuit protection
US4864291A (en) * 1988-06-21 1989-09-05 Tandem Computers Incorporated SCSI converter
US4920339A (en) * 1989-01-06 1990-04-24 Western Digital Corp. Switchable bus termination and address selector
US4988890A (en) * 1989-06-20 1991-01-29 Digital Equipment Corp. Signal transmission and receiving system with looped transmission line
US5020284A (en) * 1989-12-12 1991-06-04 Monahan James G Self-biasing honing tool
US5029284A (en) * 1990-04-30 1991-07-02 Motorola, Inc. Precision switchable bus terminator circuit
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144839A (ja) * 1974-10-16 1976-04-16 Hitachi Ltd
JPH03196320A (ja) * 1989-08-16 1991-08-27 Ricoh Co Ltd Ｓｃｓｉデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245543A (ja) * 1994-03-02 1995-09-19 Nec Corp バスシステム

Also Published As

Publication number Publication date
EP0531630A1 (en) 1993-03-17
DE69231491T2 (de) 2001-05-10
EP0531630B1 (en) 2000-10-04
US5338979A (en) 1994-08-16
DE69231491D1 (de) 2000-11-09
US5272396B2 (en) 1996-11-26
JP2711777B2 (ja) 1998-02-10
US5272396B1 (en) 1996-02-13
US5338979B1 (en) 1996-02-13
US5272396A (en) 1993-12-21
US5338979B2 (en) 1996-11-26
US5521528A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
JP2711777B2 (ja) 制御可能なバスターミネータ及びその製造方法
US5029284A (en) Precision switchable bus terminator circuit
US5585741A (en) Impedance emulator
US5635852A (en) Controllable actice terminator for a computer bus
US6147520A (en) Integrated circuit having controlled impedance
US5382841A (en) Switchable active bus termination circuit
US5926031A (en) High speed digital bus termination
US6771097B1 (en) Series terminated CMOS output driver with impedance calibration
US6807039B2 (en) Inrush limiter circuit
AU1864995A (en) A termination network and a control circuit
KR100297045B1 (ko) 과부하의 경우에 저전압 차동 스윙을 이용하는 출력 고전압 클램핑 회로
KR920008742A (ko) 저항 회로 분기용 다증 데이타 출력을 갖는 집적 회로
JPH05199239A (ja) 同時双方向トランシーバ
JPH1093417A (ja) 伝送ライン・ドライブ用プッシュプル回路
EP0266919A2 (en) Integrated circuit output buffer
JPH06224731A (ja) 制御インピーダンストランジスタスイッチング回路
US6218819B1 (en) Voltage regulation device having a differential amplifier coupled to a switching transistor
US5528167A (en) Combination of terminator apparatus enhancements
US5546017A (en) Hot insertable active SCSI terminator
US5414583A (en) Current source bus terminator with voltage clamping and steady state power reduction
US6084424A (en) Adjustable biasing voltage for a bus line and associated method
US5063303A (en) Soft start circuit
US5557236A (en) Integrated circuit with bidirectional pin
EP0611113B1 (en) Differential bus drivers
KR20020060753A (ko) 전자 회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees