JPH05210374A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【構成】表示装置へのインターフェース回路（ビデオ回
路）でパレットにＲＡＭを用いているシステムにおい
て、パレットＲＡＭの内容を書き換えて表示されている
画像等の色表示を変更する場合にソフトウェア、ハード
ウェアの保護手段なしに行うと画面上にちらつきが発生
する。本発明はフリップフロップとゲート回路を用いて
パレット用ＲＡＭへの書き込みパルスの幅をドットクロ
ックを単位として、ちらつきの範囲（期間）を最少の幅
に縮め、なおかつ、ちらつきが発生している。 【効果】期間の表示をデータ”０”に固定し背景色の表
示を行わせることにより目立たなくする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置に画像表示用
のデータを蓄えた随時書き込み読みだしメモリ（以下、
ＶＲＡＭという）と色情報を参照する色情報記憶メモリ
とを用いて文字及び画像を表示する表示回路を備えた情
報処理装置に関する。

【０００２】

【従来の技術】陰極線表示装置ＣＲＴあるいは液晶表示
装置ＬＣＤといったラスタスキャン型の表示装置に文字
や画像を表示し、その表示装置に色情報あるいは階調情
報を付加する場合、ＶＲＡＭの内容を表示回路が読みだ
し、その内容の示すデータで色情報記憶回路を参照し
て、表示に色情報あるいは階調情報を付加させることが
行われている。表示する色情報あるいは階調情報が少な
い場合は色情報記憶回路（以下、パレットという）には
一般的なフリップフロップ回路が使用されるが、表示装
置に同時に表示することができる色情報が多い場合はパ
レットに随時色情報を読みだし、書き込み可能な記憶装
置（以下、ＲＡＭという）を用いる場合があり、かかる
一般的な例は、特開昭６０−８７３９１号公報にすでに
示されている。

【０００３】図４は従来技術の回路例である。ＶＲＡＭ
１からの表示データ１３は通常の表示時にはアドレス選
択回路２を通りパレットの番号を示すアドレス信号とし
てパレット用ＲＡＭ３に送られる。パレットで色情報を
付加されたデータ１５は表示装置へのインターフェイス
回路５を通って信号レベル等を表示装置の仕様に合わせ
て変換した後、表示装置に文字あるいは画像を表示する
ために使用される。パレットの内容を書き換える場合、
中央情報処理装置を含むＣＰＵを含む回路７がパレット
番号記憶レジスタ６に書き換えるパレットの番号を書き
込み、次に書き換えるパレットの内容をＣＰＵのデータ
バス１８に出力し、ＣＰＵを含む回路７がライトコマン
ド信号１０を出力する。ライトコマンド受付回路２０は
表示回路全体の動作を決めるドットクロック信号にライ
トコマンド信号１０を同期させてライトコマンド信号１
２とし、アドレス選択回路２にアドレス選択信号１１を
送り、パレットのＲＡＭアドレスは、パレット番号記憶
レジスタ６に記憶されているパレット番号を示すアドレ
スに切り換えられる。ドットクロックは図４では特に書
いていないが、表示回路全体を同期回路として動作させ
るために各回路ブロックに入力されている。アドレス選
択回路２は、選択信号１１がハイレベルの時にパレット
用ＲＡＭのアドレス１４をＶＲＡＭからのデータ１３に
切り換えられ、アドレス選択信号１１がロウレベルの時
にパレット番号記憶レジスタ６のレジスタ出力１７に切
り換えられる。同時にライトコマンド受付回路２０はパ
レット用ＲＡＭ３にライトコマンド信号１２を発生し、
パレット用ＲＡＭ３の内容を書き換える。この例のＲＡ
Ｍではデータの入出力端子が別々のデータバスで、コマ
ンド信号の受付はロウ期間がライト状態、ハイ期間がリ
ード状態のタイプであるが、他の例として入出力端子が
共通のデータバスで、リードライトのコマンド受付端子
が別々であっても問題はない。また、このＲＡＭはライ
ト状態の期間の出力バスは不定である。ライトコマンド
受付回路２０からアドレス選択回路２へのアドレス選択
信号１１がロウレベルからハイレベルに変化するのに伴
い、アドレス選択回路２からのパレット用ＲＡＭ３への
アドレス１４は再びＶＲＡＭ１からのデータに切り替わ
り、表示動作が続けられる。この例の場合にＣＰＵを含
む回路７から発生するパレットへのライトコマンド信号
１０はドットクロックで８クロック分あり、この間のＲ
ＡＭのデータ出力１５は不定であり、表示装置へのイン
ターフェイス回路５の出力も不定となり、表示装置には
どの様な色情報が与えられるかは規定できない。これを
避けるには表示が行われていない垂直帰線消去期間など
にパレット用ＲＡＭ３の内容をを書き換える必要があ
る。

【０００４】

【発明が解決しようとする課題】パレットにＲＡＭを用
いた場合、表示のためにＲＡＭをリード状態で使用して
いる期間中、パレットのＲＡＭの内容を書き換える為に
一時ライト状態にするとリード状態が途切れるために、
表示装置に表示される文字や画像に色情報を正しく与え
ることができず、パレットへのライト状態の期間だけ表
示が乱れることになる。またライト状態の期間が長く、
ドットクロックの周波数が高い場合は特に画面の乱れる
期間は大きくなる。これを避けるには垂直帰線消去期間
などのように表示が行われていない期間をソフトウェア
的に判断し、この期間に移動させて書換えを行うか、表
示が行われていない期間になるまでＣＰＵにウェイトを
挿入するなどのハードウェア的な対策の必要があり、か
かる方法ではシステム全体の動作速度が低下する。

【０００５】本発明の目的は、上述したような特にソフ
ト的な装置あるいはハード的な装置を備えずに、データ
書き込み時の表示装置に現れる画像の乱れを目立たなく
することにある。

【０００６】

【課題を解決するための手段】本発明は、文字および階
調を表示することのできる表示装置に、画像表示用の随
時書き込み読みだし用メモリと色情報を参照する色情報
記憶用メモリとを用いて文字及び画像を表示する装置に
おいて、前記色情報記憶用メモリへの書き込み期間を最
小にして、前記書き込み期間に前記表示装置に現れる画
像の乱れる時間を最小にする手段を備えたことを特徴と
し、さらに、前記色情報記憶用メモリへの書き込み期間
に前記色情報を固定することにより前記表示装置に現れ
る画像の乱れを目立たなくする手段を備えたことを特徴
とする。

【０００７】

【作用】ＣＰＵ側の回路からのライトコマンド信号をド
ットクロックと同期させ、パルス幅をドットクロック１
周期分とし、ライトコマンド変換回路からアドレス選択
回路へのアドレス選択信号をドットクロック２周期分と
することにより、表示装置に正しい表示データが伝わら
ない期間をドットクロック２周期分の短い期間とし、さ
らにこの２周期分の表示用データを背景色のデータに固
定することにより画面の乱れを目立たなくすることを実
現している。

【０００８】

【実施例】図１は、本発明による実施例のブロック図、
図２は、図１に示されたコマンド受付回路８と出力デー
タ固定回路４の具体的回路図、図３は、タイミングチャ
ートである。図１、図２および図３の中で同一番号は同
じ箇所の詳細部分あるいは信号波形を示している。図１
において、コマンド受付回路８、出力データ固定回路４
以外は従来技術のブロック図５と実質的な変化はない。
ＣＰＵを含む回路７からパレットの内容を書き換えるラ
イトコマンド信号１０がコマンド受付回路８に出力され
るとドットクロックと同期をとった後、ドットクロック
の２クロック分のアドレス選択信号１１ａをアドレス選
択回路２に出力する。従来の回路例と同様にアドレス選
択信号１１ａのロウレベルの期間、ＲＡＭへのアドレス
１４はＶＲＡＭからのデータ１３からパレット番号記憶
レジスタ６のレジスタ出力１７に切り替わる。またアド
レス選択信号１１ａは図１の出力データ固定回路４にも
出力される。

【０００９】請求項２に相当する実施例の説明をする
と、図２の点線で囲まれたブロック４は、２入力のＡＮ
Ｄゲート１〜８を内蔵し、図１の出力データ固定回路４
に相当する。アドレス選択信号１１ａのロウレベル期間
はＲＡＭのデータ出力１５ａをロウレベルに固定する。
このＡＮＤゲート１〜８はＲＡＭの出力データバスの本
数分を必要とする。ＲＡＭ出力のデータバス１５ａはア
ドレス選択信号１１ａのロウ期間に従来技術の回路例と
同様に出力を不定とする。すなわち出力データ固定回路
４でアドレス選択信号１１ａがロウレベルの期間、表示
装置へのインターフェース回路５の入力である表示用デ
ータ出力１６は全てがロウに固定されるので、この間の
表示は、表示用データが全て”０”の状態、つまり通常
の表示装置であれば何の色情報もない”黒”または”
白”の背景色の表示となる。

【００１０】アドレス選択信号１１ａのロウレベル期間
にＲＡＭ３へのアドレス信号１４がパレット番号記憶レ
ジスタ６のレジスタ出力１７に切り替わる。その切り替
わっている間に、コマンド受付回路８からドットクロッ
クの１クロック分のパルス幅のライトコマンド信号１２
ａがＲＡＭ３に出力される。表示装置がカラー表示の場
合、通常は三原色の赤緑青色（ＲＧＢ）を表すパレット
装置が３組必要とされるので、図１のコマンド受付回路
８と出力データ固定回路４とＲＡＭ３とがそれぞれ３組
必要となる。実施例ではアドレス選択信号１１ａがドッ
トクロックで２クロック分、ＲＡＭへのライトコマンド
が１クロック分となっているが、これはライト時のＲＡ
Ｍのアクセスタイムによって変わってくる。必要があれ
ば図２の回路図で、フリップフロップ回路３０〜３３を
増やすなどして必要なパルス幅を確保すればよい。

【００１１】従来技術図４と図５のタイミング図の１５
に示す通り、ＣＰＵ７からパレット用ＲＡＭ３へのライ
トコマンド信号１０の長さとほぼ同じ期間がドットクロ
ックの８クロック分の期間に相当し、表示不定の期間と
なるが、本発明の実施例図１〜図３ではパレット用ＲＡ
Ｍ３へのライトコマンド信号１２ａに示す通り、アクセ
スタイムがドットクロックの１クロック分となってお
り、その結果、その１クロックでライトできるＲＡＭを
使用すれば、表示の乱れる期間が１１ａと１５ａに示す
通り、ドットクロックの２クロック分となる。

【００１２】

【発明の効果】以上説明したように本発明の回路を備え
た情報処理装置では、 （ａ）パレットのＲＡＭへのライト時にライトコマンド
のパルス幅がドットクロックの周期に比較して大きい場
合でも必要最小限のパルス幅に出来るので画面の乱れる
期間を最小にすることが出来る。

【００１３】（ｂ）１の効果により最小限になったパル
ス幅の期間で表示装置にあらわれる表示色を背景色に固
定することにより更に画面の乱れを目立たなくすること
が出来るといった２つの効果などが得られる。

【００１４】また、画面の乱れを避けるために垂直帰線
期間などのような表示が行われていない期間に書き込み
が行われるように、ソフトウェア的、あるいはハードウ
ェア的な待ち時間を設けるための装置を備えることな
く、システム全体の動作速度低下を避けることができ
る。またソフトウェア的に表示期間かどうかを判断して
パレット用ＲＡＭへの書き込みを行う場合と比較して、
本発明の回路を用いた情報処理装置ではプログラムの簡
素化、プログラム容量の低減化が可能となる。

【図面の簡単な説明】

【図１】本発明によるブロック図である。

【図２】本発明の図１のコマンド受付回路と出力データ
固定回路の詳細図である。

【図３】本発明のタイミングチャートである。

【図４】従来技術の回路例のブロック図。

【図５】図４のタイミングチャートである。

【符号の説明】

１：ＶＲＡＭ ２：アドレス選択回路 ３：パレット用ＲＡＭ ４：出力データ固定回路 ５：（表示装置への）インターフェイス回路 ６：パレット番号記憶レジスタ ７：ＣＰＵを含む回路 ８：コマンド受付回路 ９：データバスのラッチ １０：（ＣＰＵからの）ライトコマンド信号 １１、１１ａ：（パレット用ＲＡＭへの）アドレス選択
信号 １２、１２ａ：（コマンド受付回路で変換された）ライ
トコマンド信号 １３：（ＶＲＡＭからの）データ出力 １４：（パレット用ＲＡＭの）アドレス信号 １５、１５ａ：（ＲＡＭの）データ出力 １６：表示用データ出力 １７：レジスタ出力 １８：（ＣＰＵの）データバス １９：（ラッチされたＣＰＵの）データバス ２０：ライトコマンド受付回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】文字および階調を表示することのできる表
   示装置に、画像表示用の随時書き込み読みだし用メモリ
   と色情報を参照する色情報記憶用メモリとを用いて文字
   及び画像を表示する装置において、 前記色情報記憶用メモリへの書き込み期間を最小にし
   て、前記書き込み期間に前記表示装置に現れる画像の乱
   れる時間を最小にする手段を備えたことを特徴とする画
   像処理装置。
2. 【請求項２】前記色情報記憶用メモリへの書き込み期間
   に前記色情報を固定することにより前記表示装置に現れ
   る画像の乱れを目立たなくする手段を備えたことを特徴
   とする請求項１記載の画像処理装置。