JPH05206335A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH05206335A
JPH05206335A JP4014507A JP1450792A JPH05206335A JP H05206335 A JPH05206335 A JP H05206335A JP 4014507 A JP4014507 A JP 4014507A JP 1450792 A JP1450792 A JP 1450792A JP H05206335 A JPH05206335 A JP H05206335A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor
chip
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4014507A
Other languages
English (en)
Other versions
JP2865224B2 (ja
Inventor
Norio Koike
典雄 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4014507A priority Critical patent/JP2865224B2/ja
Publication of JPH05206335A publication Critical patent/JPH05206335A/ja
Application granted granted Critical
Publication of JP2865224B2 publication Critical patent/JP2865224B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 樹脂封止後の封止樹脂の硬化収縮によって、
封入される半導体チップの機能および封止樹脂自体の特
性が劣化されることを軽減する。 【構成】 半導体チップ４の表面保護膜７上にＳＯＧ１
４を接着層として固着されたフィラー２を配置する。こ
の結果、表面保護膜７と封止用樹脂１が強固に接着さ
れ、表面保護膜７の変形や剥離、金属配線層５の変形、
断線、短絡等の故障の発生率が低減する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置、
特に樹脂封止後の封止樹脂の硬化収縮によって封入され
る回路基板（以後、半導体チップと記す）の機能および
封止樹脂自体の特性が劣化するのを軽減するための構造
の改良に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、半導体素子、
配線、保護膜等が多数作り込まれた半導体ウエハを半導
体チップ（以下チップと略記する）に分割し、得られた
チップをリードフレームに搭載し、チップの電極とリー
ドフレームのリードとを金線などで結線した後、リード
フレームを金型にセットしてエポキシ樹脂等を主成分と
する樹脂により封止している。
【０００３】近年の大規模集積回路では、チップ寸法が
益々大きくなる傾向にあり、封止樹脂の硬化収縮によっ
て発生する内部応力が急激に増大している。
【０００４】その結果、応力の集中するチップ周辺、特
にコーナー部での装置構成材料の変形や割れ、素子特性
の劣化等、さまざまな問題が顕在化してきた。
【０００５】図５−６は、従来の従来の樹脂封止型半導
体装置の要部構造を示す断面概略図である。
【０００６】図５はパッケージ内全体を表す断面図であ
る。図６は半導体チップ周辺領域の部分断面図である。
【０００７】図５において、１はエポキシ等の樹脂から
なる封止用樹脂、２は封止樹脂中のフィラー、３はリー
ドフレーム、４は半導体素子（図示せず）が形成された
半導体チップ、５はアルミニウム等から成る金属配線、
６はアルミニウム等から成る外部端子取出し電極すなわ
ちボンディングパッド、７はシリコン酸化膜（Ｓｉ
Ｏ 2）もしくはポリイミド樹脂等からなる表面保護膜、
８は結線用の金線を表わす。
【０００８】また図６において、９は半導体基板内の不
純物拡散層、１０はシリコン酸化膜等の層間絶縁層、１
１は該層間絶縁層の一部に設けた接続用開口部を表わ
す。
【０００９】なおチップ分割を容易にするためにチップ
周縁部（基板周縁層）１２上の表面保護膜は通常除去す
る。
【００１０】このようなチップ４を樹脂封止し、この樹
脂封止型半導体装置を低温と高温の雰囲気に繰り返しさ
らした場合（このような工程を熱衝撃試験と読んでい
る）、樹脂封止の硬化収縮により半導体チップ４に応力
が加わる。この応力は半導体チップ４の端部、特にコー
ナー部で大きい。このためコーナー部近傍の封止樹脂１
には割れが生じたり、チップ周縁部１２上のシリコン酸
化膜から剥離したりする。
【００１１】特に封止用樹脂はシリコン、シリコン酸化
膜、シリコン窒化膜等との接着力が弱く、収縮応力によ
り封止用樹脂が割れたり、剥離したりしやすい。
【００１２】その結果、応力の集中場所がより内側に移
動し、この応力によりチップ上の表面保護膜７がシリコ
ン酸化膜の場合には、それに割れが生じる。表面保護膜
７がポリイミド樹脂膜の場合には、変形、剥離が生じ、
その結果金属配線５が変形、断線、短絡したりする故障
が問題となっている。
【００１３】また、封止用樹脂に割れが生じると、外部
からの水の浸入を促すため、配線金属等の腐食を加速さ
せたり外部端子接続用の金線とボンディングパッドとの
接合を破壊し、半導体装置自体の信頼性を低下させる重
大な問題となる。
【００１４】このような問題に対して、従来からいくつ
かの対策が講じられている。このような方法としては、
封止樹脂１を改良して低応力化すること、チップ上の表
面保護膜７を改良して低応力化することの２つに大別で
きる。
【００１５】このうち、表面保護膜の改良方法として以
下の公知例などがある。特公昭６１−３４２５６号公報
には表面保護膜として用いるシリコン酸化膜７の厚みを
金属配線５の厚み以上にする。また特開昭６１−２８４
９３０号公報には半導体チップの外周部だけに表面保護
膜として機械的強度の大きな窒化膜を設ける。さらに特
開平１−２６１８５０号公報には半導体チップの周縁部
領域において基板周縁層と封止用樹脂の間に金属、金属
の酸化物、窒化物もしくは硅化物よりなる接着層を介在
させることにより半導体チップと封止樹脂との密着性を
向上させることが記載されている。
【００１６】また、他の例として、特開昭６０−１４０
７３９号公報には表面保護膜としてシリコン酸化膜から
成る層の上にさらにポリイミド樹脂等の比較的弾性率の
小さな材料を設け応力を吸収するもの。また、特開昭６
１−１７１１５６号公報には半導体チップ周縁部にシリ
コン樹脂等の軟質材を設け同じく応力負荷を吸収するも
のが提案されている。
【００１７】さらにまた特開昭５８−２７３４９号公報
に記載の半導体装置は、半導体チップの周囲に溝を形成
し、半導体チップと封止樹脂との密着性を向上させ半導
体装置の信頼性を高めることが提案されている。
【００１８】
【発明が解決しようとする課題】しかし上記従来の樹脂
封止型半導体装置では以下の問題点があった。
【００１９】半導体装置の集積化が進み、チップの大型
化や素子、配線の微細化が急速に進んだ結果、チップサ
イズが１０ｍｍ□を越えたり、配線の幅や間隔がサブミ
クロン領域にまで縮小された集積回路が実現されてい
る。これらのチップを樹脂封止した場合、従来技術では
チップに加わる応力が大きいため、その軽減が不十分と
なってきている。
【００２０】特に従来の最初の３つの例では、表面保護
酸化膜としてのシリコン酸化膜、窒化膜あるいは金属、
金属の酸化物、窒化物もしくは硅化物と封止用樹脂との
接着力が弱いという欠点を依然有してている。また、収
縮応力の増大にともない封止用樹脂が割れたり、剥離し
たりし半導体装置の信頼性を低下させる。
【００２１】また、その次の２つの公知例のようにチッ
プ表面や周縁部にポリイミド樹脂やシリコン樹脂等の軟
質材を設けても、本構造の場合以下の点で問題があっ
た。
【００２２】半導体ウエハをチップに分割する時には、
分離のためにダイヤモンドポイントやダイヤモンドブレ
ードで溝を入れるスクライビング工程および溝に応じて
ウエハを割り個々のチップに分割するクラッキング工程
を行なう必要がある。
【００２３】従来構造では、スクライブ領域にもポリイ
ミド樹脂やシリコーン樹脂等の軟質剤があり、スクライ
ビング時にはこれらの材料をも切断することになる。し
かしながらポリイミド樹脂やシリコーン樹脂等の軟質剤
の切断は極めて作業性が悪い。また、本工程はこれらの
樹脂層の剥離の原因ともなり、樹脂封止後の半導体装置
の信頼性の低下をきたす要因ともなる。
【００２４】また最後に示した従来例においては、半導
体チップ周辺に設けた溝内へ、封止樹脂が充填されにく
いためにその効果が少なく、封止樹脂の割れ、表面保護
膜の剥離、配線特性の劣化等に起因した故障が発生す
る。
【００２５】なお大規模化、複雑化する集積回路の実現
に不可欠な多層配線構造においても、封止樹脂の収縮応
力に起因して生じる配線層間の絶縁性の劣化や配線層間
の接続（コンタクト）特性の劣化等がより深刻な問題と
なっている。
【００２６】本発明の目的は、前述の問題、特に封止用
樹脂の割れや剥離の問題を解決し、ひいては表面保護膜
の変形、剥離、配線特性の劣化の問題を解決し大型化、
微細化、多層配線化する樹脂封止半導体装置の信頼性を
向上することにある。
【００２７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の樹脂封止型半導体装置は、半導体素子を形
成した半導体基板と、前記半導体基板上に形成された層
間絶縁膜と、前記層間絶縁膜の所定領域に形成されたボ
ンディングパッドと、前記ボンディングパッドの所定領
域を除く前記半導体基板上に形成された表面保護膜と、
前記ボンディングパッドと接続されたボンディングワイ
ヤーを備え、前記表面保護膜上にＳＯＧ（Spin On Glas
s）が形成されている。
【００２８】
【作用】本発明においては、表面保護膜上に固着された
フィラーが封止用樹脂により包み込まれ表面保護膜と封
止用樹脂が強固に接着される。
【００２９】半導体チップと封止用樹脂の密着力が強く
なると、封止用樹脂の割れや剥離が生じにくくなり、そ
の結果表面保護膜の変形や剥離、金属配線の変形、断
線、短絡等の故障の発生率が低減する。
【００３０】
【実施例】以下、本発明を実施例により図面を参照して
詳細に説明する。
【００３１】図１〜図４は本発明の樹脂封止型半導体装
置の一例である。図１は、半導体チップの周縁領域の部
分断面概略図である。図１〜図３は半導体ウエハ上での
製作過程を示しす。図４は半導体チップを組立て、封止
した後の樹脂封止型半導体装置を示す。
【００３２】以下図１に従って説明するが、製作方法は
すべて周知の半導体装置製造技術によるものである。
【００３３】さらにここで用いる番号で従来の技術で用
いたと同様のものを指すものには同一番号を用いた。そ
れ以外の番号では、１３は境界、１４はＳＯＧ（Spin O
n Glass）である。
【００３４】まず図１に示すように、不純物拡散層９を
形成したシリコン基板４上に、電極取出し孔１１および
半導体チップの周縁領域（基板周縁層）１２以外を０．
５μｍ程度の厚さを有するシリコン酸化膜から成る層間
絶縁膜１０によって被覆する。
【００３５】なお、境界１３で示した位置は隣接する半
導体チップとの境界である。この位置で半導体ウエハが
切断され、チップに分割されることになる。
【００３６】次に図２に示すようにアルミニウム合金等
からなる厚さ約１μｍの金属配線５を被覆し、所望のパ
ターンに加工後、表面保護膜７を形成する。
【００３７】本表面保護膜は１００ｎｍ程度の厚さを有
するＰＳＧ膜の上に７００ｎｍ程度の厚さを有するプラ
ズマ窒化膜を堆積したものからなる。
【００３８】次に図３に示すように、封止用樹脂に混入
されるシリコン酸化物より成るフィラー２をシリコン酸
化膜や窒化膜よりなる表面保護膜上に、ＳＯＧ（Spin O
n Glass）１４を接着層として固着した。
【００３９】液状のＳＯＧ１４をプラズマ窒化膜上に厚
さ１.０μｍで塗布後、半径１０μｍ程度の球形のフィ
ラー２を液状のＳＯＧ１４上に散布する。ＳＯＧ１４を
温度４５０℃で３０分加熱することにより固化し、フィ
ラー２を表面保護膜７に固着させる。
【００４０】ボンディングパッド６および基板周縁層１
２上の表面保護膜は除去した。その後、半導体ウエハを
スクライブライン１３に沿って通常のスクライビングお
よびクラッキング工程によりチップ分割した。その後周
知の封止樹脂組立技術により、図４に示すように該チッ
プをリードフレーム（図示せず）に搭載し、チップの電
極とリードフレームのリードとを金線８で結線し、該リ
ードフレームを金型にセットして、フィラー２を混入し
たエポキシ等を主成分とする封止用樹脂１により封止し
た。
【００４１】本実施例で適用した表面保護膜上に固着さ
れたフィラーは、封止の際に封止用樹脂１により包み込
まれる。このため、表面保護膜と封止用樹脂が強固に接
着され、その接着力は極めて強い。したがって、本実施
例によれば半導体チップ表面と封止用樹脂との被着強度
が向上し、熱衝撃試験による封止用樹脂の割れや剥離を
防止する効果がある。したがって、封止用樹脂の割れや
はがれに起因した半導体回路の劣化を防ぐことができ
る。
【００４２】また、本実施例ではチップ分割工程（スク
ライビング、クラッキング）での作業性の低下や製品歩
留りの低下といった問題は全く生じなかった。
【００４３】
【発明の効果】以上説明したように本発明によれば、封
止用樹脂と半導体チップの接着強度が向上し、熱衝撃等
で生じる封止用樹脂の応力によって引き起こされる封止
用樹脂の割れや剥離、表面保護膜の変形やクラックや剥
離等を防止することができる。したがって、それらに起
因した配線の変形、断線、短絡等の劣化による装置の品
質の低下が防止されるので半導体装置の信頼性が向上す
る。
【図面の簡単な説明】
【図１】本発明の一実施例の樹脂封止型半導体装置の部
分断面概略図
【図２】本発明の一実施例の樹脂封止型半導体装置の部
分断面概略図
【図３】本発明の一実施例の樹脂封止型半導体装置の部
分断面概略図
【図４】本発明の一実施例の樹脂封止型半導体装置の部
分断面概略図
【図５】従来の樹脂封止型半導体装置の全体断面概略図
および部分断面概略図
【図６】従来の樹脂封止型半導体装置の全体断面概略図
および部分断面概略図
【符号の説明】
１ 封止用樹脂 ２ フィラー ３ リードフレーム ４ 半導体チップ ５ 金属配線層 ６ ボンディングパッド ７ 表面保護膜 ８ ボンディングワイヤ ９ 不純物拡散層 １０ 層間絶縁膜 １１ 電極取出し孔 １２ 基板周縁層 １３ スクライブライン １４ ＳＯＧ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を形成した半導体基板と、前
    記半導体基板上に形成された層間絶縁膜と、前記層間絶
    縁膜の所定領域に形成されたボンディングパッドと、前
    記ボンディングパッドの所定領域を除く前記半導体基板
    上に形成された表面保護膜と、前記ボンディングパッド
    と接続されたボンディングワイヤーを備え、前記表面保
    護膜上にＳＯＧ（Spin On Glass）が形成されているこ
    とを特徴とする樹脂封止型半導体装置。
JP4014507A 1992-01-30 1992-01-30 樹脂封止型半導体装置 Expired - Fee Related JP2865224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014507A JP2865224B2 (ja) 1992-01-30 1992-01-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014507A JP2865224B2 (ja) 1992-01-30 1992-01-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH05206335A true JPH05206335A (ja) 1993-08-13
JP2865224B2 JP2865224B2 (ja) 1999-03-08

Family

ID=11862985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014507A Expired - Fee Related JP2865224B2 (ja) 1992-01-30 1992-01-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2865224B2 (ja)

Also Published As

Publication number Publication date
JP2865224B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
JP3701542B2 (ja) 半導体装置およびその製造方法
JP3188217B2 (ja) 不連続絶縁層領域を有する半導体集積回路素子の製造方法
IT8322982A1 (it) Dispositivo elettronico includente una piastrina comprendente un substrato ed una struttura di collegamento elettrico formata su una superficie maggiore del substrato e costituita da una pellicola elettricamente isolante e da uno strato di collegamento metallico
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
US20040173895A1 (en) Semiconductor device and manufacturing method thereof
JP3660854B2 (ja) 半導体装置の製造方法
US6989334B2 (en) Manufacturing method of a semiconductor device
JPH01261850A (ja) 樹脂封止型半導体装置
JP2865224B2 (ja) 樹脂封止型半導体装置
JPS62112348A (ja) 半導体装置の製造方法
EP0415106B1 (en) Lead frames for semiconductor device
KR20010002843A (ko) 몰드형 웨이퍼 레벨 패키지
JP3882648B2 (ja) 半導体装置およびその製造方法
JP3682468B2 (ja) 半導体集積回路装置
JPS61230344A (ja) 樹脂封止型半導体装置
JPWO2006134643A1 (ja) 半導体装置及びその製造方法
JP2003309227A (ja) 半導体装置およびその製造方法
JPS61292947A (ja) 半導体装置
JP4780136B2 (ja) 半導体装置の製造方法
JP2007042702A (ja) 半導体装置
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
JP2533293B2 (ja) 樹脂封止型半導体装置の製造方法
JP2785722B2 (ja) 樹脂封止型半導体装置
JPS59224153A (ja) 半導体装置の製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees