JPH052007B2 - - Google Patents
Info
- Publication number
- JPH052007B2 JPH052007B2 JP60206117A JP20611785A JPH052007B2 JP H052007 B2 JPH052007 B2 JP H052007B2 JP 60206117 A JP60206117 A JP 60206117A JP 20611785 A JP20611785 A JP 20611785A JP H052007 B2 JPH052007 B2 JP H052007B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- amplifier
- output
- converter
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
（産業上の利用分野）
本発明は、並列アナログ・デジタル変換器（ア
ナログ・デジタル変換器をＡ／Ｄ変換器という）
のドライブ用リミツタ・アンプに関する。
（従来の技術）
並列Ａ／Ｄ変換器、特にECL（Emitter
Coupled Logic）のロジツクICを製造する半導体
プロセスを用いたものは、入力電圧範囲を越える
ような過大電圧が加わらないようにするためのリ
ミツタ・アンプを前置する必要がある。そしてこ
のアンプは並列Ａ／Ｄ変換器の入力容量を高周波
でドライブできるようになつている必要がある。
第２図はこの種の従来のリミツタ・アンプの一
例を示す図である。入力電圧Vinは通常の反転ア
ンプ１０を経た後、抵抗Ｒ３を介して並列Ａ／Ｄ
変換器２０に与えられる。
（発明が解決しようとする問題点）
並列Ａ／Ｄ変換器の定格入力電圧レンジは０〜
−2Vであり、入力電圧は＋0.5Vを越えてはなら
ない。このため、ダイオードＤを用いてクランプ
している。Ａ／Ｄ変換器の入力は、大きな容量を
有しており、このキヤパシタンスは高周波の入力
信号でドライブされるため、抵抗Ｒ３は小さい抵
抗値としなければならない。このためダイオード
Ｄのクランプ電流は大きな値となる。
従来より、理想ダイオード特性を得るために第
３図に示すような回路が知られているが、この回
路では第２図のように並列Ａ／Ｄ変換器をドライ
ブすることはできない。
ここで、第４図に示すような並列Ａ／Ｄ変換器
の各コンパレータCMP1〜CMPnに使われる回路
の一例を第５図に示す。コンパレータの入力段の
トランジスタＱ１は、入力電圧がGND電圧
（0V）を越えると飽和することが分る。したがつ
て、第２図のダイオードＤとしては、順電圧が小
さくかつ応答が高速であり、大電流を流せること
が必要となる。しかしながら、その様な特性を有
するダイオードを得ることは困難である。
本発明の目的は、この様な点に鑑み、理想ダイ
オード特性に近い特性を有する、高周波のドライ
ブ能力を持つたリミツタ・アンプを提供すること
にある。
（問題点を解決するための手段）
この様な目的を達成するために本発明では、
反転アンプと、
この反転アンプの出力が正方向にスイングする
ことを阻止するクランプ用ダイオードと、
前記反転アンプの出力をクランプ用ダイオード
の順電圧と等しい分だけシフトするためのシフト
用ダイオードと、
このシフト用ダイオードに電流を供給する電流
供給手段と、
前記シフト用ダイオードでシフトした電圧をバ
ツフアし、ゲインが１であつて容量負荷を高周波
でドライブすることが可能であり、その出力が前
記反転アンプに負帰還されるように構成されたバ
ツフア・アンプと、
を具備し、負の入力電圧に対してはバツフア・ア
ンプの出力が零電位を越えないようにクランプさ
れるようにしたことを特徴とする。
（実施例）
以下図面を用いて本発明を詳しく説明する。第
１図は本発明に係るリミツタ・アンプの一実施例
を示す構成図である。図において、Ａ１は反転ア
ンプで、その反転入力端子（−）には入力抵抗器
Ｒ１を介して入力電圧Vinが接続され、その非反
転入力端子（＋）はコモンラインに接続されてい
る。反転アンプＡ１の出力端は、このアンプの出
力が正方向にスイングすることを阻止するための
第１のダイオード（クランプ用ダイオード）Ｄ１
を介して前記反転入力端子（−）に接続されると
共に、ダイオードＤ１の順電圧と等しい分だけシ
フトするための第２のダイオード（シフト用ダイ
オード）Ｄ２を介してバツフア・アンプＡ２に接
続されている。
Ｓはシフト用ダイオードＤ２に電流を供給する
電流供給源である。
バツフア・アンプＡ２は容量負荷を高周波でド
ライブすることが可能であるゲイン１のアンプ
で、その出力信号は、並列Ａ／Ｄ変換器２０に送
られると共に、帰還抵抗Ｒ２を介して反転アンプ
Ａ１の反転入力端（−）に導かれている。
このような構成における動作について次に説明
する。
入力電圧Vinが負の場合には、ダイオードＤ
１に電流が流れ、オン状態になり、反転アンプ
Ａ１の出力をダイオードの順電圧にクランプす
る。バツフア・アンプＡ２には、ダイオードＤ
２にてこの順電圧分をシフトした電圧、すなわ
ち、0Vが印加され、したがつてバツフア・ア
ンプＡ２の出力は0Vとなる。
シフト用ダイオードＤ２への電流は電流供給
源Ｓより供給される。
入力電圧Vinが正の場合には、バツフア・ア
ンプＡ２の出力Voutは
Vout＝Vin・Ｒ２／Ｒ１
となる。
上記，いずれの場合でも、ダイオードＤ
１，Ｄ２には大電流が流れることはない。なお、
このダイオードとしては、特性の揃つたシヨツト
キーダイオード等を使用が推奨される。
（発明の効果）
以上説明したように、本発明によれば、並列
Ａ／Ｄ変換器に前置され、この並列Ａ／Ｄ変換器
が有する入力容量を高周波でドライブすることが
でき、理想ダイオード特性を有するようなリミツ
タ・アンプを実現することができる。
(Industrial Application Field) The present invention relates to a parallel analog-to-digital converter (an analog-to-digital converter is referred to as an A/D converter).
Regarding drive limiter amplifiers. (Prior art) Parallel A/D converters, especially ECL (Emitter
Coupled Logic (Coupled Logic) logic ICs that use a semiconductor process to manufacture logic ICs must be equipped with a limiter amplifier in order to prevent the application of excessive voltage that exceeds the input voltage range. This amplifier must be able to drive the input capacitance of the parallel A/D converter at high frequency. FIG. 2 is a diagram showing an example of this type of conventional limiter amplifier. The input voltage Vin passes through a normal inverting amplifier 10 and then connects to a parallel A/D via a resistor R3.
is applied to converter 20. (Problem to be solved by the invention) The rated input voltage range of the parallel A/D converter is 0 to
-2V, and the input voltage must not exceed +0.5V. For this reason, a diode D is used for clamping. The input of the A/D converter has a large capacitance, and since this capacitance is driven by a high frequency input signal, the resistor R3 must have a small resistance value. Therefore, the clamp current of diode D takes on a large value. Conventionally, a circuit as shown in FIG. 3 has been known to obtain ideal diode characteristics, but this circuit cannot drive a parallel A/D converter as shown in FIG. 2. Here, FIG. 5 shows an example of a circuit used for each of the comparators CMP 1 to CMPn of the parallel A/D converter shown in FIG. 4. It can be seen that the transistor Q1 in the input stage of the comparator becomes saturated when the input voltage exceeds the GND voltage (0V). Therefore, the diode D in FIG. 2 needs to have a small forward voltage, a fast response, and be able to flow a large current. However, it is difficult to obtain a diode with such characteristics. In view of these points, it is an object of the present invention to provide a limiter amplifier that has characteristics close to ideal diode characteristics and has high frequency drive capability. (Means for solving the problem) In order to achieve such an object, the present invention includes: an inverting amplifier, a clamping diode that prevents the output of the inverting amplifier from swinging in the positive direction, and the inverting amplifier. a shift diode for shifting the output of the clamp diode by an amount equal to the forward voltage of the clamp diode; a current supply means for supplying current to the shift diode; 1, which is capable of driving a capacitive load at a high frequency, and whose output is configured to be negatively fed back to the inverting amplifier; It is characterized in that the output of the buffer amplifier is clamped so that it does not exceed zero potential. (Example) The present invention will be explained in detail below using the drawings. FIG. 1 is a block diagram showing an embodiment of a limiter amplifier according to the present invention. In the figure, A1 is an inverting amplifier, whose inverting input terminal (-) is connected to an input voltage Vin via an input resistor R1, and its non-inverting input terminal (+) is connected to a common line. The output terminal of the inverting amplifier A1 is connected to a first diode (clamping diode) D1 for preventing the output of this amplifier from swinging in the positive direction.
and is connected to the buffer amplifier A2 via a second diode (shifting diode) D2 for shifting by an amount equal to the forward voltage of the diode D1. There is. S is a current supply source that supplies current to the shift diode D2. Buffer amplifier A2 is an amplifier with a gain of 1 that can drive a capacitive load at high frequency, and its output signal is sent to parallel A/D converter 20, and is also sent to inverting amplifier A1 via feedback resistor R2. It is led to the inverting input terminal (-). The operation in such a configuration will be explained next. When the input voltage Vin is negative, the diode D
A current flows through A1, turning it on, and clamping the output of the inverting amplifier A1 to the forward voltage of the diode. Buffer amplifier A2 has diode D
At step 2, a voltage shifted by this forward voltage, ie, 0V, is applied, and therefore the output of buffer amplifier A2 becomes 0V. Current to the shift diode D2 is supplied from a current supply source S. When the input voltage Vin is positive, the output Vout of the buffer amplifier A2 is Vout=Vin·R2/R1. In any of the above cases, the diode D
No large current flows through 1 and D2. In addition,
As this diode, it is recommended to use a Schottky diode with uniform characteristics. (Effects of the Invention) As explained above, according to the present invention, it is possible to drive the input capacitance of the parallel A/D converter, which is provided in front of the parallel A/D converter, at a high frequency, and the ideal diode It is possible to realize a limiter amplifier having such characteristics.
第１図は本発明に係るリミツタ・アンプの一実
施例を示す構成図、第２図は従来のリミツタ・ア
ンプの一例を示す図、第３図は理想ダイオード特
性を得るための従来の回路の一例を示す図、第４
図は並列Ａ／Ｄ変換器の一例を示す構成図、第５
図は並列Ａ／Ｄ変換器に使用されているコンパレ
ータの一例を示す要部構成図である。
Ａ１……反転アンプ、Ａ２……バツフア・アン
プ、Ｄ１……クランプ用ダイオード、Ｄ２……シ
フト用ダイオード、Ｓ……電流供給源、Ｒ１……
入力抵抗、Ｒ２……帰還抵抗、２０……並列Ａ／
Ｄ変換器。
Fig. 1 is a block diagram showing an embodiment of a limiter amplifier according to the present invention, Fig. 2 is a diagram showing an example of a conventional limiter amplifier, and Fig. 3 is a diagram of a conventional circuit for obtaining ideal diode characteristics. Diagram showing an example, No. 4
The figure is a block diagram showing an example of a parallel A/D converter.
The figure is a main part configuration diagram showing an example of a comparator used in a parallel A/D converter. A1... Inverting amplifier, A2... Buffer amplifier, D1... Clamping diode, D2... Shifting diode, S... Current supply source, R1...
Input resistance, R2...Feedback resistance, 20...Parallel A/
D converter.
Claims (1)
ンプであつて、 反転アンプと、 この反転アンプの出力が正方向にスイングする
ことを阻止するクランプ用ダイオードと、 前記反転アンプの出力をクランプ用ダイオード
の順電圧と等しい分だけシフトするためのシフト
用ダイオードと、 このシフト用ダイオードに電流を供給する電流
供給手段と、 前記シフト用ダイオードでシフトした電圧をバ
ツフアし、ゲインが１であつて容量負荷を高周波
でドライブすることが可能であり、その出力が前
記反転アンプに負帰還されるように構成されたバ
ツフア・アンプと、 を具備し、負の入力電圧に対してバツフア・アン
プの出力が零電位を越えないようにクランプされ
るようにしたことを特徴とするリミツタ・アン
プ。[Claims] 1. A limiter amplifier for driving a parallel A/D converter, comprising: an inverting amplifier; a clamping diode that prevents the output of the inverting amplifier from swinging in the positive direction; and the inverting amplifier. a shift diode for shifting the output of the clamp diode by an amount equal to the forward voltage of the clamp diode; a current supply means for supplying current to the shift diode; 1, which is capable of driving a capacitive load at a high frequency, and whose output is configured to be negatively fed back to the inverting amplifier; - A limiter amplifier characterized by being clamped so that the output of the amplifier does not exceed zero potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206117A JPS6266719A (en) | 1985-09-18 | 1985-09-18 | Limiter amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206117A JPS6266719A (en) | 1985-09-18 | 1985-09-18 | Limiter amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6266719A JPS6266719A (en) | 1987-03-26 |
| JPH052007B2 true JPH052007B2 (en) | 1993-01-11 |
Family
ID=16518076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60206117A Granted JPS6266719A (en) | 1985-09-18 | 1985-09-18 | Limiter amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266719A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9075004B2 (en) | 1996-06-19 | 2015-07-07 | Lifescan, Inc. | Electrochemical cell |
| US11856664B2 (en) | 2017-02-14 | 2023-12-26 | National Institute For Materials Science | Method and system for preventing dew condensation and light scattering due to dew condensation |
-
1985
- 1985-09-18 JP JP60206117A patent/JPS6266719A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9075004B2 (en) | 1996-06-19 | 2015-07-07 | Lifescan, Inc. | Electrochemical cell |
| US11856664B2 (en) | 2017-02-14 | 2023-12-26 | National Institute For Materials Science | Method and system for preventing dew condensation and light scattering due to dew condensation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6266719A (en) | 1987-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717492B2 (en) | Power supply | |
| US5361008A (en) | Switching circuit of low power consumption | |
| JPS6136816A (en) | Integrated constant current source | |
| JPH0423964B2 (en) | ||
| US7626366B2 (en) | Power supply circuit capable of reducing the number of external components | |
| JPH052007B2 (en) | ||
| JPH02104009A (en) | Current-voltage converter utilizing cmos transistor | |
| JPH11266374A (en) | Clamp circuit | |
| US6157221A (en) | Three input comparator | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP2989276B2 (en) | IC circuit | |
| JPS6157111A (en) | Comparator | |
| JPH0521125Y2 (en) | ||
| JPH0419881Y2 (en) | ||
| JP3243947B2 (en) | Operational amplifier | |
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JPS63187920A (en) | A/d converter | |
| JPH03237809A (en) | Amplifier circuit | |
| JPH04244778A (en) | Overcurrent detecting circuit | |
| JPH01128616A (en) | Current switch circuit | |
| JP2001127575A (en) | Current clamp circuit | |
| JPS6218111B2 (en) | ||
| JPS6223136Y2 (en) | ||
| JPS63117682A (en) | Integrated motor drive circuit | |
| JPS63231514A (en) | Semiconductor integrated circuit |