JPH01128616A - Current switch circuit - Google Patents

Current switch circuit

Info

Publication number
JPH01128616A
JPH01128616A JP28661887A JP28661887A JPH01128616A JP H01128616 A JPH01128616 A JP H01128616A JP 28661887 A JP28661887 A JP 28661887A JP 28661887 A JP28661887 A JP 28661887A JP H01128616 A JPH01128616 A JP H01128616A
Authority
JP
Japan
Prior art keywords
transistor
transistors
mosfet
current
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28661887A
Other languages
Japanese (ja)
Inventor
Eiji Nishimori
英二 西森
Katsuyoshi Otsu
大津 勝吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28661887A priority Critical patent/JPH01128616A/en
Publication of JPH01128616A publication Critical patent/JPH01128616A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To attain high speed operation, to reduce a voltage loss and to simplify a circuit by constituting a transistor, which executes the switching of a base common connecting point, with an MOSFET. CONSTITUTION:An N-channel MOSFET Tr6 is connected between the base common connecting point of transistors Tr4 and Tr5 and an earth. Then, an FET Tr 6 is turned off and the transistors Tr4 and Tr5 are turned on. A constant current I1 is supplied to a load 2 and the FET Tr6 is turned on. Then, the transistors Tr4 and Tr5 are turned off and the current to be flown to the load 2 is turned off. In such a case, the FET Tr6 to be directly switched by a control pulse uses the N-channel MOSFET. Since there is no delay due to saturation in the MOSFET generally, the high speed operation can be executed. A collector potential Vc of the transistor Tr5 can be used in a wide range such as about >=0.3V and the voltage loss is small.

Description

【発明の詳細な説明】 (概要〕 負荷に供給する電流をオン、オフする電流スイッチ回路
に関し、  、 高速動作が可能で、電圧ロスが少なく、回路を簡単に構
成し得ることを目的とし、カレントミラー回路を構成す
る2つのトランジスタのベース共通接続点をスイッチン
グするトランジスタを、MOSFETにて構成する。
[Detailed Description of the Invention] (Summary) The present invention relates to a current switch circuit that turns on and off current supplied to a load. The transistor that switches the base common connection point of the two transistors forming the mirror circuit is formed by a MOSFET.

〔産業上の利用分野〕[Industrial application field]

本発明は、負荷に供給する電流をオン、オフする電流ス
イッチ回路に関する。
The present invention relates to a current switch circuit that turns on and off a current supplied to a load.

トランジスタをスイッチング素子として用い、このスイ
ッチング素子を外部からの制御信号にてオン、オフ制御
して負荷に供給する電流をオン、オフする電流スイッチ
回路がある。この場合、スイッチング動作としては高速
動作が可能で、又、回路全体としては電圧ロスが少なく
、しかも回路構成が簡単であることが望ましい。
2. Description of the Related Art There is a current switch circuit that uses a transistor as a switching element and turns on and off the switching element using an external control signal to turn on and off a current supplied to a load. In this case, it is desirable that the switching operation be capable of high-speed operation, that the entire circuit has little voltage loss, and that the circuit configuration is simple.

〔従来の技術〕[Conventional technology]

第4図は従来回路の一例の回路図を示す。このものはE
CL (エミッタ・カップルド・ロジック)回路によく
用いられる高速動作可能な回路で、基準電圧VREFを
ベースに印加されているトランジスタTrlと対になっ
ているトランジスタTr2を制御信号発生器1からのH
レベルの制御パルスにてオンさせ、負荷2に定電流源3
の定電流■に応じた定電流11を流す。一方、Lレベル
の制御パルスにてトランジスタTr2をオフすることに
より、負荷2に流れていた電流をオフにする。
FIG. 4 shows a circuit diagram of an example of a conventional circuit. This one is E
This circuit is often used in CL (emitter-coupled logic) circuits and is capable of high-speed operation.The transistor Tr2 paired with the transistor Trl, which is applied to the reference voltage VREF as a base, is
It is turned on with a level control pulse, and constant current source 3 is connected to load 2.
A constant current 11 corresponding to the constant current ■ is applied. On the other hand, by turning off the transistor Tr2 with an L-level control pulse, the current flowing through the load 2 is turned off.

第5図は従来回路の他の例の回路図を示す。同図におい
て、制御信号発生器4からのLレベルの制御パルスにて
トランジスタTr3をオフさせ、トランジスタTr4.
Tr5をオンさせ、カレントミラーによって負荷2に定
電流源5の定電流Iに応じた定電流■1を流す。一方、
Hレベルの制御パルスにてトランジスタTr3をオンす
ることにより、トランジスタTr4.−’rr、5をオ
フさせ、負荷2に流れていた電流をオフにする。
FIG. 5 shows a circuit diagram of another example of the conventional circuit. In the figure, transistor Tr3 is turned off by an L-level control pulse from control signal generator 4, transistors Tr4.
The Tr5 is turned on, and a constant current (1) corresponding to the constant current I of the constant current source 5 is caused to flow through the load 2 by the current mirror. on the other hand,
By turning on transistor Tr3 with an H-level control pulse, transistors Tr4. -'rr, 5 is turned off, and the current flowing through load 2 is turned off.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第4図に示す従来回路は、トランジスタTr2の飽和を
避けるためにそのコレクタ電位■cを約1■以上の範囲
で使用しなくてはならず、利用範囲が狭くなり、しかも
、基準電圧V REF及び特にHレベルの制御パルスv
1に低レベルの安定な電圧を与えるために安定化電源回
路を必要とし、回路が複雑になる問題点があった。
In the conventional circuit shown in FIG. 4, in order to avoid the saturation of the transistor Tr2, the collector potential ■c must be used in a range of about 1■ or more, which narrows the usable range, and furthermore, the reference voltage V REF and especially the H level control pulse v
1 requires a stabilized power supply circuit to provide a stable voltage at a low level, which has the problem of complicating the circuit.

一方の第5図に示す従来回路は、トランジスタTr5の
コレクタ電位VCを約0.3V以上と第4図の回路に比
して広い範囲で使用できて電圧ロスを小さくできるが、
トランジスタTr3が飽和し、オンからオフに移る時の
応答速度が遅くなる問題点があった。
On the other hand, in the conventional circuit shown in FIG. 5, the collector potential VC of the transistor Tr5 is about 0.3 V or more, which allows it to be used in a wider range than the circuit shown in FIG. 4, and can reduce voltage loss.
There was a problem that the transistor Tr3 became saturated and the response speed when switching from on to off became slow.

このような飽和に対する対策としてはトランジスタTr
3のベース・コレクタ間にショットキバリアダイオード
を接続することが考えられるが、このようにすると電流
の遮断が不十分になる不都合がある。このような不都合
を避けるにはトランジスタTr4.Tr5の各エミッタ
とアースとの間にダイオードを接続しなければならず、
回路が複雑になる問題点を生じる。
As a countermeasure against such saturation, the transistor Tr
Although it is conceivable to connect a Schottky barrier diode between the base and collector of No. 3, this method has the disadvantage of insufficient current interruption. To avoid such inconvenience, transistor Tr4. A diode must be connected between each emitter of Tr5 and ground,
This causes a problem that the circuit becomes complicated.

本発明は、高速動作が可能で、電圧ロスが少なく、回路
を簡単に構成し得る電流スイッチ回路を提供することを
目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a current switch circuit that can operate at high speed, has little voltage loss, and can be easily constructed.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、ベースを共通に接続された2つのトランジス
タを用いてカレントミラー回路を構成され、該ベース共
通接続点をトランジスタにてスイッチングすることによ
って上記2つのトランジスタの一方のトランジスタに接
続された負荷に電流を供給、非供給にスイッチングする
電流スイッチ回路において、上記ベース共通接続点をス
イッチングするトランジスタを、1403FETにて構
成する。
The present invention comprises a current mirror circuit using two transistors whose bases are connected in common, and a load connected to one of the two transistors by switching the base common connection point with a transistor. In the current switch circuit that switches between supplying and not supplying current, the transistor that switches the common base connection point is configured with a 1403FET.

〔作用〕[Effect]

例えばLレベルの制御信号にて上記MO3FETをオフ
させ、上記2つのトランジスタをオンさせ、カレントミ
ラーによって負荷に定電流を流す。一方、Hレベルの制
御信号にて上記8081”ETをオンさせ、上記2つの
トランジスタをオフさせ、負荷に流れていた電流をオフ
にする。この場合、上記2つのトランジスタのベース共
通接続点をスイッチングするトランジスタにMOSFE
Tを用いたので、一般にMOSFETでは飽和による遅
延がないため、MOSFETを用いていない従来回路に
比して高速動作が可能である。
For example, an L-level control signal turns off the MO3FET, turns on the two transistors, and causes a constant current to flow through the load using a current mirror. On the other hand, the 8081"ET is turned on by the H level control signal, turning off the two transistors and turning off the current flowing to the load. In this case, the common connection point of the bases of the two transistors is switched MOSFE as a transistor
Since T is used, there is generally no delay due to saturation in MOSFETs, so high-speed operation is possible compared to conventional circuits that do not use MOSFETs.

〔実施例〕〔Example〕

第1図(A)は本発明回路の第1実施例の回路図を示す
。第5図に示す従来回路のように、定電流1115、ト
ランジスタ゛rr4.Tr5にてカレントミラー回路が
構成されており、トランジスタTr5のコレクタに負荷
2が接続されている。トランジスタTr4.Tr5のベ
ース共通接続点とアースとの間にNチャネルHO5FE
丁T’ r 6が接続されており、第5図に示す回路と
異なる点である。
FIG. 1(A) shows a circuit diagram of a first embodiment of the circuit of the present invention. As in the conventional circuit shown in FIG. 5, a constant current 1115, a transistor rr4. A current mirror circuit is configured by Tr5, and a load 2 is connected to the collector of the transistor Tr5. Transistor Tr4. N-channel HO5FE between base common connection point of Tr5 and ground
This circuit is different from the circuit shown in FIG. 5 in that the circuit T' r 6 is connected.

FETTr6をオフにしてトランジスタTr4゜Tr5
をオンにし、負荷2に定電流■1を供給し、FETTr
6をオンにしてトランジスタTr4゜Tr5をオフにし
、負荷2に流れる電流をオフにする基本的な動作は第5
図に示す回路と同様である。しかしながら、制御パルス
にて直接スイッチングされるFETTr6はNヂャネル
HO3FETを用いており、一般にMOSFETでは飽
和による遅延がないため、第5図に示す従来回路に比し
て高速動作が可能である。又、第4図に示す従来回路に
対してもトランジスタTr5のコレクタ電位VCを約0
.3■以上と広い範囲で使用でき、電圧ロスが小さい。
Turn off FETTr6 and switch transistors Tr4゜Tr5
Turn on, supply constant current ■1 to load 2, and
The basic operation is to turn on transistors Tr4 and Tr5, turn off the current flowing to load 2, and turn off the current flowing to load 2.
The circuit is similar to the one shown in the figure. However, the FET Tr6, which is directly switched by the control pulse, uses an N-channel HO3FET, and since there is generally no delay due to saturation in a MOSFET, it is possible to operate at a higher speed than the conventional circuit shown in FIG. Also, for the conventional circuit shown in FIG. 4, the collector potential VC of the transistor Tr5 is set to about 0.
.. 3■ or more, it can be used in a wide range and has low voltage loss.

第1図(B)は本発明回路の第2実施例の回路図を示す
。このものはトランジスタTr4゜Tr5のベース間に
NチャネルHO3FETT r 7を追加接続し、FE
TTr7とトランジスタTr5との接続点と、アースと
の間にFETTr8を接続したものである。FET’T
r8は制御パルスA1FETTr7は制御パルス八にて
夫々オン、オフされる。
FIG. 1(B) shows a circuit diagram of a second embodiment of the circuit of the present invention. This one additionally connects an N-channel HO3FET Tr7 between the bases of transistors Tr4 and Tr5, and
A FETTr8 is connected between the connection point between the TTr7 and the transistor Tr5 and the ground. FET'T
r8 is a control pulse A1, and FETTr7 is turned on and off by control pulse 8, respectively.

FETTr7がオンのときく負荷2に定電流I+を供給
するとき)ここに流れる電流は、これがない第1図(A
)に示す回路の場合の電流■に比してI / h FE
と小さくなる(ここに、hFEはトランジスタTr5の
電流増幅率である)。従って、第1図(A)に示す回路
のFETTr6に比してFETTr7を小型にできる。
When FETTr7 is on (when supplying constant current I+ to load 2), the current flowing here is the same as in Figure 1 (A
) compared to the current ■ for the circuit shown in ) I/h FE
(here, hFE is the current amplification factor of the transistor Tr5). Therefore, the FETTr7 can be made smaller than the FETTr6 in the circuit shown in FIG. 1(A).

なお、FETTr8はトランジスタTr5のベース電荷
を放電させる働きをしており、これがない場合スイッチ
ング速度が低下する。よって、FETTr8については
ほとんど電流が流れないためやはり小型にできる。又、
スイッチング時の負荷となる浮遊容量を小さくでき、こ
れにより、定電流源5側の動作が遮断されずに電圧振幅
が小になるので、更に高速動作が可能になる。
Note that the FET Tr8 functions to discharge the base charge of the transistor Tr5, and without it, the switching speed decreases. Therefore, since almost no current flows through the FET Tr8, it can be made smaller. or,
The stray capacitance that becomes a load during switching can be reduced, and as a result, the operation of the constant current source 5 is not interrupted and the voltage amplitude is reduced, so that even higher speed operation is possible.

第1図(C)は本発明回路の第3実施例の回路図を示し
、同図中、第1図<A)、<8)と同一構成部分には同
一番号、同一符号を付してその説明を省略する。このも
のは、第1図(B)に示すトランジスタTr4のベース
と、そのコレクタとベースとの接続点との間にNヂャネ
ルHO3FETT r9を接続したものである。FET
Tr9は電源Vccを印加されることにより、常時オン
とされる。
FIG. 1(C) shows a circuit diagram of the third embodiment of the circuit of the present invention, in which the same components as in FIG. 1 <A) and <8) are given the same numbers and symbols. The explanation will be omitted. In this device, an N-channel HO3 FET Tr9 is connected between the base of the transistor Tr4 shown in FIG. 1(B) and the connection point between its collector and base. FET
Tr9 is always turned on by applying the power supply Vcc.

FETTr9を設けたため、そのオン抵抗により、第1
図(B)に示す回路に比してFETTr7のオン抵抗に
よる定電流誤差を補償し得る。
Since the FET Tr9 is provided, its on-resistance causes the first
Compared to the circuit shown in Figure (B), it is possible to compensate for the constant current error due to the on-resistance of the FET Tr7.

なお、第1図(C)に示す回路は制御パルスA。Note that the circuit shown in FIG. 1(C) uses control pulse A.

AがCMOSレベルの場合の回路図であるが、これに対
して制御パルスA、AがTTLレベルの場合はFETT
r9のゲートにTTLのHレベルの回路又はこれと等価
な回路を接続して用いることが考えられる。
This is a circuit diagram when A is a CMOS level, but on the other hand, when control pulses A and A are TTL level, it is a FET T
It is conceivable to use a TTL H level circuit or an equivalent circuit connected to the gate of r9.

第2図は本発明回路の第4実施例の回路図を示し、同図
中、第1図(B)と同一構成部分には同一番号、同一符
号を付してその説明を省略する。
FIG. 2 shows a circuit diagram of a fourth embodiment of the circuit of the present invention. In the figure, the same components as those in FIG.

このものは、第1図(B)に示す回路のスイッチング部
分を負荷2に対して2系統並列に設けたものである。第
2図において、FET、Tr7゜Tr8. トランジス
タTr5と対になる回路がFETTr7’ 、Tr8’
 、  トランジスタTr5 ’である。
In this device, two switching portions of the circuit shown in FIG. 1(B) are provided in parallel to the load 2. In FIG. 2, FET, Tr7°Tr8. The circuits paired with the transistor Tr5 are FETs Tr7' and Tr8'.
, transistor Tr5'.

制御パルスA、BがLレベルの時FETTr8゜Tr8
’ はオフ、制御パルスλ、BがHレベルの時FETT
r7.Tr7’ はオンとされ、これにより、トランジ
スタTr5.Tr5’ はオンされ、負荷2には定電流
源5の定電流Iの2倍の電流1+=21が流れる。この
ように、複数の電流スイッチによる電流を一つの定電流
源5がら供給できるため、定電流誤差を小さいまま電流
を2倍にできる。
When control pulses A and B are at L level, FETTr8°Tr8
' is off, control pulse λ, when B is H level, FETT
r7. Tr7' is turned on, which causes transistors Tr5. Tr5' is turned on, and a current 1+=21, which is twice the constant current I of the constant current source 5, flows through the load 2. In this way, since the current from a plurality of current switches can be supplied from one constant current source 5, the current can be doubled while keeping the constant current error small.

第3図は本発明回路の第5実施例の回路図を示し、同図
中、第2図と同一構成部分には同一番号、同一符号を付
してその説明を省略する。このものは、チャージポンプ
回路に適用したものである。
FIG. 3 shows a circuit diagram of a fifth embodiment of the circuit of the present invention, and in the figure, the same components as in FIG. 2 are given the same numbers and symbols, and the explanation thereof will be omitted. This is applied to a charge pump circuit.

チャージポンプ回路とは、入力パルスによって平滑用コ
ンデンサを充電及び放電させ、入ツノパルス幅を電圧に
変換してコンデンサの端子より取出す回路である。
A charge pump circuit is a circuit that charges and discharges a smoothing capacitor using an input pulse, converts the input pulse width into a voltage, and outputs the voltage from the terminal of the capacitor.

第3図中、5aは定電流源で、前記実施例と同様、定電
流Iを流す。トランジスタTr5゜Tr5’の各コレク
タは定電流源5aのトランジスタTr10及び平滑用コ
ンデンサCの一端に接続されている。6は出力端子であ
る。その他の構成は第2図に示す回路と同様である。
In FIG. 3, reference numeral 5a denotes a constant current source, which supplies a constant current I as in the previous embodiment. The collectors of the transistors Tr5 and Tr5' are connected to one end of the transistor Tr10 and the smoothing capacitor C of the constant current source 5a. 6 is an output terminal. Other configurations are similar to the circuit shown in FIG.

アップ時、アップパルスによってFETTr8がオン、
FETTr7がオフとされ、トランジスタTr5がオフ
される。これと同時に、ダウンパルスニよつTFETT
r8’がオン、FETTr7’ がオフとされ、トラン
ジスタTr5’ がオフされる。トランジスタTr5.
Tr5’ のオフにより、定電流源5aのトランジスタ
Tr10により定電流が流れてコンデンサCが充電され
、出力端子6より次第に上昇する出力電圧が取出される
When up, FET Tr8 is turned on by the up pulse,
FET Tr7 is turned off, and transistor Tr5 is turned off. At the same time, down pulse Niyotsu TFET
r8' is turned on, FET Tr7' is turned off, and transistor Tr5' is turned off. Transistor Tr5.
When Tr5' is turned off, a constant current flows through transistor Tr10 of constant current source 5a to charge capacitor C, and an output voltage that gradually increases is taken out from output terminal 6.

一方、アップ及びダウンのいずれでもない時、トランジ
スタTr5をオン、トランジスタ■「5′をオフとし、
オーブン状態とする。
On the other hand, when neither up nor down, transistor Tr5 is turned on, transistor 5' is turned off,
Place in oven.

一方、ダウン時、アップパルス(アップ時と逆極性)に
よってFETTr8がオフ、FETTr7がオンされ、
トランジスタTr5がオンされる。これと同時に、ダウ
ンパルス(アップ時と逆極性)によってFETTr8’
がオフ、FETTr7’がオンされ、トランジスタTr
5’ がオンされる。トランジスタTr5.Tr5’ 
には夫々定電流源5aによる定電流が流れ、コンデンサ
Cが放電され出力端子6より次第に下降する出力電圧が
取出される。
On the other hand, when down, FETTr8 is turned off and FETTr7 is turned on by the up pulse (opposite polarity to when up).
Transistor Tr5 is turned on. At the same time, a down pulse (opposite polarity to the up time) causes FETTr8'
is off, FET Tr7' is on, and transistor Tr
5' is turned on. Transistor Tr5. Tr5'
A constant current from a constant current source 5a flows through each of them, the capacitor C is discharged, and an output voltage that gradually decreases is taken out from the output terminal 6.

なお、各実施例ともにNチャネルNO3FETの代りに
C−HO8FETのアナログスイッヂを使用してもよい
。ただし、NチャネルNO3FETを用いた場合は低電
位で動作するため、各FETについてNチャネルNO3
FET 1個で十分である。
In addition, in each embodiment, an analog switch of C-HO8FET may be used instead of the N-channel NO3FET. However, when using an N-channel NO3 FET, it operates at a low potential, so for each FET, the N-channel NO3
One FET is sufficient.

又、一般にNチャネルNO3FETはPヂャネルHO3
FETよりオン抵抗が低いため、スイッチングによるパ
ターン面積増加はC−HO3FETを使った場合に比し
て1/3程度で済み、浮遊容量を小さく抑え得、高速ス
イッチング可能である。
Also, generally N-channel NO3FET is P-channel HO3
Since the on-resistance is lower than that of a FET, the pattern area increase due to switching is only about 1/3 of that when using a C-HO3 FET, and stray capacitance can be kept small, allowing high-speed switching.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば、カレントミラー回
路を構成する2つのトランジスタのベース共通接続点を
スイッチングするトランジスタにHO8FOを用いたの
で、MOSFETを用いていない従来回路に比して高速
動作が可能であり、又、ECL系で用いられてトランジ
スタのベースを制御パルスで直接スイッチングする従来
の電流スイッチ回路に比してカレントミラー回路の負荷
側のトランジスタのコレクタ電位を例えば約0.3V以
上と比較的広い範囲で使用できて電圧ロスを小さくでき
、更に、比較的簡単な回路で構成し得る。
As explained above, according to the present invention, since HO8FO is used as the transistor that switches the common connection point of the bases of the two transistors that constitute the current mirror circuit, high-speed operation is achieved compared to conventional circuits that do not use MOSFETs. In addition, compared to a conventional current switch circuit used in an ECL system in which the base of a transistor is directly switched by a control pulse, it is possible to set the collector potential of the transistor on the load side of the current mirror circuit to about 0.3 V or higher, for example. It can be used in a relatively wide range, reduces voltage loss, and can be configured with a relatively simple circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第3図は本発明の各実施例の回路図、第4図
及び第5図は従来の回路図である。 図において、 2は負荷、 4は制御信号発生器、 5.5aは定電流源、 6は出力端子、 Tr4.Tr5.Tr5’はトランジスタ、Tr6.T
r7.Tr7’ 、Tr8.Tr8’ 。 Tr9はMOSFET。 Cはコンデンサ を示す。 (A)               (B)(C) 本宅pIn41!#Jlllの目置闘囲it 図 @2図 窮3図
1 to 3 are circuit diagrams of each embodiment of the present invention, and FIGS. 4 and 5 are conventional circuit diagrams. In the figure, 2 is a load, 4 is a control signal generator, 5.5a is a constant current source, 6 is an output terminal, Tr4. Tr5. Tr5' is a transistor, Tr6. T
r7. Tr7', Tr8. Tr8'. Tr9 is MOSFET. C indicates a capacitor. (A) (B) (C) Main house pIn41! #Jllll's Meki Tokai it Diagram @ 2 Diagram 3 Diagram

Claims (2)

【特許請求の範囲】[Claims] (1)ベースを共通に接続された2つのトランジスタ(
Tr4、Tr5)を用いてカレントミラー回路を構成さ
れ、該ベース共通接続点をトランジスタにてスイッチン
グすることによって上記2つのトランジスタ(Tr4、
Tr5)の一方のトランジスタ(Tr5)に接続された
負荷(2)に電流を供給、非供給にスイッチングする電
流スイッチ回路において、 上記ベース共通接続点をスイッチングするトランジスタ
を、MOSFET(Tr6)にて構成してなることを特
徴とする電流スイッチ回路。
(1) Two transistors whose bases are connected in common (
A current mirror circuit is configured using the two transistors (Tr4, Tr5), and by switching the base common connection point with a transistor, the two transistors (Tr4, Tr5) are connected.
In a current switch circuit that switches between supplying and not supplying current to the load (2) connected to one transistor (Tr5) of Tr5), the transistor that switches the common base connection point is configured with a MOSFET (Tr6). A current switch circuit characterized by:
(2)ベースを共通に接続された2つのトランジスタ(
Tr4、Tr5)を用いてカレントミラー回路を構成さ
れ、該ベース共通接続点をトランジスタにてスイッチン
グすることによつて上記2つのトランジスタ(Tr4、
Tr5)の一方のトランジスタ(Tr5)に接続された
負荷(2)に電流を供給、非供給にスイッチングする電
流スイッチ回路において、 上記ベース共通接続点をスイッチングするトランジスタ
を第1のMOSFET(Tr8)にて構成し、かつ、上
記2つのトランジスタ(Tr4、 Tr5)のうち定電流源(5)側のトランジスタ(Tr
4)と該第1のMOSFET(Tr6)との間に、該第
1のMOSFET(Tr8)をスイッチングするための
制御信号(A)と逆極性の制御信号(A)でスイッチン
グされる第2のMOSFET(Tr7)を接続してなる
ことを特徴とする電流スイッチ回路。 3ベースを共通に接続された2つのトランジスタ(Tr
4、Tr5)を用いてカレントミラー回路を構成され、
該ベース共通接続点をトランジスタにてスイッチングす
ることによつて上記2つのトランジスタ(Tr4、Tr
5)の一方のトランジスタ(Tr5)に接続された負荷
(2)に電流を供給、非供給にスイッチングする電流ス
イッチ回路において、 上記ベース共通接続点をスイッチングするトランジスタ
を第1のMOSFET(Tr8)にて構成し、かつ、上
記2つのトランジスタ(Tr4、 Tr5)のうち定電流源(5)側のトランジスタ(Tr
4)と該第1のMOSFET(Tr6)との間に、該第
1のMOSFET(Tr8)をスイッチングするための
制御信号(A)と逆極性の制御信号(A)でスイッチン
グされる第2のMOSFET(Tr7)を接続してなる
、 かつ、上記定電流源(5)側のトランジスタ(Tr4)
のコレクタ・ベース接続点とベースとの間に常時オンし
ている第3のMOSFET(Tr9)を接続してなるこ
とを特徴とする電流スイッチ回路。
(2) Two transistors whose bases are connected in common (
A current mirror circuit is constructed using the two transistors (Tr4, Tr5), and the above two transistors (Tr4, Tr5) are configured by switching the base common connection point with a transistor.
In a current switch circuit that switches between supplying and non-supplying current to the load (2) connected to one transistor (Tr5) of Tr5), the transistor that switches the base common connection point is connected to the first MOSFET (Tr8). and among the two transistors (Tr4, Tr5), the transistor on the constant current source (5) side (Tr
4) and the first MOSFET (Tr6), a second MOSFET (Tr8) is switched with a control signal (A) of opposite polarity to the control signal (A) for switching the first MOSFET (Tr8). A current switch circuit characterized by connecting MOSFET (Tr7). 3 Two transistors (Tr) whose bases are connected in common
4, Tr5) is used to configure a current mirror circuit,
By switching the base common connection point with a transistor, the two transistors (Tr4, Tr
5) In the current switch circuit that switches between supplying and not supplying current to the load (2) connected to one transistor (Tr5), the transistor that switches the base common connection point is connected to the first MOSFET (Tr8). and among the two transistors (Tr4, Tr5), the transistor on the constant current source (5) side (Tr
4) and the first MOSFET (Tr6), a second MOSFET (Tr8) is switched with a control signal (A) of opposite polarity to the control signal (A) for switching the first MOSFET (Tr8). A transistor (Tr4) connected to a MOSFET (Tr7) and on the constant current source (5) side
A current switch circuit characterized in that a third MOSFET (Tr9) which is always on is connected between the collector-base connection point and the base.
JP28661887A 1987-11-13 1987-11-13 Current switch circuit Pending JPH01128616A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28661887A JPH01128616A (en) 1987-11-13 1987-11-13 Current switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28661887A JPH01128616A (en) 1987-11-13 1987-11-13 Current switch circuit

Publications (1)

Publication Number Publication Date
JPH01128616A true JPH01128616A (en) 1989-05-22

Family

ID=17706740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28661887A Pending JPH01128616A (en) 1987-11-13 1987-11-13 Current switch circuit

Country Status (1)

Country Link
JP (1) JPH01128616A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252217A (en) * 1990-02-20 1991-11-11 Precision Monolithics Inc High-accuracy switching current source

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296820A (en) * 1985-06-25 1986-12-27 Toshiba Corp Current mirror circuit for switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61296820A (en) * 1985-06-25 1986-12-27 Toshiba Corp Current mirror circuit for switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03252217A (en) * 1990-02-20 1991-11-11 Precision Monolithics Inc High-accuracy switching current source

Similar Documents

Publication Publication Date Title
US5361008A (en) Switching circuit of low power consumption
JPH04138077A (en) Half bridge driver
US6069509A (en) Output stage with slewing control means
JPH03196208A (en) Voltage regulator apparatus with power boost system
US4717845A (en) TTL compatible CMOS input circuit
JPH02892B2 (en)
KR960009401A (en) Comparator circuit
JPH01128616A (en) Current switch circuit
JPH02154159A (en) Circuit for detecting transistor current waveform
US6157221A (en) Three input comparator
JP3003404B2 (en) Power supply selection circuit
JPH03227119A (en) Ecl logic circuit
KR20010102362A (en) Double input buffer for track-and-hold amplifier
US6518789B2 (en) Circuit configuration for converting logic levels
JPH01128621A (en) Charge pump circuit
JPS62162972A (en) Current comparing circuit
JP3297256B2 (en) High-speed switching circuit
JPH0328605Y2 (en)
JPS62281516A (en) Tristate signal-binary signal conversion circuit
KR910001076Y1 (en) D.c. amplifier circuit without pop noise
JP3294909B2 (en) Electronic switch circuit
KR930005167Y1 (en) Mode control logic switch circuit
JPH0234211B2 (en)
US5789965A (en) Driver circuit
JPH0753310Y2 (en) Differential type analog switch