JPH0520003B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は移相回路に関する。

〔発明の技術的背景〕

水晶等の共振子を使つた発振回路において、特
に90゜の位相差をもつ出力を得る場合、従来、第
３図に示すような発振回路がよく使われる。

この第３図の発振回路は、２つの電圧ａ，ｂを
入力電圧とする。入力電圧ａは入力電圧ｂを抵抗
R_X、コンデンサC_Xで分圧することによつて得ら
れる。入力電圧ａ，ｂは発振角周波数をωとし
て、次式(1)の関係をもつように与えられる。

ｂ＝ａ／１＋jωC_XR_X ……(1) ここで、入力電圧ａ，ｂの差電圧（ａ−ｂ）を
とると、 ａ−ｂ＝jωC_XR_X・ａ／１＋jωC_XR_X ……(2) となる。式(2)から明らかなように、入力電圧ｂと
差電圧（ａ−ｂ）は、第４図に示すように、90゜
の位相差をもつ。

また、発振出力電圧ｃは、 ｃ＝Ａ（ａ−2a） ……(3) 但し、Ａ：増幅回路１６の利得の関係から、 ｃ＝Ａ（jωC_XR_X−１）ａ／１＋jωC_XR_X ……(4) と表わされる。

ここで、ωC_XR_X≒１とすると、発振出力電圧
ｃは、第４図に示すように、入力電圧ａより約
90゜位相が進むことになる。逆に言えば、第３図
の回路は出力端子用のピンP₃と一方の入力端子
用のピンP₁との間に挿入される−90゜の移相量を
もつ移相回路１１及び共振回路１２における位相
遅れが約90゜となるような周波数で発振する。

なお、第３図において、P₂は他方の入力端子
用のピン、１３は反転回路、１４，１５は加算回
路である。

〔背景技術の問題点〕

しかしながら、上記構成の場合、抵抗R_X、コ
ンデンサC_Xの値が変動すると、発振角周波数ω
が変動するという問題を有する。したがつて、上
記構成においては、抵抗R_X、コンデンサC_X及び
共振子として精度の高い素子を用いるか、これら
を調整可能な素子にする必要がある。

このため、第３図の発振回路を集積回路IC化
する場合、上記３つの素子を外付けにする必要が
ある。その結果、外付け用ピンとして、ピンP₁
〜P₃で示されるように、どうしても３つのピン
が必要となり、集積回路の小型化の妨げとなる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたも
ので、発振回路における発振角周波数の高精度化
及びピン数の削減を図ることができる移相回路を
提供することを目的とする。

〔発明の概要〕

この発明は、電流ドライブ出力形の第１の増幅
回路と、この第１増幅回路の入力信号の直流成分
をカツトする第１のコンデンサと、上記第１の増
幅回路の主力を積分する第２のコンデンサと、こ
の第２のコンデンサの積分出力を入力とし、その
出力が上記第１の増幅回路の入力端へ帰還される
電流ドライブ出力形の第２の増幅回路とを具備す
ることにより、上記第１のコンデンサによる直流
帰還を行い、ある周波数以上で、上記第１の増幅
回路の出力に積分効果をもたせつつ、その直流レ
ベルの安定化を図るようにしたものである。

〔発明の実施例〕

以下、図面を参照してこの発明の実施例を詳細
に説明する。

第２図はこの発明の移相回路を用いて構成され
る発振回路を示す回路図である。

先の第３図に示す発振回路では、入力電圧ａに
対して90゜位相の進んだ電圧（ａ−2b）を作り、
この電圧（ａ−2b）を増幅回路１６で適宜増幅
した後、移相回路１１で90゜遅らせることにより、
発振させるようにしている。

これに対し、第２図の発振回路では、入力電圧
を１つとし、この入力電圧ａを−90゜の移相量を
もつ移相回路２１で位相し、この移相出力を反転
増幅回路２２で適宜反転増幅した後、これを移相
回路１１で−90゜移相することにより、入力電圧
ａと同相の電圧を作り、発振させるものである。

このような構成によれば、入力端子用のピンが
１つで済み、全体としてピン数を先の第３図の３
ピンから２ピンに削減できるので、集積回路化に
際して、回路の小型化が図られる。

このように、発振回路を移相回路２１を使つて
構成することにより、ピン数の削減が図られる。
しかし、これが達成されるには、位相回路２１が
集積回路ICに内蔵し易いという前提条件が必要
となつてくる。この条件を満たすには、移相回路
２１を積分形にすることが好ましい。

しかし、積分形の移相回路２１は、その出力の
直流レベルが不安定であるという欠点がある。そ
して、この欠点は発振角周波数ωを低下させると
いう問題を生むことになる。

そこで、この発明は、積分形の移相回路であつ
て、しかも出力の直流レベルが安定な移相回路を
提供するものである。

第１図は、この発明の一実施例の構成を示す回
路図である。なお、第１図において、先の第２図
と同一部には、同一符号を付す。

第１図において、信号源S₁は位相回路１１、共
振回路１２に対応する。また、移相回路２１は、
電流ドライブ出力形の第１、第２の増幅回路、例
えば差動増幅回路２１１，２１２、それに直流カ
ツト用のコンデンサC_S、積分用のコンデンサC₁
を有する。

ここで、動作を説明すると、信号源S₁から出力
される電圧υ_Sは、コンデンサC_Sにより直流成分を
カツトされた後、ピンP₁よりトランジスタQ₁の
ベースに入力される。トランジスタQ₁はエミツ
タホロワトランジスタとして働き、その出力はエ
ミツタよりトランジスタQ₂のベースに入力され
る。トランジスタQ₂はトランジスタQ₃〜Q₅、抵
抗R₁、R₂等とともに差動増幅回路２１１を構成
する。

この差動増幅回路２１１では、トランシスタ
Q₃のベースの入力電圧をυ_bとすると、トランジ
スタQ₂のベースの入力電圧υ_aとの差電圧（υ_a−
υ_b）が、次式(5)で示される電流ｉに変換される。

ｉ＝２（υ_a−υ_b）／R₁＋R₂ ……(5) この電流ｉは、上記差動増幅回路２１１の負荷
であるコンデンサC₁（集積回路の内蔵容量）に流
れる。コンデンサC₁の両端電圧はトランジスタ
Q₅のベースに与えられる。

トランジスタQ₆のベース電圧と固定電圧V₁の
差によつて、このトランジスタQ₆のエミツタに
生じる電圧をυ_cとすると、これは次のように表わ
される。

υ_c＝２（υ_a−υ_b）／jωC₁（R₁＋R₂） ……(6) この電圧υ_Cと固定電圧V₁との差電圧を抵抗R₃、
R₄で分圧したのが、トランジスタQ₃のベースに
対する帰還電圧υ_bであり、これは次式(7)のように
表わされる。

υ_b＝mυ_c ……(7) 但し、ｍR₄／R₃＋R₄ 式(7)を式(6)に代入すると、 υ_c＝υ_a／jωC₁（R₁＋R₂）／２＋ｍ ……(8) となる。

発振角周波数ωにおいて、 なる条件を満たすように、回路を構成すれば、電
圧υ_cは電圧υ_aよりも約90゜位相が遅れることにな
る。したがつて、差動増幅回路２１１やトランジ
スタQ₅、コンデンサC₁等から成る回路は積分回
路として働く。しかし、ω→Ｏとなると、利得1/
ｍが大きくなり、電圧υ_cの直流レベルが、素子値
の変動等により大きく変動してしまう。

そこで、電圧υ_cと固定電圧V₁の差をトランジ
スタQ₇〜Q₁₀、抵抗R₅、R₆等から成る差動増幅回
路２１２で増幅し、信号入力端、つまり、トラン
ジスタQ₁のベースに帰還する。このとき、信号
源S₁（インピーダンスＯ）の電圧υ_sと電圧υ_cの比
は、次式(10)と先の式(8)より式(11)のように表わされ
る。

υ_a−υ_s＝−2υ_c／jωC_s（R₅＋R₆） ……(10) υ_c／υ_s ＝１／jωC₁（R₁＋R₂）／２＋ｍ＋２jωC₂（R₅＋R₆
）
……(11) 式(11)から、発振角周波数ωにおいて、 ωC₁（R₁＋R₂）／２≫ｍ ……(12) ωC₁（R₁＋R₂）／２≫２／ωC_s（R₅＋R₆）……(1
3) なる２つの条件を満たすように、回路を設計すれ
は、電圧υ_cは電圧υ_sより約90゜位相が遅れること
になる。しかも、低周波（ω→Ｏ）においては、
υ_c／υ_s→Ｏとなる。つまり、電圧υ_cの直流レベルは 固定電圧V₁とほぼ等しくなり、安定する。

なお、式(12)で示される条件に関しては、共振点
（ω＝ω₀）における安定性に問題がなければよい
ので、ｍをかなり小さくすることができ、これに
よつて実現できる。

ω₀＝４／C₁C_s（R₁＋R₂）（R₅＋R₆） ……(14) また、式(3)で示される条件に関しては、コンデ
ンサC_sが外部コンデンサとして設けられるので、
このコンデンサC_sの値を大きくすることにより実
現することができる。

このように、第１図の位相回路２１によれば、
入力側の電圧υ_aより位相90゜遅れ、しかも直流レ
ベルが固定電圧V₁に一致するような出力電圧υ_c
を得ることができる。したがつて、第１図の位相
回路２１を用いれば、位相回路の出力の直流レベ
ルの変動に伴う発振角周波数ωの変動という問題
を解決することができる。

なお、反転増幅回路２２は、トランジスタ
Q₁₁、Q₁₂と抵抗R₇、R₈から成る差動増幅回路と、
トランジスタQ₁₃、Q₁₄、抵抗R₉から成る差動増
幅回路を有する。前者の差動増幅回路は、電圧υ_c
と固定電圧V₁を差動入力とする。したがつて、
負荷抵抗R₇の両端には、電圧υ_cを反転増幅した
電圧が得られ、これを出力トランジスタQ₁₅を介
してピンP₂に導びくことにより、このピンP₂に、
発振出力電圧（−A_a（−90゜））を得ることができ
る。また負荷抵抗R₈の両端には、電圧υ_cの同相
増幅出力が得られる。

また、後者の差動増幅回路は電圧υ_aと固定電圧
V₁を差動入力とする。ここで、電圧υ_aの直流レ
ベルは、先の式(8)より固定電圧V₁にほぼ等しい
ことがわかる。したがつて、負荷抵抗R₉の両端
には、電圧υ_aを同相増幅した電圧ａが得られる。
当然、抵抗R₈、R₉の両端電圧は90゜の位相差をも
つ。

なお、第１図において、I₁〜I₇は定電流源であ
る。

〔発明の効果〕

このようにこの発明によれば、発振回路におけ
る発振角周波数の高精度化及びピン数の削減を図
ることができる位相回路を提供することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路
図、第２図は第１図の遅相回路を使つて構成され
る発振回路を示す回路図、第３図は従来の発振回
路を示す回路図、第４図は第３図の動作を説明す
るためのベクトル図である。 ２１……移相回路、２１１，２１２……差動増
幅回路、C₁，C_s……コンデンサ。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号の直流成分をカツトする第１のコン
   デンサと、 前記第１のコンデンサの出力が一方の入力端子
   に供給される電流ドライブ出力型の第１の差動増
   幅器と、 前記第１の差動増幅器の出力を積分する積分回
   路と、 前記積分回路の出力が一方の入力端子に供給さ
   れ、他方の入力端子に基準電圧が与えられる電流
   ドライブ出力型の第２の差動増幅器と、 前記第２の差動増幅器の前記一方の入力端子の
   直流レベルを安定化するために、前記第２の差動
   増幅器の出力を前記第１の差動増幅器の前記一方
   の入力端子に帰還する帰還路とを具備したことを
   特徴とする位相回路。