JPH0519846B2 - - Google Patents

Info

Publication number
JPH0519846B2
JPH0519846B2 JP13168883A JP13168883A JPH0519846B2 JP H0519846 B2 JPH0519846 B2 JP H0519846B2 JP 13168883 A JP13168883 A JP 13168883A JP 13168883 A JP13168883 A JP 13168883A JP H0519846 B2 JPH0519846 B2 JP H0519846B2
Authority
JP
Japan
Prior art keywords
transistor
collector
emitter
base
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13168883A
Other languages
Japanese (ja)
Other versions
JPS6022821A (en
Inventor
Takahisa Emori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13168883A priority Critical patent/JPS6022821A/en
Publication of JPS6022821A publication Critical patent/JPS6022821A/en
Publication of JPH0519846B2 publication Critical patent/JPH0519846B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/12Frequency selective two-port networks using amplifiers with feedback

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、2次アクテイブフイルタに適用さ
れる帰還型積分回路に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a feedback type integrating circuit applied to a secondary active filter.

「背景技術とその問題点」 2次アクテイブフイルターで、Qの高い構成を
実現する場合、ロスの小さい積分回路(ローパス
フイルタ)が必要とされる。IC回路化を考慮す
ると、大容量のコンデンサを使用できないので、
コンデンサと並列に挿入される抵抗を大きくし、
ロスを減らすことが考えられる。
"Background Art and its Problems" When realizing a high Q configuration with a secondary active filter, an integrating circuit (low-pass filter) with small loss is required. Considering the IC circuit, it is not possible to use large capacity capacitors, so
Increase the resistance inserted in parallel with the capacitor,
It is possible to reduce losses.

従来の積分回路は、電流源のインピーダンスを
上げることによりコレクタ抵抗分を大きくし、ロ
スを減らしていた。しかし、この方法では、特性
的に限界があり、より高いQのフイルタ特性を得
ることができなかつた。
Conventional integrating circuits reduce loss by increasing the collector resistance by increasing the impedance of the current source. However, this method has limitations in terms of characteristics, and it has not been possible to obtain higher Q filter characteristics.

一般的に、トランジスタのコレクタ出力の電流
源は、アーリー効果により抵抗分を持つが、その
値は、エミツタ電流値に反比例して低くなる。し
たがつて、エミツタに挿入される抵抗を大きくし
てコレクタ抵抗分を大きくしても、エミツタ電流
が小さくなり、コレクタ抵抗分をさほど大きくで
きない。然も、エミツタ抵抗を大きくするほど、
ダイナミツクレンジが狭くなつてしまう。このた
め、電源電圧を高くしてダイナミツクレンジを上
げなければならず、IC化にとつて好ましくない。
したがつて、上述のような方法により、トランジ
スタのコレクタ抵抗分を大きくする方法は問題が
あつた。
Generally, a current source at the collector output of a transistor has a resistance component due to the Early effect, but its value decreases in inverse proportion to the emitter current value. Therefore, even if the collector resistance is increased by increasing the resistor inserted into the emitter, the emitter current becomes small and the collector resistance cannot be increased very much. However, as the emitter resistance increases,
The dynamic range becomes narrower. For this reason, it is necessary to increase the power supply voltage to increase the dynamic range, which is not favorable for IC implementation.
Therefore, the method described above to increase the collector resistance of the transistor has a problem.

また、NPN型トランジスタ及びPNP型トラン
ジスタの夫々の電流源を利用する場合、この導電
型式の違いによつてアーリー効果による抵抗分の
バラツキが生じ、このため、特性のバラツキが生
じる欠点があつた。
Further, when using current sources of NPN type transistors and PNP type transistors, the difference in conductivity type causes variations in resistance due to the Early effect, which has the disadvantage of causing variations in characteristics.

「発明の目的」 この発明は、コンデンサと並列に入るコレクタ
抵抗分を帰還により、きわめて大きな値とし、こ
れによつて、ロスが少ない積分回路の提供を目的
とするものである。
``Object of the Invention'' The object of the present invention is to provide an integrating circuit in which the collector resistance connected in parallel with the capacitor is increased to a very large value by feedback, and thereby the loss is small.

また、この発明は、トランジスタのコレクタ抵
抗分そのものを利用することにより、バラツキ、
温度変化に対して安定な特性を有する積分回路を
実現するものである。
In addition, this invention eliminates variations by utilizing the collector resistance of the transistor itself.
This realizes an integrating circuit that has stable characteristics against temperature changes.

更に、この発明の他の目的は、低電圧電源で動
作し、小容量のコンデンサを用いることができ、
IC回路に好適な積分回路を提供することにある。
Furthermore, another object of the present invention is to be able to operate with a low voltage power supply and use small capacitors;
The object of the present invention is to provide an integrating circuit suitable for IC circuits.

「発明の概要」 この発明は、第1の入力信号電流を第1のベー
ス接地型トランジスタのエミツタ・コレクタ通路
を介してコンデンサに供給し、第1の信号電流と
は逆相の第2の信号電流を第2のベース接地型ト
ランジスタのエミツタ・コレクタ通路及び第3の
トランジスタのエミツタ・コレクタ通路を介して
カレントミラー回路の入力回路側に供給し、この
カレントミラー回路の出力回路をコンデンサに接
続し、カレントミラー回路の出力電流をコンデン
サに供給すると共に、コンデンサの両端に得られ
た電圧を第3のトランジスタのベース・エミツタ
通路を介して出力端子に導出するようにした帰還
型積分回路である。
"Summary of the Invention" This invention supplies a first input signal current to a capacitor through an emitter-collector path of a first common-base transistor, and supplies a second signal current that is in opposite phase to the first signal current. A current is supplied to the input circuit side of the current mirror circuit through the emitter-collector path of the second common-base transistor and the emitter-collector path of the third transistor, and the output circuit of the current mirror circuit is connected to the capacitor. , is a feedback type integrating circuit that supplies the output current of a current mirror circuit to a capacitor, and also derives the voltage obtained across the capacitor to an output terminal via a base-emitter path of a third transistor.

「実施例」 この発明の一実施例の回路構成を示す第1図に
おいて、1は、第1のベース接地型のPNPトラ
ンジスタ、2は、第2のベース接地型のPNPト
ランジスタである。トランジスタ1のエミツタが
抵抗21を介して電源電圧+VCCの供給される電
源端子18に接続され、トランジスタ2のエミツ
タが抵抗22を介して電源端子18に接続され
る。トランジスタ1のエミツタに第1の入力端子
15が接続され、トランジスタ2のエミツタに第
2の入力端子16が接続される。前段の差動アン
プ(図示せず)から、逆相の第1及び第2の信号
電流が入力端子15及び16に各々供給される。
Embodiment In FIG. 1 showing a circuit configuration of an embodiment of the present invention, 1 is a first common-base type PNP transistor, and 2 is a second common-base type PNP transistor. The emitter of transistor 1 is connected via resistor 21 to power supply terminal 18 to which power supply voltage +V CC is supplied, and the emitter of transistor 2 is connected to power supply terminal 18 via resistor 22 . A first input terminal 15 is connected to the emitter of transistor 1, and a second input terminal 16 is connected to the emitter of transistor 2. First and second signal currents of opposite phases are supplied to input terminals 15 and 16 from a differential amplifier (not shown) at the previous stage, respectively.

トランジスタ1のコレクタがそのベース・コレ
クタが接続されたPNPトランジスタ3のベー
ス・エミツタ接合を介してNPNトランジスタ6
のコレクタに接続され、トランジスタ6のエミツ
タが抵抗23を介して接地端子19に接続され
る。トランジスタ2のコレクタが第3のPNPト
ランジスタ4のエミツタに接続され、トランジス
タ4のコレクタがそのベース・コレクタが接続さ
れたNPNトランジスタ7のベース・エミツタ接
合と抵抗24を介して接地端子19に接続され
る。また、トランジスタ2のコレクタ及びトラン
ジスタ4のエミツタの接続点がNPNトランジス
タ8のコレクタ及びNPNトランジスタ10のベ
ースに接続される。トランジスタ8のエミツタが
抵抗25を介して接地端子19に接続される。更
に、第1の入力端子15とNPNトランジスタ5
のコレクタが接続され、このトランジスタ5のエ
ミツタがトランジスタ7のエミツタに接続され
る。これらのNPNトランジスタ5,6,7,8
のベースが互いに接続される。
The collector of transistor 1 connects to NPN transistor 6 through the base-emitter junction of PNP transistor 3, whose base and collector are connected.
The emitter of the transistor 6 is connected to the ground terminal 19 via a resistor 23. The collector of the transistor 2 is connected to the emitter of a third PNP transistor 4, and the collector of the transistor 4 is connected to the ground terminal 19 via the base-emitter junction of the NPN transistor 7, to which the base-collector is connected, and the resistor 24. Ru. Further, a connection point between the collector of the transistor 2 and the emitter of the transistor 4 is connected to the collector of the NPN transistor 8 and the base of the NPN transistor 10. The emitter of transistor 8 is connected to ground terminal 19 via resistor 25. Furthermore, the first input terminal 15 and the NPN transistor 5
The collector of transistor 5 is connected to the emitter of transistor 7, and the emitter of transistor 5 is connected to the emitter of transistor 7. These NPN transistors 5, 6, 7, 8
the bases of are connected to each other.

また、トランジスタ3,4のベースと接地間に
コンデンサ14が挿入される。トランジスタ10
は、PNPトランジスタ9と対の構成で、トラン
ジスタ9及びトランジスタ10のエミツタの接続
点が出力端子17として導出される。このトラン
ジスタ10のエミツタがNPNトランジスタ11
のコレクタ・エミツタ通路と抵抗26を介して接
地端子19に接続される。
Further, a capacitor 14 is inserted between the bases of the transistors 3 and 4 and ground. transistor 10
is configured as a pair with PNP transistor 9, and the connection point between the emitters of transistor 9 and transistor 10 is derived as output terminal 17. The emitter of this transistor 10 is the NPN transistor 11
It is connected to the ground terminal 19 via the collector-emitter path of the resistor 26 and the resistor 26.

PNPトランジスタ12のエミツタが抵抗27
を介して電源端子18に接続され、そのベース及
びコレクタが互いに接続される。トランジスタ1
2のベース・コレクタ接続点が抵抗28を介して
NPNトランジスタ13のコレクタ・ベース接続
点に接続される。このトランジスタ13のエミツ
タが抵抗29を介して接地端子19に接続され
る。トランジスタ12のベース・コレクタ接続点
がトランジスタ1及びトランジスタ2のベースに
接続され、ベースバイアス電圧がトランジスタ
1,2に供給される。トランジスタ11のベース
がトランジスタ13のベース・コレクタ接続点に
接続され、トランジスタ10のエミツタ電流源が
構成される。
The emitter of PNP transistor 12 is resistor 27
It is connected to the power supply terminal 18 via the power supply terminal 18, and its base and collector are connected to each other. transistor 1
The base-collector connection point of 2 is connected via resistor 28.
It is connected to the collector-base connection point of the NPN transistor 13. The emitter of this transistor 13 is connected to a ground terminal 19 via a resistor 29. A base-collector connection point of transistor 12 is connected to the bases of transistor 1 and transistor 2, and a base bias voltage is supplied to transistors 1 and 2. The base of transistor 11 is connected to the base-collector connection point of transistor 13, forming an emitter current source of transistor 10.

上述のトランジスタ5,6,7,8及び抵抗2
3,24,25は、カレントミラー回路を構成す
る。つまり、トランジスタ7のエミツタ電流をI
とすると、トランジスタ5にIの電流が流れ、ト
ランジスタ6及び8にI′(=kI)の電流が流れる。
係数kは抵抗23及び25の値と抵抗24の値と
の関係で定まる。そして、トランジスタ1及びト
ランジスタ3のベース・エミツタ接合を介して供
給される電流とトランジスタ6のコレクタに入る
電流の差がコンデンサ14の充電電流となる。
The above transistors 5, 6, 7, 8 and resistor 2
3, 24, and 25 constitute a current mirror circuit. In other words, the emitter current of transistor 7 is I
Then, a current of I flows through transistor 5, and a current of I' (=kI) flows through transistors 6 and 8.
The coefficient k is determined by the relationship between the values of the resistors 23 and 25 and the value of the resistor 24. The difference between the current supplied through the base-emitter junctions of transistors 1 and 3 and the current flowing into the collector of transistor 6 becomes the charging current of capacitor 14.

この発明の一実施例の交流等価回路を第2図に
示す。この等価回路は、説明の簡単のため、理想
電流源とアーリー効果によるコレクタコンダクタ
ンスとにより表現されている。
FIG. 2 shows an AC equivalent circuit of an embodiment of the present invention. For ease of explanation, this equivalent circuit is expressed by an ideal current source and a collector conductance due to the Early effect.

第2図において、31は、トランジスタ1によ
り構成される信号電流I1の入力信号電流源、G1
は、トランジスタ1のコレクタコンダクタンス、
32は、トランジスタ2により構成される信号電
流I2の入力信号電流源、G1は、トランジスタ2の
コレクタコンダクタンス(トランジスタ1のそれ
と等しい)である。また、カレントミラー回路に
よつて、トランジスタ5,6,8を夫々流れる電
流が電流源35,36,38で示される。電流源
35の電流がI、電流源36及び38の電流が
I′とされ、トランジスタ36及び38のコレクタ
コンダクタンスが等しくG2として示されている。
In FIG. 2, 31 is an input signal current source of signal current I 1 constituted by transistor 1, G 1
is the collector conductance of transistor 1,
Reference numeral 32 denotes an input signal current source of signal current I 2 constituted by transistor 2, and G 1 is collector conductance of transistor 2 (equal to that of transistor 1). Furthermore, currents flowing through transistors 5, 6, and 8, respectively, are represented by current sources 35, 36, and 38 due to the current mirror circuit. The current of current source 35 is I, and the currents of current sources 36 and 38 are
I', and the collector conductances of transistors 36 and 38 are shown as G2 .

更に、入力信号系電流を除いて帰還成分だけを
考えると、第2図の等価回路は、第3図に示すも
のとなる。第3図において、Dは、トランジスタ
3のベース・エミツタ接合である。
Furthermore, if only the feedback component is considered, excluding the input signal system current, the equivalent circuit of FIG. 2 becomes the one shown in FIG. 3. In FIG. 3, D is the base-emitter junction of transistor 3.

今、コンデンサ14にある電荷が充電されて
V2の電位であつたとすると、帰還電流源36が
ない場合は、コンダクタンスG1,G2の夫々を流
れる電流が等しくなるまで、コンデンサ14から
の放電が生じ、V2からG1/G1+G2・(VCC−VBE)の 電位に変化する。
Now, the electric charge in capacitor 14 is being charged.
Assuming that the potential is V 2 , if there is no feedback current source 36 , the capacitor 14 will discharge until the currents flowing through each of the conductances G 1 and G 2 are equal, and the voltage will increase from V 2 to G 1 /G 1 The potential changes to +G 2・(V CC −V BE ).

ここで、トランジスタ4のエミツタに流れ込む
電流をΔIとすると、 ΔI=G1V1−G2(V2+VBE) ……(1) また、トランジスタ4のベース側電位V2を保
つためには、同様にΔI′の電流を流さなければな
らないから、 ΔI′=G1V1−G2V2 ……(2) となる。ところが、(1)式で示されるトランジスタ
4のエミツタに流れ込む電流ΔIは、カレントミ
ラーによりα(α≒1,α<1)倍されて、ベー
スに入るから差し引き、 ΔI′−αΔI=(1−α)G1V1 −(1−α)G2V2+αG2VBE ……(3) となる。この(2)式及び(3)式を比較すると、αG2
VBEの項を除いて、トランジスタ1及び2の夫々
のコレクタコンダクタンスが(1−α)G1,(1
−α)G2に小さくなることが分かる。つまり、
帰還電流源36によつて、コンダクタンスが小さ
く(抵抗値が大きく)される。また、αG2VBE
項は、コンデンサの電位に関係ない電流値なの
で、交流的には、コンダクタンス成分とはならな
い。
Here, if the current flowing into the emitter of transistor 4 is ΔI, then ΔI=G 1 V 1 − G 2 (V 2 +V BE )...(1) Also, in order to maintain the base side potential V 2 of transistor 4, Similarly, since a current of ΔI′ must flow, ΔI′=G 1 V 1 − G 2 V 2 ……(2). However, the current ΔI flowing into the emitter of the transistor 4 shown in equation (1) is multiplied by α (α≒1, α<1) by the current mirror and enters the base, so it is subtracted as ΔI′−αΔI=(1− α) G 1 V 1 − (1 − α) G 2 V 2 + αG 2 V BE ……(3). Comparing equations (2) and (3), αG 2
Except for the V BE term, the collector conductances of transistors 1 and 2 are (1-α)G 1 , (1
−α) It can be seen that it becomes smaller as G 2 . In other words,
The feedback current source 36 reduces the conductance (increases the resistance value). Furthermore, the term αG 2 V BE is a current value that is not related to the potential of the capacitor, so it does not become a conductance component in terms of alternating current.

このように、帰還をかけるためには、トランジ
スタ1,2,3,4,6,7が基本的に必要であ
る。トランジスタ8は、トランジスタ4のベース
及びエミツタの夫々に接続されるコンダクタンス
を共に(G1+G2)に等しくして、より抵抗値を
大きくするためのものである。また、トランジス
タ1及びトランジスタ2の夫々のコレクタ電流が
等しく、トランジスタ6及びトランジスタ8の夫
夫のコレクタ電流も等しいものとすると、トラン
ジスタ4に流す電流が無くなつてしまうので、ト
ランジスタ4に流す分だけ、トランジスタ2の電
流を多くしなければならない。このため、トラン
ジスタ5を設け、トランジスタ1の電流値を小さ
くして、相対的にトランジスタ2の電流値が大き
くされている。
In this way, transistors 1, 2, 3, 4, 6, and 7 are basically required to provide feedback. The transistor 8 is connected to the base and emitter of the transistor 4 so that the conductance thereof is equal to (G 1 +G 2 ), thereby increasing the resistance value. Furthermore, if the respective collector currents of transistor 1 and transistor 2 are equal, and the collector currents of transistor 6 and transistor 8 are also equal, then the current flowing through transistor 4 will disappear, so only the current flowing through transistor 4 will be equal. , the current of transistor 2 must be increased. For this reason, the transistor 5 is provided, the current value of the transistor 1 is made small, and the current value of the transistor 2 is made relatively large.

また、この発明の一実施例は、第3図に示す等
価回路から明かなように、コンデンサ14の値を
Cとし、(G1+G2=G0)とし、出力電圧をV0
すると、次式の伝達特性が得られる。
Further, in one embodiment of the present invention, as is clear from the equivalent circuit shown in FIG. 3, when the value of the capacitor 14 is C, (G 1 +G 2 =G 0 ), and the output voltage is V 0 , The following transfer characteristic is obtained.

I1−I′−I/SC+G0=V0 ……(4) また、トランジスタ4のコレクタに流れる電流I
は、 I=I2−I′−G0V0 ……(5) (4)式及び(5)式より、I及びI′を消去すれば、(5)
式より、(I′+I=I2−V0G0)となる。これを(4)
式に代入して I1−(I2−V0G0)/SC+G0=V0 ∴V0/I1−I2=1/SC となる。
I 1 −I′−I/SC+G 0 =V 0 ...(4) Also, the current I flowing through the collector of transistor 4
I=I 2 −I′−G 0 V 0 ……(5) From equations (4) and (5), if I and I′ are eliminated, (5)
From the formula, (I′+I=I 2 −V 0 G 0 ). This (4)
By substituting it into the equation, it becomes I 1 −(I 2 −V 0 G 0 )/SC+G 0 =V 0 ∴V 0 /I 1 −I 2 =1/SC.

上述のこの発明の一実施例は、基本的に第4図
に示すように、入力信号電流源I1及びコレクタコ
ンダクタンス成分G0の並列回路がコンデンサ1
4と並列に接続されるものに対し、カレントミラ
ー回路によつて、帰還電流源36(コンダクタン
スG0)が更に並列に接続されるものとして表わ
すことができる。この帰還電流源36によつて、
コレクタコンダクタンス成分G0を相殺すること
ができ、ロスの減少を図ることができる。
In the embodiment of the present invention described above, basically, as shown in FIG. 4, a parallel circuit of an input signal current source I1 and a collector conductance component G0 is connected to a capacitor
4, the feedback current source 36 (conductance G 0 ) is further connected in parallel using a current mirror circuit. With this feedback current source 36,
The collector conductance component G 0 can be canceled out, and loss can be reduced.

上述のこの発明の一実施例の入出力(Vi/V0)特 性の一例を第5図に示す。理想積分器(ω0/S) は、−6dB/octの傾きの特性を持つが、この一実
施例は、(f1=216Hz)で(−3dB)なる特性を持
つ。つまり、 ω0/S+ω1=V0/V1 f0=ω0/2π=84.6kHz f1=ω1/2π=216Hz で示す特性を持つ。コンデンサ14の値を15pF、
浮遊容量20(第1図参照)を1.5pFとすると、
トランジスタ3のコレクタ電流が50μAの時の見
かけ上の並列抵抗値Rは R=1/2πf1C =1/2π×216×16.5×10-12≒44.7MΩ となり、帰還をかけない値(200KΩ〜300KΩ)
と比較すると、100倍以上の向上が得られる。
FIG. 5 shows an example of the input/output (V i /V 0 ) characteristics of the embodiment of the invention described above. The ideal integrator (ω 0 /S) has a slope characteristic of −6 dB/oct, but this embodiment has a slope characteristic of (−3 dB) at (f 1 =216 Hz). That is, it has the characteristics shown as ω 0 /S+ω 1 =V 0 /V 1 f 00 /2π=84.6kHz f 11 /2π=216Hz. The value of capacitor 14 is 15pF,
If the stray capacitance 20 (see Figure 1) is 1.5 pF, then
When the collector current of transistor 3 is 50μA, the apparent parallel resistance value R is R=1/2πf 1 C = 1/2π×216×16.5×10 -12 ≒44.7MΩ, which is the value without feedback (200KΩ~ 300KΩ)
This is an improvement of more than 100 times compared to

「発明の効果」 この発明に依れば、コンデンサと並列に入る抵
抗の値を大きくすることにより、ロスの頗る小さ
い積分回路を実現することができ、アクテイブフ
イルタに適用した場合、Qの高いフイルタを構成
することができる。
"Effects of the Invention" According to this invention, by increasing the value of the resistor connected in parallel with the capacitor, it is possible to realize an integrating circuit with a large loss, and when applied to an active filter, it is possible to realize a high Q filter. can be configured.

また、この発明は、コレクタ抵抗分を大きくす
るのに、エミツタ抵抗を大きくするのと異なり、
ダイナミツクレンジが狭くなる問題が生ぜず、低
電圧電源の構成とでき、IC化に好適な積分回路
を実現できる。
In addition, this invention differs from increasing the emitter resistance in increasing the collector resistance.
This eliminates the problem of narrowing the dynamic range, enables a low-voltage power supply configuration, and provides an integration circuit suitable for IC implementation.

更に、この発明は、トランジスタのコレクタコ
ンダクタンスそのものを利用した回路構成として
いるので、その値が小さいにも拘らず、温度及び
バラツキに対する相対的変化が同じとなるので、
非常に安定な回路構成を得ることができる利点が
ある。
Furthermore, since this invention has a circuit configuration that utilizes the collector conductance itself of the transistor, the relative change with respect to temperature and variation is the same even though its value is small.
This has the advantage that a very stable circuit configuration can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の接続図、第2図
及び第3図はこの発明の一実施例の交流等価回路
の接続図、第4図はこの発明の一実施例の基本的
構成を示す接続図、第5図はこの発明の一実施例
の入出力特性を示すグラフである。 1……第1のベース接地型トランジスタ、2…
…第2のベース接地型トランジスタ、4……第3
のトランジスタ、15,16……入力端子、17
……出力端子、18……電源端子、19……接地
端子。
Fig. 1 is a connection diagram of an embodiment of this invention, Figs. 2 and 3 are connection diagrams of an AC equivalent circuit of an embodiment of this invention, and Fig. 4 is a basic configuration of an embodiment of this invention. FIG. 5 is a graph showing input/output characteristics of an embodiment of the present invention. 1... first common base transistor, 2...
...Second base-grounded transistor, 4...Third
transistors, 15, 16...input terminals, 17
...output terminal, 18...power terminal, 19...ground terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 エミツタが第1の抵抗を介して第1の基準電
位に接続されると共に、第1の入力信号が供給さ
れる第1のベース接地型トランジスタと、エミツ
タが第2の抵抗を介して上記第1の基準電位に接
続されると共に、上記入力信号と逆相の第2の入
力信号が供給される第2のベース接地型トランジ
スタと、上記第1のトランジスタのコレクタにエ
ミツタが接続され、ベースがコレクタと接続され
ると共に、一端が第2の基準電位に接続されてい
る容量の他端に接続されている第3のトランジス
タと、エミツタが上記第2のトランジスタのコレ
クタに接続され、ベースが上記第3のトランジス
タのベースに接続された第4のトランジスタと、
コレクタとベースが共に上記第4のトランジスタ
のコレクタに接続され、エミツタが第4の抵抗を
介して上記第3の基準電位に接続された第6のト
ランジスタと、ベースが上記第6のトランジスタ
のベースに接続され、コレクタが上記第3のトラ
ンジスタのコレクタに接続され、エミツタが第3
の抵抗を介して第3の基準電位に接続された第5
のトランジスタと、コレクタに第1の入力信号が
供給され、ベースとエミツタが上記第6のトラン
ジスタのベースとエミツタに夫々接続される第7
のトランジスタとからなり、上記第2のトランジ
スタのコレクタから出力信号を取り出すようにし
た、帰還型積分回路。
1 a first common base type transistor whose emitter is connected to a first reference potential via a first resistor and to which a first input signal is supplied; a second common base transistor connected to the reference potential of the first transistor and supplied with a second input signal having a phase opposite to the input signal; an emitter connected to the collector of the first transistor; a third transistor connected to the collector and the other end of the capacitor whose one end is connected to the second reference potential; the emitter is connected to the collector of the second transistor, and the base is connected to the second transistor; a fourth transistor connected to the base of the third transistor;
a sixth transistor whose collector and base are both connected to the collector of the fourth transistor, and whose emitter is connected to the third reference potential via a fourth resistor, and whose base is the base of the sixth transistor; The collector is connected to the collector of the third transistor, and the emitter is connected to the third transistor.
a fifth reference potential connected to a third reference potential through a resistor of
a seventh transistor whose collector is supplied with the first input signal and whose base and emitter are respectively connected to the base and emitter of the sixth transistor.
A feedback type integrating circuit comprising a transistor, and an output signal is taken out from the collector of the second transistor.
JP13168883A 1983-07-19 1983-07-19 Feedback type integration circuit Granted JPS6022821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13168883A JPS6022821A (en) 1983-07-19 1983-07-19 Feedback type integration circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13168883A JPS6022821A (en) 1983-07-19 1983-07-19 Feedback type integration circuit

Publications (2)

Publication Number Publication Date
JPS6022821A JPS6022821A (en) 1985-02-05
JPH0519846B2 true JPH0519846B2 (en) 1993-03-17

Family

ID=15063887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13168883A Granted JPS6022821A (en) 1983-07-19 1983-07-19 Feedback type integration circuit

Country Status (1)

Country Link
JP (1) JPS6022821A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515814B2 (en) * 1987-08-19 1996-07-10 株式会社日立製作所 Time constant circuit

Also Published As

Publication number Publication date
JPS6022821A (en) 1985-02-05

Similar Documents

Publication Publication Date Title
JPS6155806B2 (en)
JP2795753B2 (en) Filter circuit for integrated circuit
JPH0143485B2 (en)
JPH0572628B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
JPH0519846B2 (en)
JPS5934169Y2 (en) amplifier circuit
JPH0738557B2 (en) Active filter circuit
JPH0821832B2 (en) Reactance circuit using gyrator circuit
JP2607970B2 (en) Offset cancellation circuit
JPH0513051Y2 (en)
JPS593606Y2 (en) Complementary differential amplifier circuit
JP3116544B2 (en) Delay circuit
JPH0154884B2 (en)
JPH0145766B2 (en)
JP3148469B2 (en) Filter circuit
JPS6029229Y2 (en) differential amplifier
JP2818427B2 (en) Integrator circuit
JPS6121857Y2 (en)
JPH0363847B2 (en)
JPH0546792A (en) Multiplying circuit
JPH0513063Y2 (en)
JP3181849B2 (en) Variable conductance circuit
KR940004744B1 (en) Variable impedance circuit
JPS63296404A (en) Differential amplifier circuit