JP2515814B2 - Time constant circuit - Google Patents

Time constant circuit

Info

Publication number
JP2515814B2
JP2515814B2 JP62204013A JP20401387A JP2515814B2 JP 2515814 B2 JP2515814 B2 JP 2515814B2 JP 62204013 A JP62204013 A JP 62204013A JP 20401387 A JP20401387 A JP 20401387A JP 2515814 B2 JP2515814 B2 JP 2515814B2
Authority
JP
Japan
Prior art keywords
circuit
current
output
capacitor
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62204013A
Other languages
Japanese (ja)
Other versions
JPS6448509A (en
Inventor
勇一 大久保
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62204013A priority Critical patent/JP2515814B2/en
Publication of JPS6448509A publication Critical patent/JPS6448509A/en
Application granted granted Critical
Publication of JP2515814B2 publication Critical patent/JP2515814B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、時定数回路に関し、例えば半導体集積回
路に内蔵されるCRフィルタ(ロウパスフィルタ)に利用
して有効な技術に関するものである。
Description: TECHNICAL FIELD The present invention relates to a time constant circuit, for example, to a technique effectively used for a CR filter (low-pass filter) incorporated in a semiconductor integrated circuit.

〔従来の技術〕[Conventional technology]

ロウパスフィルタの最も基本的な回路としては、直列
形態にされた抵抗とキャパシタとからなる定K形フィル
タが周知である。また、演算増幅回路を用いて回路的に
キャパシタの容量値を大きくしたミラー積分回路が公知
である。このようなミラー積分回路の例としては、
(株)ラジオ技術社、昭和54年12月20発行『リニアIC実
用回路マニュアル』横井与次郎著、頁113〜頁116があ
る。
As the most basic circuit of the low pass filter, a constant K type filter including a resistor and a capacitor arranged in series is well known. Further, there is known a Miller integrating circuit in which the capacitance value of a capacitor is increased by using an operational amplifier circuit. An example of such a Miller integrator circuit is:
Radio Technology Co., Ltd., December 20, 1979, "Linear IC Practical Circuit Manual" by Yojiro Yokoi, pages 113-116.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記のような抵抗とキャパシタとからなるロウパスフ
ィルタにより、比較的周波数が低い音声帯域のロウパス
フィルタ、例えば遮断周波数が1KHzを構成するとき、抵
抗素子の抵抗値を100KΩとするとキャパシタは1590pFの
ような大きな容量値に設定する必要がある。このため、
上記のようなロウパスフィルタをオーディオ用の半導体
集積回路に内蔵することは不可能である。また、大型の
キャパシタが必要になるため、コストが高くなるととも
に、上記のようなロウパスフィルタを必要とするオーデ
ィオ製品の小型化を妨げる原因になっている。
By the low-pass filter consisting of the above-mentioned resistor and capacitor, a low-pass filter in the voice band having a relatively low frequency, for example, when the cutoff frequency constitutes 1 KHz, and the resistance value of the resistance element is 100 KΩ, the capacitor is 1590 pF. It is necessary to set such a large capacity value. For this reason,
It is impossible to incorporate the above low-pass filter in an audio semiconductor integrated circuit. Further, since a large-sized capacitor is required, the cost becomes high, and it becomes a cause of hindering the miniaturization of the audio product which requires the above low-pass filter.

また、上記ミラー積分回路を用いることが考えられる
が、ミラー積分回路にあっては大きな信号振幅を必要と
するため、その回路の動作電圧を高くする必要があり、
電池駆動が要求される上記オーディオ製品には不向きな
ものとなる。
Although it is conceivable to use the Miller integrator circuit, the Miller integrator circuit requires a large signal amplitude, so that it is necessary to increase the operating voltage of the circuit.
It is not suitable for the above audio products that require battery operation.

この発明の目的は、比較的低い動作電圧のもとで、キ
ャパシタの容量値を等価的に小さくすることが可能な時
定数回路を提供することにある。
An object of the present invention is to provide a time constant circuit capable of equivalently reducing the capacitance value of a capacitor under a relatively low operating voltage.

この発明の他の目的は、半導体集積回路に適した時定
数回路を提供することにある。
Another object of the present invention is to provide a time constant circuit suitable for a semiconductor integrated circuit.

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
時定数回路を構成する抵抗素子に流れる電流を検出して
上記抵抗素子に流れる電流より絶対値的に小さい電流を
形成する電流源回路を設けて、上記抵抗素子に流れる電
流と上記電流源回路の出力電流の差分の電流をキャパシ
タに流すようにするものである。
The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is,
A current source circuit that detects a current flowing through the resistance element forming the time constant circuit and forms a current whose absolute value is smaller than the current flowing through the resistance element is provided, and the current flowing through the resistance element and the current source circuit The current of the difference between the output currents is made to flow through the capacitor.

〔作用〕[Action]

上記した手段によれば、キャパシタの充放電電流が小
さくなるため、入力信号からみたキャパシタの容量値を
大きくできる。
According to the above-mentioned means, the charging / discharging current of the capacitor is reduced, so that the capacitance value of the capacitor viewed from the input signal can be increased.

〔実施例1〕 第1図には、この発明が適用されたロウパスフィルタ
の一実施例の回路図が示されている。同図の各回路素子
は、特に制限されないが、公知の半導体集積回路の製造
技術によって、単結晶シリコンのような1つの半導体基
板上において形成される。
[Embodiment 1] FIG. 1 shows a circuit diagram of an embodiment of a low-pass filter to which the present invention is applied. Although not particularly limited, each circuit element in the same drawing is formed on one semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique.

NPN型の差動トランジスタQ1とQ2の共通エミッタに
は、定電流源Ioが設けられる。これらの差動トランジス
タQ1とQ2のコレクタには、アクティブ負荷回路を構成す
る電流ミラー形態のPNPトランジスタQ3,Q4が設けられ
る。このような差動増幅回路を入力段回路として、次の
出力回路が設けられる。上記トランジスタQ4のコレクタ
出力を受けるNPNトランジスタQ5は、エミッタフォロワ
増幅トランジスタとして動作し、電流/電圧変換動作を
行う。このトランジスタQ5のエミッタには、レベルシフ
ト(出力トランジスタのバイアス)用のダイオード形態
にされたトランジスタQ6を介して定電流源Ioが設けられ
る。この定電流源Ioは、上記差動トランジスタQ1,Q2の
エミッタに設けられる定電流源Ioと同じ回路記号で示し
ているが、必ずしも同じ定電流を流すものであるという
意味ではない(同じ電流であっても差支えない)。
A constant current source Io is provided at the common emitter of the NPN type differential transistors Q1 and Q2. The collectors of these differential transistors Q1 and Q2 are provided with current mirror type PNP transistors Q3 and Q4 forming an active load circuit. The following output circuit is provided using such a differential amplifier circuit as an input stage circuit. The NPN transistor Q5, which receives the collector output of the transistor Q4, operates as an emitter follower amplification transistor and performs a current / voltage conversion operation. The emitter of this transistor Q5 is provided with a constant current source Io via a diode-shaped transistor Q6 for level shifting (biasing the output transistor). This constant current source Io is shown with the same circuit symbol as the constant current source Io provided in the emitters of the differential transistors Q1 and Q2, but it does not necessarily mean that the same constant current flows (the same current It does not matter if there is).

上記トランジスタQ5のエミッタ出力電圧は、NPN出力
トランジスタQ7のベースに供給され、上記ダイオード形
態のトランジスタQ6によってレベルシフトされた出力電
圧を受けるPNP出力トランジスタQ8とは、コンプリメン
タリプッシュプル出力回路を構成する。
The emitter output voltage of the transistor Q5 is supplied to the base of the NPN output transistor Q7, and forms a complementary push-pull output circuit together with the PNP output transistor Q8 which receives the output voltage level-shifted by the diode type transistor Q6.

以上の各回路素子は、高入力インピーダンスで低出力
インピーダンスを持つ演算増幅回路と等価な増幅回路AM
Pを構成するものである。この実施例では、上記増幅回
路AMPに対して、以下の回路素子が付加されることによ
って、入力信号電流に対応した電流を形成する電流源回
路が構成される。
Each of the above circuit elements is an amplifier circuit AM equivalent to an operational amplifier circuit with high input impedance and low output impedance.
It constitutes P. In this embodiment, the following circuit elements are added to the amplifier circuit AMP to form a current source circuit that forms a current corresponding to the input signal current.

すなわち、上記コンプリメンタリプッシュプル出力ト
ランジスタQ7のコレクタ側は、従来の演算増幅回路のよ
うに直接的に電源電圧Vccに接続されるのではなく、ダ
イオード形態にされたPNPトランジスタQ9を介して動作
電圧が供給される。また、出力トランジスタQ8のコレク
タ側は、従来の演算増幅回路のように直接的に回路の接
地電位(又は二電源方式では負の電源電圧)に接続され
るのではなく、ダイオード形態にされたNPNトランジス
タQ10を介して回路の接地電位(又は二電源方式では負
の電源電圧)が供給される。上記ダイオード形態にされ
たPNPトランジスタQ9とNPNトランジスタQ10には、それ
ぞれ電流ミラー形態にされたPNPトランジスタQ11とNPN
トランジスタQ12が設けられる。上記トランジスタQ11と
Q12のコレクタは、共通接続されて出力電流端子とされ
る。この電流源としての出力信号は、上記増幅回路AMP
の非反転入力(+)に帰還される。
That is, the collector side of the complementary push-pull output transistor Q7 is not directly connected to the power supply voltage Vcc as in the conventional operational amplifier circuit, but the operating voltage is changed via the diode-shaped PNP transistor Q9. Supplied. Further, the collector side of the output transistor Q8 is not directly connected to the circuit ground potential (or the negative power supply voltage in the dual power supply system) like a conventional operational amplifier circuit, but is a diode type NPN. The ground potential of the circuit (or a negative power supply voltage in the dual power supply system) is supplied via the transistor Q10. The diode-shaped PNP transistor Q9 and NPN transistor Q10 respectively include a current mirror-shaped PNP transistor Q11 and NPN.
A transistor Q12 is provided. With the transistor Q11 above
The collectors of Q12 are commonly connected to serve as the output current terminal. The output signal as this current source is
It is fed back to the non-inverting input (+) of.

上記演算増幅回路(以下、単に増幅回路ともいう)AM
Pとしての出力端子(トランジスタQ7,Q8の共通接続され
たエミッタ)は、反転入力(−)としてのトランジスタ
Q2のベースに接続される。これによって、上記増幅回路
AMPは、その出力信号が100%負帰還されることによって
ボルテージフォロワ回路としての動作、すなわち、イン
ピーダンス変換動作を行う。
The operational amplifier circuit (hereinafter also simply referred to as amplifier circuit) AM
The output terminal as P (the commonly connected emitter of transistors Q7 and Q8) is the transistor as the inverting input (-).
Connected to the base of Q2. As a result, the amplifier circuit
The AMP performs an operation as a voltage follower circuit, that is, an impedance conversion operation, by 100% negative feedback of its output signal.

上記演算増幅回路AMPの非反転入力(+)としてのト
ランジスタQ1のベースには、時定数回路を構成する抵抗
R2を介して入力信号Vinが供給される。この非反転端子
(+)と回路の接地電位点(交流的な接地点であればよ
い)との間には、キャパシタCが設けられる。そして、
この非反転端子(+)から出力信号Voutを得るものであ
る。
At the base of the transistor Q1 serving as the non-inverting input (+) of the operational amplifier circuit AMP, a resistor forming a time constant circuit is provided.
The input signal Vin is supplied via R2. A capacitor C is provided between the non-inverting terminal (+) and the ground potential point of the circuit (which may be any AC ground point). And
The output signal Vout is obtained from the non-inverting terminal (+).

この実施例では、上記抵抗R2に流れる電流に従った電
流を形成するため、上記入力信号Vinが供給される入力
端子と上記増幅回路AMPの反転入力(−)との間に抵抗R
1が設けられる。この抵抗R1の抵抗値は、後述する説明
から理解されるが、上記抵抗R2の抵抗値に比べて所望の
比を持つような大きな値に設定される。
In this embodiment, since a current according to the current flowing through the resistor R2 is formed, the resistor R2 is provided between the input terminal to which the input signal Vin is supplied and the inverting input (−) of the amplifier circuit AMP.
1 is provided. The resistance value of the resistor R1 is set to a large value having a desired ratio as compared with the resistance value of the resistor R2, which will be understood from the description given later.

次に、この実施例回路の動作を説明する。 Next, the operation of this embodiment circuit will be described.

上記増幅回路AMPは、その反転入力(−)の電圧が非
転入力(+)と等しい電圧となるように動作する。すな
わち、上記増幅回路AMPは、ボルテージフォロワ回路構
成にされるため、その出力電圧信号は、上記非反転入力
(+)に供給される信号と等しい電圧になり、その出力
信号が100%帰還されるため、上記反転入力(−)の電
圧とも等しくなる。上記抵抗R1には入力信号Vinから出
力信号Voutの差電圧(Vin−Vout)に従った電流(Vin−
Vout)/R1が流れるものとなる。上記増幅回路AMPの出力
は低インピーダンスであるから、上記抵抗R1に流れる電
流は出力トランジスタQ7又はQ8を通して流れるものとな
る。例えば、入力信号Vinが交流的に正極性のとき、抵
抗R1に流れる電流(Vin−Vout)/R1は上記出力トランジ
スタQ8を通して流れるものなる。この電流は、電流ミラ
ー形態にされたトランジスタQ10,Q12を通して吸い込み
電流として、上記増幅回路AMPの非反転入力(+)に帰
還される。この帰還電流はキャパシタCの放電電流とし
て作用する。逆に、入力信号Vinが交流的に負極性のと
き、抵抗R1に流れる電流(Vin−Vout)/R1は上記出力ト
ランジスタQ7を通して流れるものなる。この電流は、電
流ミラー形態にされたトランジスタQ9,Q11を通して押し
出し電流として、上記増幅回路AMPの非反転入力(+)
に帰還される。この帰還電流はキャパシタCの充電電流
として作用する。
The amplifier circuit AMP operates so that the voltage of its inverting input (-) becomes equal to the voltage of its non-inverting input (+). That is, since the amplifier circuit AMP has the voltage follower circuit configuration, the output voltage signal becomes equal to the voltage supplied to the non-inverting input (+), and the output signal is fed back 100%. Therefore, the voltage of the inverting input (-) is also equal. The resistor R1 has a current (Vin−Vin) according to a voltage difference (Vin−Vout) between the input signal Vin and the output signal Vout.
Vout) / R1 will flow. Since the output of the amplifier circuit AMP has low impedance, the current flowing through the resistor R1 flows through the output transistor Q7 or Q8. For example, when the input signal Vin is AC positive, the current (Vin-Vout) / R1 flowing through the resistor R1 flows through the output transistor Q8. This current is fed back to the non-inverting input (+) of the amplifier circuit AMP as a sink current through the transistors Q10 and Q12 in the current mirror form. This feedback current acts as a discharge current of the capacitor C. Conversely, when the input signal Vin has a negative polarity in terms of AC, the current (Vin-Vout) / R1 flowing through the resistor R1 flows through the output transistor Q7. This current is a non-inverting input (+) of the amplifier circuit AMP as a pushing current through the transistors Q9 and Q11 in the current mirror form.
Be returned to. This feedback current acts as a charging current for the capacitor C.

一方、抵抗R2には、上記入力信号Vinと出力信号Vout
の差電圧(Vin−Vout)に従った電流(Vin−Vout)/R2
が流れる。例えば、入力信号Vinが交流的に正極性のと
き、抵抗R2に流れる電流(Vin−Vout)/R2は、キャパシ
タCの充電電流として作用する。逆に、入力信号Vinが
交流的に負極性のとき、抵抗R2に流れる電流(Vin−Vou
t)/R2は、キャパシタCの放電電流として作用する。そ
れ故、キャパシタCには、上記抵抗R1とR2に流れる電流
の差電流が流れるものとなる。それ故、入力信号Vinか
らみたキャパシタCの充放電電流は、上記差分の電流に
減少させられるため、等価的にキャパシタCの容量値が
大きくなったとみなされる。
On the other hand, the resistor R2 is connected to the input signal Vin and the output signal Vout.
Current (Vin−Vout) / R2 according to the difference voltage (Vin−Vout) of
Flows. For example, when the input signal Vin is AC positive, the current (Vin−Vout) / R2 flowing through the resistor R2 acts as a charging current for the capacitor C. Conversely, when the input signal Vin has a negative polarity in terms of AC, the current (Vin−Vou
t) / R2 acts as a discharge current of the capacitor C. Therefore, the difference current between the currents flowing through the resistors R1 and R2 flows through the capacitor C. Therefore, since the charging / discharging current of the capacitor C viewed from the input signal Vin is reduced to the above difference current, it is considered that the capacitance value of the capacitor C is equivalently increased.

このことを定量的に説明すると、以下の通りである。 This will be quantitatively explained as follows.

抵抗R2に流れる電流は、上記抵抗R1に流れる電流が逆
相で上記非反転入力(+)に供給されるため、抵抗R1に
流れる電流とキャパシタCに流れる電流に分流される。
それ故、次式(1)が求められる。
The current flowing through the resistor R2 is divided into the current flowing through the resistor R1 and the current flowing through the capacitor C, because the current flowing through the resistor R1 is supplied to the non-inverting input (+) in reverse phase.
Therefore, the following equation (1) is required.

(Vin−Vout)/R2= (Vin−Vout)/R1+jωC・Vout (1) 上記式(1)は次式(2)のように変形される。(Vin−Vout) / R2 = (Vin−Vout) / R1 + jωC · Vout (1) The above equation (1) is transformed into the following equation (2).

Vout/Vin=1/(1+jωCR) (2) ここで、Rは、R1・R2/(R1−R2)である。上記抵抗R
1とR2との抵抗比をnとすると、言い換えるならば、抵
抗R1=nR2のように、上記式(2)の抵抗Rは、nR2/
(n−1)になる。例えば、nを1.1にすると、Rは11
×R2のようになる。すなわち、抵抗R2とキャパシタCか
らなる時定数は等価的に11倍に大きくされるものとな
る。
Vout / Vin = 1 / (1 + jωCR) (2) Here, R is R1 · R2 / (R1−R2). Resistance R above
Assuming that the resistance ratio of 1 and R2 is n, in other words, the resistance R of the above equation (2) is nR2 / nR2.
(N-1). For example, if n is 1.1, R is 11
× It becomes like R2. That is, the time constant composed of the resistor R2 and the capacitor C is equivalently increased 11 times.

この実施例回路においては、前記の例のように遮断周
波数を1KHzとするロウパスフィルタを構成するとき、抵
抗R2の抵抗値を100KΩとし、抵抗R1の抵抗値を110KΩと
すると、等価的にキャパシタCの容量値を160pFに小さ
くできる。これによって、キャパシタCを半導体集積回
路に内蔵させることが可能になる。また、上記のように
抵抗比によって、キャパシタCの等価容量値、言い換え
るならば、遮断周波数が設定される。半導体集積回路に
構成される抵抗R2とR1の抵抗比は、精度よく構成できる
から、半導体集積回路に適したロウパスフィルタを得る
ことができるものとなる。
In the circuit of this embodiment, when a low-pass filter having a cutoff frequency of 1 KHz is formed as in the above example, assuming that the resistance value of the resistor R2 is 100 KΩ and the resistance value of the resistor R1 is 110 KΩ, it is equivalent to a capacitor. The capacitance value of C can be reduced to 160 pF. As a result, the capacitor C can be built in the semiconductor integrated circuit. Further, as described above, the equivalent capacitance value of the capacitor C, in other words, the cutoff frequency is set by the resistance ratio. Since the resistance ratio of the resistors R2 and R1 configured in the semiconductor integrated circuit can be configured accurately, a low pass filter suitable for the semiconductor integrated circuit can be obtained.

また、この実施例回路では、増幅回路により構成され
るボルテージフォロワ回路と、上記増幅回路に流れる電
流に従った電流を出力する電流源回路を設けて上記増幅
回路の入力側に設けられる時定数回路に負帰還させるこ
とによって、キャパシタCに流れる電流を一定の比率で
低減させるものである。この構成においては、増幅回路
の出力信号は、ボルテージフォロワ構成にされることか
ら、入力信号Vinに従った電圧とされる。それ故、ミラ
ー積分回路のように、出力信号が増幅されないから動作
電圧を低くできる。
Further, in this embodiment circuit, a voltage follower circuit constituted by an amplifier circuit and a current source circuit for outputting a current according to the current flowing through the amplifier circuit are provided, and a time constant circuit provided at the input side of the amplifier circuit. By negatively feeding back the current to the capacitor C, the current flowing through the capacitor C is reduced at a constant rate. In this configuration, the output signal of the amplifier circuit has a voltage follower configuration, and thus has a voltage according to the input signal Vin. Therefore, unlike the Miller integrating circuit, the operating voltage can be lowered because the output signal is not amplified.

〔実施例2〕 第2図には、この発明が適用されたロウパスフィルタ
の他の一実施例の回路図が示されている。同図におい
て、点線で示した回路AMPは、前記第1図に示したトラ
ンジスタQ1ないしQ8及び定電流源Ioと同様な増幅回路で
ある。この増幅回路AMPの出力トランジスタQ7,Q8に対し
て前記同様な電流ミラー回路を構成するダイオード形態
のPNPトランジスタQ9及びNPNトランジスタQ10が設けら
れる。
[Embodiment 2] FIG. 2 shows a circuit diagram of another embodiment of the low-pass filter to which the present invention is applied. In the figure, a circuit AMP indicated by a dotted line is an amplifier circuit similar to the transistors Q1 to Q8 and the constant current source Io shown in FIG. For the output transistors Q7 and Q8 of the amplifier circuit AMP, a diode-type PNP transistor Q9 and NPN transistor Q10 that form a current mirror circuit similar to the above are provided.

この実施例では、上記増幅回路AMPは、前記同様に反
転入力(−)と出力端子とが共通接続されてボルテージ
フォロワ回路が構成される。この実施例では、上記時定
数回路を構成する抵抗R2に従った電流を形成する抵抗R1
は、反転入力(−)と、所定の基準電圧(直流バイア
ス)Vrefとの間に設けられる。
In this embodiment, in the amplifier circuit AMP, the inverting input (-) and the output terminal are commonly connected in the same manner as described above to form a voltage follower circuit. In this embodiment, a resistor R1 that forms a current according to the resistor R2 that constitutes the time constant circuit is used.
Is provided between the inverting input (−) and a predetermined reference voltage (DC bias) Vref.

また、上記増幅回路AMPの非反転入力(+)に、逆相
で上記抵抗R1に従った電流を流すようにするため、電流
源回路を構成する電流ミラー回路は次のようにされる。
上記PNPトランジスタQ9と電流ミラー形態にされるPNPト
ランジスタQ11のコレクタ出力電流は、ダイオード形態
にされたNPNトランジスタQ14に入力される。また、上記
NPNトランジスタQ10と電流ミラー形態にされるNPNトラ
ンジスタQ12のコレクタ出力電流は、ダイオード形態に
されたPNPトランジスタQ13に入力される。そして、これ
らPNPトランジスタQ13とNPNトランジスタQ14に電流ミラ
ー形態にされたPNP型の出力トランジスタQ15とNPN型の
出力トランジスタQ16が設けられる。これらの出力トラ
ンジスタQ15とQ16のコレクタが共通接続されて、上記増
幅回路AMPの非反転入力(+)に帰還される電流を形成
する。
Further, the current mirror circuit constituting the current source circuit is configured as follows in order to cause the current according to the resistor R1 to flow in the non-inverting input (+) of the amplifier circuit AMP in the opposite phase.
The collector output currents of the PNP transistor Q9 and the PNP transistor Q11 in the current mirror form are input to the NPN transistor Q14 in the diode form. Also,
The collector output currents of the NPN transistor Q10 and the NPN transistor Q12 in the current mirror form are input to the PNP transistor Q13 in the diode form. Then, a PNP type output transistor Q15 and an NPN type output transistor Q16 in a current mirror form are provided to these PNP transistor Q13 and NPN transistor Q14. The collectors of these output transistors Q15 and Q16 are commonly connected to form a current that is fed back to the non-inverting input (+) of the amplifier circuit AMP.

次に、この実施例回路の動作を説明する。 Next, the operation of this embodiment circuit will be described.

上記前記同様に増幅回路AMPは、その反転入力(−)
の電圧が非転入力(+)と等しい電圧となるように動作
する。すなわち、上記増幅回路AMPは、ボルテージフォ
ロワ回路構成にされるため、その出力電圧信号は、上記
非反転入力(+)に供給される信号と等しい電圧にな
り、その出力信号が100%帰還されるため、上記反転入
力(−)の電圧とも等しくなる。それ故、上記抵抗R1に
は出力信号Voutに従った電流Vout/R1が流れるものとな
る。上記増幅回路AMPの出力は低インピーダンスである
から、上記抵抗R1に流れる電流は出力トランジスタQ7又
はQ8を通して流れるものとなる。例えば、入力信号Vin
が交流的に正極性のとき、抵抗R1に流れる電流Vout/R1
は前記第1図の場合とは逆に、上記出力トランジスタQ7
を通して流れるものなる。この電流は、電流ミラー形態
にされたPNPトランジスタQ9,Q11及びNPNトランジスタQ1
4,Q16を通して位相反転され、吸い込み電流として上記
増幅回路AMPの非反転入力(+)に帰還される。この帰
還電流はキャパシタCの放電電流として作用する。逆
に、入力信号Vinが交流的に負極性のとき、抵抗R1に流
れる電流Vout/R1は上記出力トランジスタQ8を通して流
れるものなる。この電流は、電流ミラー形態にされたNP
NトランジスタQ10,Q12及びPNPトランジスタQ13,Q15を通
して位相反転され、押し出し電流として上記増幅回路AM
Pの非反転入力(+)に帰還される。この帰還電流はキ
ャパシタCの充電電流として作用する。
Similarly to the above, the amplifier circuit AMP has its inverting input (-).
Operates so that the voltage of is equal to the non-inverting input (+). That is, since the amplifier circuit AMP has the voltage follower circuit configuration, the output voltage signal becomes equal to the voltage supplied to the non-inverting input (+), and the output signal is fed back 100%. Therefore, the voltage of the inverting input (-) is also equal. Therefore, the current Vout / R1 according to the output signal Vout flows through the resistor R1. Since the output of the amplifier circuit AMP has low impedance, the current flowing through the resistor R1 flows through the output transistor Q7 or Q8. For example, input signal Vin
Current is Vout / R1 that flows through the resistor R1
Contrary to the case of FIG. 1, the output transistor Q7
It will flow through. This current is applied to PNP transistors Q9, Q11 and NPN transistor Q1 in the current mirror form.
The phase is inverted through 4, Q16 and is fed back to the non-inverting input (+) of the amplifier circuit AMP as a sink current. This feedback current acts as a discharge current of the capacitor C. Conversely, when the input signal Vin has a negative polarity in AC, the current Vout / R1 flowing through the resistor R1 flows through the output transistor Q8. This current is the NP in the current mirror form.
The phase is inverted through the N-transistors Q10 and Q12 and the PNP transistors Q13 and Q15, and the above-mentioned amplifier circuit AM is used as the pushing current
It is fed back to the non-inverting input (+) of P. This feedback current acts as a charging current for the capacitor C.

一方、抵抗R2には、上記入力信号Vinと出力信号Vout
の差電圧(Vin−Vout)に従った電流(Vin−Vout)/R2
が流れる。例えば、入力信号Vinが交流的に正極性のと
き、抵抗R2に流れる電流(Vin−Vout)/R2は、キャパシ
タCの充電電流として作用する。逆に、入力信号Vinが
交流的に負極性のとき、抵抗R2に流れる電流(Vin−Vou
t)/R2は、キャパシタCの放電電流として作用する。そ
れ故、キャパシタCには、上記抵抗R1とR2に流れる電流
の差電流が流れるものとなる。それ故、入力信号Vinか
らみたキャパシタCの充放電電流は、上記差分の電流に
減少させられるため、等価的にキャパシタCの容量値が
大きくなったとみなされる。
On the other hand, the resistor R2 is connected to the input signal Vin and the output signal Vout.
Current (Vin−Vout) / R2 according to the difference voltage (Vin−Vout) of
Flows. For example, when the input signal Vin is AC positive, the current (Vin−Vout) / R2 flowing through the resistor R2 acts as a charging current for the capacitor C. Conversely, when the input signal Vin has a negative polarity in terms of AC, the current (Vin−Vou
t) / R2 acts as a discharge current of the capacitor C. Therefore, the difference current between the currents flowing through the resistors R1 and R2 flows through the capacitor C. Therefore, since the charging / discharging current of the capacitor C viewed from the input signal Vin is reduced to the above difference current, it is considered that the capacitance value of the capacitor C is equivalently increased.

このことを定量的に説明すると、以下の通りである。 This will be quantitatively explained as follows.

抵抗R2に流れる電流は、上記抵抗R1に流れる電流が逆
相で上記非反転入力(+)に供給されるため、抵抗R1に
流れる電流とキャパシタCに流れる電流に分流される。
それ故、次式(3)が求められる。
The current flowing through the resistor R2 is divided into the current flowing through the resistor R1 and the current flowing through the capacitor C, because the current flowing through the resistor R1 is supplied to the non-inverting input (+) in reverse phase.
Therefore, the following equation (3) is required.

(Vin−Vout)/R2= jωC・Vout−Vout/R1 ・・・(3) 上記式(3)は次式(4)のように変形される。(Vin−Vout) / R2 = jωC · Vout−Vout / R1 (3) The above equation (3) is transformed into the following equation (4).

Vout/Vin=R1/(R1−R2)÷ (1+jωCR) ・・(4) ここで、RはR1・R2/(R1−R2)である。上記抵抗R1
とR2との抵抗比をnとすると、言い換えるならば、抵抗
R1=nR2のように設定すると、上記式(4)は、次式
(5)のようになる。
Vout / Vin = R1 / (R1-R2) ÷ (1 + jωCR) ··· (4) Here, R is R1 · R2 / (R1-R2). Above resistance R1
If the resistance ratio between R2 and R2 is n, in other words, the resistance
When setting as R1 = nR2, the above equation (4) becomes the following equation (5).

Vout/Vin=11/(1+jωCR11) ・・・・・・・(5) すなわち、この実施例のロウパスフィルタの時定数
は、時定数CR1の11倍に拡大させることができる。
Vout / Vin = 11 / (1 + jωCR11) (5) That is, the time constant of the low pass filter of this embodiment can be expanded to 11 times the time constant CR1.

この実施例回路においては、前記の例のように遮断周
波数を1KHzとするロウパスフィルタを構成するとき、抵
抗R2の抵抗値を100KΩとし、抵抗R1の抵抗値を110KΩと
すると、等価的にその時定数を11倍に拡大でき、キャパ
シタCを半導体集積回路に内蔵させることが可能にな
る。また、上記のように抵抗比によって、キャパシタC
の等価容量値、言い換えるならば、遮断周波数が設定さ
れる。半導体集積回路に構成される抵抗R2とR1の抵抗比
は、精度よく構成できるから、半導体集積回路に適した
ロウパスフィルタを得ることができるものとなる。
In the circuit of this embodiment, when a low-pass filter having a cutoff frequency of 1 KHz is formed as in the above example, the resistance value of the resistor R2 is 100 KΩ, and the resistance value of the resistor R1 is 110 KΩ. The constant can be increased 11 times and the capacitor C can be built in the semiconductor integrated circuit. Also, as described above, the capacitor C
The equivalent capacitance value of, in other words, the cutoff frequency is set. Since the resistance ratio of the resistors R2 and R1 configured in the semiconductor integrated circuit can be configured accurately, a low pass filter suitable for the semiconductor integrated circuit can be obtained.

また、この実施例回路では、増幅回路により構成され
るボルテージフォロワ回路と、上記増幅回路に流れる電
流に従った電流を出力する電流源回路を設けて上記増幅
回路の入力側に設けられる時定数回路に負帰還させるこ
とによって、キャパシタCに流れる電流を一定の比率で
低減させるものである。この構成においては、増幅回路
の出力信号は、ボルテージフォロワ構成にされることか
ら、入力信号Vinに従った電圧とされる。それ故、ミラ
ー積分回路のように、出力信号が増幅されないから動作
電圧を低くできる。
Further, in this embodiment circuit, a voltage follower circuit constituted by an amplifier circuit and a current source circuit for outputting a current according to the current flowing through the amplifier circuit are provided, and a time constant circuit provided at the input side of the amplifier circuit. By negatively feeding back the current to the capacitor C, the current flowing through the capacitor C is reduced at a constant rate. In this configuration, the output signal of the amplifier circuit has a voltage follower configuration, and thus has a voltage according to the input signal Vin. Therefore, unlike the Miller integrating circuit, the operating voltage can be lowered because the output signal is not amplified.

〔実施例3〕 第3図には、この発明が適用されたロウパスフィルタ
の他の一実施例の回路図が示されている。同図におい
て、点線で示した回路AMPは、前記第1図に示したトラ
ンジスタQ1ないしQ8及び定電流源Ioと同様な増幅回路で
ある。この増幅回路AMPの出力トランジスタQ7,Q8に対し
て前記同様な電流ミラー回路を構成するダイオード形態
のPNPトランジスタQ9及びNPNトランジスタQ10が設けら
れる。
[Third Embodiment] FIG. 3 shows a circuit diagram of another embodiment of the low-pass filter to which the present invention is applied. In the figure, a circuit AMP indicated by a dotted line is an amplifier circuit similar to the transistors Q1 to Q8 and the constant current source Io shown in FIG. For the output transistors Q7 and Q8 of the amplifier circuit AMP, a diode-type PNP transistor Q9 and NPN transistor Q10 that form a current mirror circuit similar to the above are provided.

この実施例では、上記増幅回路AMPは、前記同様に反
転入力(−)と出力端子とが共通接続されてボルテージ
フォロワ回路が構成される。この実施例では、特に制限
されないが、上記時定数回路を構成するキャパシタCが
反転入力(−)と回路の基準電位点との間に設けられ
る。上記増幅回路AMPの非反転入力(+)には、抵抗R2
を介して入力信号Vinが供給される。この実施例では、
前記抵抗R1が省略される。
In this embodiment, in the amplifier circuit AMP, the inverting input (-) and the output terminal are commonly connected in the same manner as described above to form a voltage follower circuit. In this embodiment, although not particularly limited, the capacitor C forming the time constant circuit is provided between the inverting input (-) and the reference potential point of the circuit. A resistor R2 is connected to the non-inverting input (+) of the amplifier circuit AMP.
The input signal Vin is supplied via. In this example,
The resistor R1 is omitted.

上記増幅回路AMPの非反転入力(+)に、逆相で上記
抵抗R2に従った電流を流すようにするため、電流源回路
を構成する電流ミラー回路は次のようにされる。上記PN
PトランジスタQ9と電流ミラー形態にされるPNPトランジ
スタQ11のコレクタ出力電流は、ダイオード形態にされ
たNPNトランジスタQ14に入力される。また、上記NPNト
ランジスタQ10と電流ミラー形態にされるNPNトランジス
タQ12のコレクタ出力電流は、ダイオード形態にされたP
NPトランジスタQ13に入力される。そして、これらPNPト
ランジスタQ13とNPNトランジスタQ14に電流ミラー形態
にされたPNP型の出力トランジスタQ15とNPN型の出力ト
ランジスタQ16が設けられる。これらの出力トランジス
タQ15とQ16のコレクタが共通接続されて、上記増幅回路
AMPの非反転入力(+)に帰還される電流を形成する。
上記電流ミラー回路を構成するトランジスタQ9、Q10に
対応するトランジスタQ11とQ12は、それぞれエミッタ面
積がn倍にされることによって、n倍の電流増幅動作を
行う。更に、特に制限されないが、電流ミラー回路を構
成するトランジスタQ13、Q14に対応するトランジスタQ1
5とQ16は、それぞれエミッタ面積がm倍にされることに
よって、m倍の電流増幅動作を行う。これによって、上
記増幅回路AMPの出力トランジスタQ7,Q8に流れる電流が
n×m倍されて上記非反転入力(+)に逆相で帰還され
る。すなわち、キャパシタCに流れる充放電電流がn×
m倍されて上記非反転入力(+)に帰還されることにな
る。
The current mirror circuit forming the current source circuit is configured as follows in order to allow the current according to the resistor R2 to flow in the non-inverting input (+) of the amplifier circuit AMP in reverse phase. Above PN
The collector output currents of the P-transistor Q9 and the PNP transistor Q11 in the current mirror form are input to the diode-shaped NPN transistor Q14. The collector output current of the NPN transistor Q10 and the NPN transistor Q12 in the current mirror form is
Input to NP transistor Q13. Then, a PNP type output transistor Q15 and an NPN type output transistor Q16 in a current mirror form are provided to these PNP transistor Q13 and NPN transistor Q14. The collectors of these output transistors Q15 and Q16 are connected together,
Form the current that is fed back to the non-inverting input (+) of the AMP.
Transistors Q11 and Q12 corresponding to the transistors Q9 and Q10 that form the current mirror circuit perform n times the current amplification operation by increasing the emitter area by n times. Further, although not particularly limited, the transistor Q1 corresponding to the transistors Q13 and Q14 forming the current mirror circuit.
The emitter areas of 5 and Q16 are respectively multiplied by m, so that the current amplification operation of m times is performed. As a result, the currents flowing through the output transistors Q7 and Q8 of the amplifier circuit AMP are multiplied by n × m and fed back to the non-inverting input (+) in antiphase. That is, the charge / discharge current flowing through the capacitor C is n ×
It is multiplied by m and fed back to the non-inverting input (+).

上記前記同様に増幅回路AMPは、その反転入力(−)
の電圧が非転入力(+)と等しい電圧となるように動作
する。これを電流でみると、上記抵抗R2に流れる電流と
上記帰還電流とが逆相で等しい電流になる。
Similarly to the above, the amplifier circuit AMP has its inverting input (-).
Operates so that the voltage of is equal to the non-inverting input (+). When this is viewed in terms of current, the current flowing through the resistor R2 and the feedback current have opposite phases and are equal.

このことは、次式(6)により表される。 This is expressed by the following equation (6).

(Vin−Vout)/R2= jωC・Vout×n×m (6) 上記式(6)は、次式(7)のように変形できる。(Vin−Vout) / R2 = jωC · Vout × n × m (6) The above equation (6) can be transformed into the following equation (7).

Vout/Vin= 1/(1+jωCR2・n・m) (7) つまり、上記式(7)は、上記抵抗R2とキャパシタC
からなる時定数は、等価的にn×m倍に大きくすること
ができることを意味する。
Vout / Vin = 1 / (1 + jωCR2 ・ n ・ m) (7) That is, the above formula (7) is obtained by using the resistor R2 and the capacitor C
It means that the time constant consisting of can be equivalently increased by n × m times.

この実施例回路においては、前記の例のように遮断周
波数を1KHzとするロウパスフィルタを構成するとき、抵
抗R2の抵抗値を100KΩとして、nを2、mを5に設定す
れば、等価的にその時定数を10倍に拡大でき、キャパシ
タCを半導体集積回路に内蔵させることが可能になる。
また、上記のようにトランジスタのエミッタ面積比(サ
イズ比)によって、キャパシタCの等価容量値、言い換
えるならば、遮断周波数が設定される。半導体集積回路
に構成されるトランジスタの面積比は、精度よく構成で
きるから、半導体集積回路に適したロウパスフィルタを
得ることができるものとなる。さらに、抵抗R1を省略可
能になるものである。
In the circuit of this embodiment, when a low-pass filter having a cut-off frequency of 1 KHz is constructed as in the above example, if the resistance value of the resistor R2 is 100 KΩ and n is set to 2 and m is set to 5, it is equivalent. Moreover, the time constant can be expanded ten times, and the capacitor C can be built in the semiconductor integrated circuit.
Further, as described above, the equivalent capacitance value of the capacitor C, in other words, the cutoff frequency is set by the emitter area ratio (size ratio) of the transistor. Since the area ratio of the transistors included in the semiconductor integrated circuit can be accurately configured, a low pass filter suitable for the semiconductor integrated circuit can be obtained. Further, the resistor R1 can be omitted.

また、この実施例回路では、増幅回路により構成され
るボルテージフォロワ回路と、上記増幅回路に流れる電
流に従った電流を出力する電流源回路を設けて上記増幅
回路の入力側に設けられる時定数回路に負帰還させるこ
とによって、キャパシタCに流れる電流を一定の比率で
低減させるものである。この構成においては、増幅回路
の出力信号は、ボルテージフォロワ構成にされることか
ら、入力信号Vinに従った電圧とされる。それ故、ミラ
ー積分回路のように、出力信号が増幅されないから動作
電圧を低くできる。
Further, in this embodiment circuit, a voltage follower circuit constituted by an amplifier circuit and a current source circuit for outputting a current according to the current flowing through the amplifier circuit are provided, and a time constant circuit provided at the input side of the amplifier circuit. By negatively feeding back the current to the capacitor C, the current flowing through the capacitor C is reduced at a constant rate. In this configuration, the output signal of the amplifier circuit has a voltage follower configuration, and thus has a voltage according to the input signal Vin. Therefore, unlike the Miller integrating circuit, the operating voltage can be lowered because the output signal is not amplified.

以上の実施例から得られる作用効果を簡単に説明すれ
ば、下記の通りである。すなわち、 (1)時定数回路を構成する抵抗素子に流れる電流を検
出して上記抵抗素子に流れる電流より絶対値的に小さい
電流を形成する電流源回路を設けて、上記抵抗素子に流
れる電流と上記電流源回路の出力電流の差分の電流をキ
ャパシタに流すようにすることによって、入力信号から
みたキャパシタの容量値を大きくできるという効果が得
られる。
The following is a brief description of the function and effect obtained from the above-described embodiment. That is, (1) a current source circuit that detects a current flowing through a resistance element forming a time constant circuit and forms a current whose absolute value is smaller than the current flowing through the resistance element is provided, and By causing a current having a difference between the output currents of the current source circuit to flow through the capacitor, it is possible to obtain an effect that the capacitance value of the capacitor viewed from the input signal can be increased.

(2)上記(1)により、比較的大きな時定数を、半導
体集積回路により構成される抵抗及びキャパシタにより
構成できるという効果が得られる。
(2) Due to the above (1), it is possible to obtain an effect that a relatively large time constant can be configured by the resistor and the capacitor configured by the semiconductor integrated circuit.

(3)上記(1)により、キャパシタを外部部品で構成
する場合でも、比較的容量値の小さなセラミックコンデ
ンサー等のように小さなサイズのものを用いることがで
きる。これによって、上記比較的大きな時定数回路を必
要とする音響機器の小型化が可能になるという効果が得
られる。
(3) According to the above (1), even when the capacitor is composed of external parts, a small size such as a ceramic capacitor having a relatively small capacitance value can be used. As a result, it is possible to reduce the size of the audio device that requires the relatively large time constant circuit.

(3)上記等価的にキャパシタの容量値を大きくする手
段として、ボルティージフォロワ構成にされた演算増幅
回路のコンプリメンタリプッシュプル形態の一対の出力
トランジスタにダイオード形態にされたPNPトランジス
タとNPNトランジスタを介してそれぞれ動作電圧が供給
し、上記PNPトランジスタ及びNPNトランジスタにはそれ
ぞれ電流ミラー形態にされた出力トランジスタ又は位相
反転機能を持つ出力トランジスタを設け、上記演算増幅
回路の非反転入力は、入力信号を伝える上記抵抗素子と
上記キャパシタの一端を接続するとともに、時定数回路
の出力端子とされ、その反転入力に上記抵抗素子より大
きな抵抗値を持つようにされた抵抗素子を介して上記入
力信号又は基準電圧を伝える構成にする。この構成にお
いては、上記抵抗の比によって、時定数を等価的に増大
させるものであり、上記抵抗比は半導体集積回路におい
ては精度よく形成できるから、半導体集積回路に適した
時定数回路を得ることができるという効果が得られる。
(3) As a means to increase the capacitance value of the capacitor equivalently, through a pair of complementary push-pull type output transistors of the operational amplifier circuit of the voltage follower configuration, a diode type PNP transistor and an NPN transistor are used. Are supplied with respective operating voltages, and the PNP transistor and the NPN transistor are respectively provided with an output transistor in the form of a current mirror or an output transistor having a phase inversion function, and the non-inverting input of the operational amplifier circuit transmits an input signal. The resistor element and one end of the capacitor are connected to each other, and the input signal or the reference voltage is used as an output terminal of the time constant circuit, and the inverting input of the resistor element has a resistance value larger than that of the resistor element. It is configured to convey. In this configuration, the time constant is equivalently increased by the resistance ratio, and since the resistance ratio can be accurately formed in the semiconductor integrated circuit, it is possible to obtain a time constant circuit suitable for the semiconductor integrated circuit. The effect of being able to do is obtained.

(4)上記等価的にキャパシタの容量値を大きくする手
段として、ボルティージフォロワ構成にされた演算増幅
回路のコンプリメンタリプッシュプル形態の一対の出力
トランジスタにダイオード形態にされたPNPトランジス
タとNPNトランジスタを介してそれぞれ動作電圧を供給
し、上記PNPトランジスタ及びNPNトランジスタには電流
ミラー構成のトランジスタによって上記PNPトランジス
タ及びNPNトランジスタより電流増幅及び位相反転させ
られた出力電流を形成する出力回路を設けるとともに、
上記演算増幅回路の非反転入力には、入力信号を伝える
上記抵抗素子と上記キャパシタの一端を接続し、その反
転入力と所定の交流バイアス点との間には、上記キャパ
シタが設けられるとともに時定数回路の出力端子とす
る。この構成においては、上記電流ミラー回路を構成す
るトランジスタのエミッタ面積比により等価的に時定数
を増大させるものであり、上記エミッタ面積比は半導体
集積回路においては精度よく形成できるから、半導体集
積回路に適した時定数回路を得ることができるという効
果が得られる。
(4) As a means to equivalently increase the capacitance value of the capacitor, a pair of complementary push-pull output transistors of the operational amplifier circuit of the voltage follower configuration are connected via a diode-type PNP transistor and an NPN transistor. And supply an operating voltage to each of them, and the PNP transistor and the NPN transistor are provided with an output circuit that forms an output current that is current-amplified and phase-inverted from the PNP transistor and the NPN transistor by the transistor of the current mirror configuration.
The resistance element for transmitting an input signal and one end of the capacitor are connected to the non-inverting input of the operational amplifier circuit, and the capacitor is provided between the inverting input and a predetermined AC bias point and the time constant is constant. Use as the output terminal of the circuit. In this structure, the time constant is equivalently increased by the emitter area ratio of the transistors forming the current mirror circuit. Since the emitter area ratio can be accurately formed in the semiconductor integrated circuit, An effect that a suitable time constant circuit can be obtained is obtained.

(5)上記時定数を等価的に増大させる増幅回路は、ボ
ルテージフォロワ構成にされることから、その出力信号
は入力信号に従って電圧とされる。それ故、ミラー積分
回路のように、出力信号が増幅されないから動作電圧を
低くできる。これによって、電池駆動されるような比較
的低い動作電圧の音響機器等に適用できるという効果が
得られる。
(5) Since the amplifier circuit that equivalently increases the time constant has a voltage follower configuration, its output signal is a voltage according to the input signal. Therefore, unlike the Miller integrating circuit, the operating voltage can be lowered because the output signal is not amplified. As a result, it is possible to obtain the effect of being applicable to an audio device or the like that is driven by a battery and has a relatively low operating voltage.

以上本願発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本願発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、時定数を
構成する抵抗に流れる電流に従った電流を検出して、再
電流の差分の電流をキャパシタに流す構成は、種々の実
施形態を採ることができるものである。また、増幅回路
の具体的構成は、演算増幅回路の具体的構成は、高入力
インピーダンスで低出力インピーダンスを持つものであ
れば、何であってもよい。したがって、増幅素子は、上
記のようなバイポーラ型トランジスタに代え、MOSFET
(絶縁ゲート形電界効果トランジスタ)やジャンクショ
ン型FET等を含むものであってもよい。
Although the invention made by the inventor of the present application has been specifically described based on the embodiment, the invention of the present application is not limited to the embodiment and various modifications can be made without departing from the scope of the invention. Nor. For example, a configuration in which a current according to a current flowing through a resistor forming a time constant is detected and a current having a difference in recurrent is caused to flow through a capacitor can employ various embodiments. The specific configuration of the amplifier circuit may be any specific configuration of the operational amplifier circuit as long as it has a high input impedance and a low output impedance. Therefore, the amplifier element should be replaced with the MOSFET instead of the bipolar transistor as described above.
It may include (insulated gate type field effect transistor) or junction type FET.

この発明は、ロウパスフィルタや各種時定数回路に広
く利用できるものである。
The present invention can be widely used for low pass filters and various time constant circuits.

〔発明の効果〕〔The invention's effect〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、時定数回路を構成する抵抗素子に流れる
電流を検出して上記抵抗素子に流れる電流より絶対値的
に小さい電流を形成する電流源回路を設けて、上記抵抗
素子に流れる電流と上記電流源回路の出力電流の差分の
電流をキャパシタに流すようにすることによって、等価
的な時定数を大きくできる。
The effect obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, a current source circuit that detects a current flowing through a resistance element forming a time constant circuit and forms a current whose absolute value is smaller than the current flowing through the resistance element is provided, and the current flowing through the resistance element and the current source are provided. The equivalent time constant can be increased by causing a current corresponding to the difference between the output currents of the circuit to flow in the capacitor.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明が適用されたロウパスフィルタの一
実施例を示す回路図、 第2図は、この発明が適用されたロウパスフィルタの他
の一実施例を示す回路図、 第3図は、この発明が適用されたロウパスフィルタの更
に他の一実施例を示す回路図である。 AMP……増幅回路
1 is a circuit diagram showing an embodiment of a low pass filter to which the present invention is applied, FIG. 2 is a circuit diagram showing another embodiment of a low pass filter to which the present invention is applied, and FIG. FIG. 9 is a circuit diagram showing still another embodiment of the low pass filter to which the present invention is applied. AMP ... Amplification circuit

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】反転入力端子と非反転入力端子とを有する
差動増幅回路を入力段回路とし、該入力段回路の出力に
応答するコンプリメンタリプッシュプル出力回路を出力
回路とする演算増幅器と、 上記コンプリメンタリプッシュプル出力回路のNPN出力
トランジスタのコレクタ電流を入力電流とし、押し出し
電流を形成するPNPトランジスタからなる第1の電流ミ
ラー回路と、 上記コンプリメンタリプッシュプル出力回路のPNP出力
トランジスタのコレクタ電流を入力電流とし、吸い込み
電流を形成するNPNトランジスタからなる第2の電流ミ
ラー回路とを具備してなり、 上記演算増幅器の上記コンプリメンタリプッシュプル出
力回路の出力端子を上記反転入力端子に接続することに
より、上記演算増幅器を100%負帰還のボルテージフォ
ロワとして動作せしめ、 上記演算増幅器の上記反転入力端子に第1の抵抗を接続
し、 上記演算増幅器の上記非反転入力端子に第2の抵抗を介
して入力信号を印加せしめ、 上記演算増幅器の上記非反転入力端子と交流的接地点と
の間にキャパシタを接続するともに、該キャパシタが上
記第1の電流ミラー回路の上記押し出し電流と上記第2
の電流ミラー回路の上記吸い込み電流とに応答して充放
電する如く、上記キャパシタと上記第1の電流ミラー回
路および上記第2の電流ミラー回路の出力との間を接続
することにより、上記キャパシタの容量値を上記第1の
抵抗と上記第2の抵抗とに関係した倍率に等価的に大き
くしたことを特徴とする時定数回路。
1. An operational amplifier having a differential amplifier circuit having an inverting input terminal and a non-inverting input terminal as an input stage circuit, and a complementary push-pull output circuit responsive to an output of the input stage circuit as an output circuit, The collector current of the PNP output transistor of the complementary push-pull output circuit is used as the input current, and the collector current of the PNP output transistor of the complementary push-pull output circuit is used as the input current. And a second current mirror circuit composed of an NPN transistor that forms a sink current. By connecting the output terminal of the complementary push-pull output circuit of the operational amplifier to the inverting input terminal, the operation described above is performed. Operates the amplifier as a 100% negative feedback voltage follower First, the first resistor is connected to the inverting input terminal of the operational amplifier, and the input signal is applied to the non-inverting input terminal of the operational amplifier via the second resistor. A capacitor is connected between the terminal and the AC ground point, and the capacitor connects the pushing current of the first current mirror circuit and the second current mirror circuit.
Of the capacitor by connecting between the capacitor and the outputs of the first current mirror circuit and the second current mirror circuit so that the capacitor is charged and discharged in response to the sink current of the current mirror circuit. A time constant circuit, wherein a capacitance value is equivalently increased to a multiplication factor related to the first resistance and the second resistance.
【請求項2】上記キャパシタを除く回路素子および回路
は、半導体集積回路に内蔵されるものであることを特徴
とする特許請求の範囲第1項記載の時定数回路。
2. The time constant circuit according to claim 1, wherein the circuit element and the circuit other than the capacitor are incorporated in a semiconductor integrated circuit.
【請求項3】上記時定数回路は、半導体集積回路に内蔵
されるものであることを特徴とする特許請求の範囲第1
項記載の時定数回路。
3. The time constant circuit is built in a semiconductor integrated circuit.
Time constant circuit described in section.
【請求項4】反転入力端子と非反転入力端子とを有する
差動増幅回路を入力段回路とし、該入力段回路の出力に
応答するコンプリメンタリプッシュプル出力回路を出力
回路とする演算増幅器と、 上記コンプリメンタリプッシュプル出力回路のNPN出力
トランジスタのコレクタ電流を入力電流とし、該入力電
流の所定倍に電流増幅された押し出し電流を形成するPN
Pトランジスタからなる第1の電流ミラー回路と、 上記コンプリメンタリプッシュプル出力回路のPNP出力
トランジスタのコレクタ電流を入力電流とし、該入力電
流の所定倍に電流増幅された吸い込み電流を形成するNP
Nトランジスタからなる第2の電流ミラー回路とを具備
してなり、 上記演算増幅器の上記コンプリメンタリプッシュプル出
力回路の出力端子を上記反転入力端子に接続することに
より、上記演算増幅器を100%負帰還のボルテージフォ
ロワとして動作せしめ、 上記演算増幅器の上記反転入力端子と交流的接地点との
間にキャパシタを接続し、 上記演算増幅器の上記非反転入力端子に抵抗を介して入
力信号を印加するともに、該抵抗が上記第1の電流ミラ
ー回路の上記押し出し電流と上記第2の電流ミラー回路
の上記吸い込み電流とに応答する電流を流す如く、上記
抵抗と上記第1の電流ミラー回路および上記第2の電流
ミラー回路の出力との間を接続することにより、上記キ
ャパシタの容量値を上記第1の電流ミラー回路の電流増
幅率と上記第2の電流ミラー回路の電流増幅率とに関係
した倍率に等価的に大きくしたことを特徴とする時定数
回路。
4. An operational amplifier having a differential amplifier circuit having an inverting input terminal and a non-inverting input terminal as an input stage circuit, and a complementary push-pull output circuit responsive to the output of the input stage circuit as an output circuit, PN that uses the collector current of the NPN output transistor of the complementary push-pull output circuit as the input current and forms a push current that is current-amplified by a prescribed multiple of the input current
A first current mirror circuit composed of a P-transistor, and an NP that forms a sink current, which is current-amplified by a predetermined multiple of the input current, using the collector current of the PNP output transistor of the complementary push-pull output circuit as an input current.
A second current mirror circuit composed of an N-transistor, and by connecting the output terminal of the complementary push-pull output circuit of the operational amplifier to the inverting input terminal, the operational amplifier is provided with 100% negative feedback. It is operated as a voltage follower, a capacitor is connected between the inverting input terminal of the operational amplifier and an AC grounding point, and an input signal is applied to the non-inverting input terminal of the operational amplifier via a resistor. The resistor, the first current mirror circuit and the second current so that the resistor flows a current in response to the pushing current of the first current mirror circuit and the sink current of the second current mirror circuit. By connecting between the output of the mirror circuit and the output of the mirror circuit, the capacitance value of the capacitor can be adjusted to the current amplification factor of the first current mirror circuit and the 2. A time constant circuit characterized in that it is equivalently increased to a multiplication factor related to the current amplification factor of the current mirror circuit of 2.
【請求項5】上記キャパシタを除く回路素子および回路
は、半導体集積回路に内蔵されるものであることを特徴
とする特許請求の範囲第4項記載の時定数回路。
5. The time constant circuit according to claim 4, wherein the circuit element and the circuit other than the capacitor are incorporated in a semiconductor integrated circuit.
【請求項6】上記時定数回路は、半導体集積回路に内蔵
されるものであることを特徴とする特許請求の範囲第4
項記載の時定数回路。
6. A time constant circuit according to claim 4, wherein the time constant circuit is built in a semiconductor integrated circuit.
Time constant circuit described in section.
JP62204013A 1987-08-19 1987-08-19 Time constant circuit Expired - Fee Related JP2515814B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62204013A JP2515814B2 (en) 1987-08-19 1987-08-19 Time constant circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62204013A JP2515814B2 (en) 1987-08-19 1987-08-19 Time constant circuit

Publications (2)

Publication Number Publication Date
JPS6448509A JPS6448509A (en) 1989-02-23
JP2515814B2 true JP2515814B2 (en) 1996-07-10

Family

ID=16483326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62204013A Expired - Fee Related JP2515814B2 (en) 1987-08-19 1987-08-19 Time constant circuit

Country Status (1)

Country Link
JP (1) JP2515814B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022821A (en) * 1983-07-19 1985-02-05 Sony Corp Feedback type integration circuit

Also Published As

Publication number Publication date
JPS6448509A (en) 1989-02-23

Similar Documents

Publication Publication Date Title
JPS5855685B2 (en) Zoufuku Cairo
US5081378A (en) Logarithmic amplifier
JP2953383B2 (en) Voltage-current converter
JP2515814B2 (en) Time constant circuit
JPH0344455B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
KR890004771B1 (en) Differential amplication
JPS61214605A (en) Amplification circuit
JPH0824251B2 (en) Filter circuit
JPH0241013A (en) Impedance circuit
JPH0339928Y2 (en)
JP2926591B2 (en) Differential transistor circuit
JP3809716B2 (en) Voltage-current conversion circuit
JP2903213B2 (en) Level conversion circuit
JP2650108B2 (en) FM modulation circuit
JP2623954B2 (en) Variable gain amplifier
JPS5815968B2 (en) oscillation circuit
JPS604613B2 (en) differential amplifier
JPH01128608A (en) Time constant circuit
JPS63136804A (en) Ac coupling circuit
JP3146088B2 (en) Variable reactance circuit
JP2000114929A (en) Impedance circuit and phase shifter
JPH02311008A (en) Time constant circuit
JPH02195713A (en) Filter circuit
JPS58121199A (en) Sample holding circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees