JPH0821832B2 - Reactance circuit using gyrator circuit - Google Patents
Reactance circuit using gyrator circuitInfo
- Publication number
- JPH0821832B2 JPH0821832B2 JP63032245A JP3224588A JPH0821832B2 JP H0821832 B2 JPH0821832 B2 JP H0821832B2 JP 63032245 A JP63032245 A JP 63032245A JP 3224588 A JP3224588 A JP 3224588A JP H0821832 B2 JPH0821832 B2 JP H0821832B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- differential
- differential amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電流源の電流比によりインダクタンス値を
変える電流制御ジャイレータ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current control gyrator circuit that changes an inductance value according to a current ratio of a current source.
従来の技術 第６図に従来例を示す。トランジスタ8,9と抵抗18、
直流電流源３で構成される第１の差動増幅回路１と、ト
ランジスタ10,11、抵抗19、直流電流源３で構成される
第２の差動増幅回路２とを、互いの出力端子と入力端子
との間で相互に接続し、トランジスタ10のベースと同11
のベースとの端子間に容量21を接続することにより、ト
ランジスタ８のベースと同９のベースとの間の端子23−
24間には電圧・電流特性においてインダクタンス特性が
得られる。ここで、第１の差動増幅回路１の端子23−24
間の交流電圧v1と流れ込む交流電流i1は、角周波数ωの
ときに、抵抗18,19、容量21と直流電流源３の電流値I0
と、さらには、トランジスタのエミッタ部に生まれるエ
ミッタ抵抗reによって v1＝ｊω（R1＋2re）（R2＋2re）・Ｃ・i1 ……（１） で与えられる。ここでｊは単位虚数ベクトル、R1は抵抗
18の抵抗値、R2は抵抗19の抵抗値、Ｃは容量21の容量
値、2reは左右のトランジスタのエミッタ抵抗和を意味
する。Conventional Technology FIG. 6 shows a conventional example. Transistors 8 and 9 and resistor 18,
The first differential amplifier circuit 1 composed of the DC current source 3 and the second differential amplifier circuit 2 composed of the transistors 10 and 11, the resistor 19 and the DC current source 3 are connected to each other as output terminals. Connect to the input terminal and connect to the base of transistor 10
By connecting a capacitor 21 between the base of the transistor 8 and the base of the transistor 8, the terminal 23-
Between 24, the inductance characteristic can be obtained in the voltage / current characteristic. Here, the terminals 23-24 of the first differential amplifier circuit 1
The alternating current voltage v 1 and the alternating current i 1 flowing between are the current values I 0 of the resistors 18 and 19, the capacitance 21 and the direct current source 3 at the angular frequency ω.
And further, given by the emitter resistance r e generated in the emitter of the transistor, v 1 = jω (R 1 + 2r e ) (R 2 + 2r e ) · C · i 1 (1). Where j is the unit imaginary vector and R 1 is the resistance
A resistance value of 18, R 2 is a resistance value of the resistor 19, C is a capacitance value of the capacitor 21, and 2r e is a sum of emitter resistances of the left and right transistors.
第６図の回路動作を詳しくみると、交流電流i1は端子
23から入力され、トランジスタ10のコレクタから同10の
エミッタに抜け、抵抗19を通りトランジスタ11のエミッ
タから同11のコレクタを経由して端子24に出る。Looking at the circuit operation in FIG. 6 in detail, the alternating current i 1 is
The signal is input from 23, passes through the collector of the transistor 10 to the emitter of the transistor 10, passes through the resistor 19, and exits from the emitter of the transistor 11 to the terminal 24 via the collector of the transistor 11.
一方、交流電流i2は、端子25からトランジスタ８のコ
レクタと同８のエミッタ、抵抗18、トランジスタ９のエ
ミッタおよび同９のコレクタを通り端子26に出る。以上
のループで端子23−24間の交流電圧v1と端子25−26間の
交流電圧v2および交流電流i1と同i2との間には、 が成立する。On the other hand, the alternating current i 2 is output from the terminal 25 to the terminal 26 through the collector and the emitter of the transistor 8, the emitter of the resistor 18, the emitter of the transistor 9, and the collector of the transistor 9. In the above loop, between the AC voltage v 1 between the terminals 23 and 24 and the AC voltage v 2 between the terminals 25 and 26 and the AC currents i 1 and i 2 , Is established.
さらに、端子25−26間に容量値Ｃの容量21を接続して
あり、 が成立する。Furthermore, a capacitor 21 having a capacitance value C is connected between terminals 25 and 26, Is established.
（３），（４）式から さらに（２）と（５）式から を得る。From equations (3) and (4) Furthermore, from equations (2) and (5) Get.
ここで、Ｌ＝（R1＋2re）（R2＋2re）・Ｃとおくと v1＝ｊωＬ・i1 ……（７） のインダクタンス特性が与えられる。以上から、インダ
クタンスＬの値は、R1,R2,re,Cの値を変えることによっ
て変化しうる。半導体集積回路で使用する場合、R1,R2
は拡散抵抗を使うために固定化される。またreの値は として与えらるが、電流I0の使用範囲が0.1mAから1mAで
あるとすると、 26Ωre260Ω ……（９） 2reは 52Ω2re520Ω ……（10） として与えられる。Here, if L = (R 1 + 2r e ) (R 2 + 2r e ) · C is set, the inductance characteristic of v 1 = jωL · i 1 (7) is given. From the above, the value of the inductance L can be changed by changing the values of R 1 , R 2 , r e and C. When used in a semiconductor integrated circuit, R 1 , R 2
Is fixed to use diffusion resistance. And the value of r e is Assuming that the use range of the current I 0 is 0.1mA to 1mA, 26Ωr e 260Ω (9) 2r e is given as 52Ω 2r e 520Ω (10).
一方、容量値Ｃは、PN接合間に得られる容量を使用す
ると、そのPN接合に印加される電圧によって変化し、通
常、±20％の変化を与えることができる。On the other hand, when the capacitance obtained between the PN junctions is used, the capacitance value C changes depending on the voltage applied to the PN junctions, and can normally be changed by ± 20%.
発明が解決しようとする課題 インダクタンス特性、すなわち、（７）式におけるＬ
の値を随時外部条件を変えて変化させようとすると、ま
ず、エミッタ抵抗reを、電流I0を変化させて変えること
が可能であるが、エミッタ抵抗reを変化させて抵抗分R1
＋2reもしくはR2＋2reの値を十分に変化させるために
は、R1,R2を2reに見合った低い値にしなければならな
い。そこで、所定のＬの値を得るには、容量値Ｃを比較
的大きい値に設定する要請が出てくるが、反面、半導体
集積回路上では、容量値Ｃを大きく設定しようとする
と、広い容量面積が必要となり、経済的に合わなくなっ
てしまう。また、電流値I0を変化させると、それに伴
い、差動増幅回路の入力ダイナミックレンジが変化する
問題が出てくる。さらに、抵抗値が固定のままで容量値
Ｃが電気的に変わるようにする場合には、接合容量を設
け、接合容量の両端に与える電圧を変化させることによ
って、±20％程度の変化を与えることができるが、接合
容量は信号経路の中に存在することとなるために、信号
の電圧が変化すると容量値が変わってしまうという問題
が生じる。容量値Ｃが変化するとインダクタンス値Ｌが
変化する。信号の電圧が変化するとインダクタンス値Ｌ
が変化するのは特性上悪い影響を与える。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention Inductance characteristics, that is, L in equation (7)
If the value to try to vary from time to time changing the external conditions, first, an emitter resistor r e, it is possible to vary by changing the current I 0, the resistance component R 1 by changing the emitter resistor r e
In order to change the value of + 2r e or R 2 + 2r e sufficiently, R 1 and R 2 must be low values commensurate with 2r e . Therefore, in order to obtain the predetermined value of L, there is a request to set the capacitance value C to a relatively large value. On the other hand, on the other hand, when a large capacitance value C is set on the semiconductor integrated circuit, a wide capacitance is required. Area is required, and it will not fit economically. In addition, when the current value I 0 is changed, the problem that the input dynamic range of the differential amplifier circuit changes accordingly arises. Further, in the case where the capacitance value C is electrically changed while the resistance value is fixed, a junction capacitance is provided and the voltage applied to both ends of the junction capacitance is changed to give a change of about ± 20%. However, since the junction capacitance exists in the signal path, there is a problem that the capacitance value changes when the signal voltage changes. When the capacitance value C changes, the inductance value L also changes. When the signal voltage changes, the inductance value L
The change of has a bad influence on the characteristics.
課題を解決するための手段 本発明の第１の発明は、入力端子対からの差動入力信
号を増幅して、出力端子対から出力する差動トランジス
タ対を有した第１及び第２の差動増幅回路を具備し、前
記第１及び第２の差動増幅回路の前記入力端子対と前記
出力端子対とを交互に接続してなるシャイレータ回路で
あって、前記第２の差動増幅回路の前記差動トランジス
タ対の出力部に第３の差動増幅回路を含む電流−電流変
換回路を接続し、前記第３の差動増幅回路の差動トラン
ジスタ対の出力端子対を通じて出力信号を出力し、前記
第２の差動増幅回路の差動トランジスタ対に結合された
第１の電流源と前記第３の差動増幅回路の差動トランジ
スタ対に結合された第２の電流源との電流比を異ならせ
たことを特徴とするジャイレータ回路においての前記第
１及び第２の差動増幅回路の一方の入力端子対の間に容
量を接続し、他方の入力端子対を入力としたジャイレー
タ回路を用いたリアクタンス回路である。Means for Solving the Problems A first invention of the present invention is to provide a first and a second difference having a differential transistor pair for amplifying a differential input signal from an input terminal pair and outputting the amplified signal from an output terminal pair. A second differential amplification circuit, comprising a dynamic amplification circuit, wherein the input terminal pair and the output terminal pair of the first and second differential amplification circuits are alternately connected. A current-current conversion circuit including a third differential amplifier circuit is connected to the output part of the differential transistor pair, and an output signal is output through the output terminal pair of the differential transistor pair of the third differential amplifier circuit. And a current of the first current source coupled to the differential transistor pair of the second differential amplifier circuit and the second current source coupled to the differential transistor pair of the third differential amplifier circuit. In the gyrator circuit characterized by different ratios A reactance circuit using a gyrator circuit in which a capacitance is connected between one input terminal pair of the first and second differential amplifier circuits and the other input terminal pair is used as an input.
第２の発明は、入力端子対からの差動入力信号を増幅
する第１の差動トランジスタ対と、前記第１の差動トラ
ンジスタ対の出力電流を電流−電流変換して出力端子対
に出力する第２の差動トランジスタ対とを有した第１及
び第２の差動増幅回路を具備し、前記第１及び第２の差
動増幅回路の前記入力端子対と前記出力端子対とを交互
に接続してなるジャイレータ回路であって、前記第２の
差動増幅回路の入力端子対の間に容量を接続し、前記第
１の差動増幅回路の入力端子対を入力とし、前記第１の
差動トランジスタ対に結合された第１の電流源と前記第
２の差動トランジスタ対に結合された第２の電流源との
電流比を異ならせたことを特徴とするジャイレータ回路
を用いたリアクタンス回路である。According to a second aspect of the present invention, a first differential transistor pair for amplifying a differential input signal from the input terminal pair and an output current of the first differential transistor pair are current-current converted and output to the output terminal pair. A first and second differential amplifier circuit having a second differential transistor pair for switching between the input terminal pair and the output terminal pair of the first and second differential amplifier circuits. A gyrator circuit connected to the first differential amplifier circuit, wherein a capacitance is connected between the input terminal pair of the second differential amplifier circuit, and the input terminal pair of the first differential amplifier circuit is used as an input. A gyrator circuit characterized in that a current ratio between a first current source coupled to the differential transistor pair and a second current source coupled to the second differential transistor pair is different. It is a reactance circuit.
作用 本発明によると、インダクタンス値Ｌは差動増幅回路
の２端子間に浮動電位として取り出されると同時に従来
の抵抗値R1,R2と容量値Ｃで決定される値に対し電流源
電流I0/I1に応じた値で変化し、とりわけI0を固定にし
た場合にはI1の値に応じて変化する。これによって、任
意のインダクタンスＬの値を選定することができる。ま
た、インダクタンス値は、インダクタンスを検出する手
段を介して電流源電流を変化させることで所定のインダ
クタンス値に収斂させることができる。Function According to the present invention, the inductance value L is taken out as a floating potential between the two terminals of the differential amplifier circuit, and at the same time, the current source current I is compared with the value determined by the conventional resistance values R 1 and R 2 and the capacitance value C. It changes according to the value of 0 / I 1 , especially when I 0 is fixed, it changes according to the value of I 1 . With this, an arbitrary value of the inductance L can be selected. Further, the inductance value can be converged to a predetermined inductance value by changing the current source current through the means for detecting the inductance.
実施例 第１図に本発明の第１の実施例を示す。Embodiment 1 FIG. 1 shows a first embodiment of the present invention.
ここで、単位虚数ベクトルをｊ、抵抗18の抵抗値を
R1、抵抗19の抵抗値をR2、容量21の容量値をＣ、トラン
ジスタ8,9,10,11のエミッタ抵抗値をre、電流源３の電
流値をI0、電流源４の電流値をI1、電流源５の電流値を
2I1、端子24から見た端子23の交流電圧をv1、端子26か
ら見た端子25の交流電圧をv2、端子23から流入し端子24
から流出する交流電流をi1、端子25から流入し端子26か
ら流出する電流をi2、トランジスタ13のコレクタから流
入する交流電圧をiA、トランジスタ10のコレクタから流
入する交流電流をiBと設定する。ここで、上記電流源４
の電流値と電流値５の電流値比を1:2とすることで、ト
ランジスタ12,13のコレクタから流入する電流量とトラ
ンジスタ12,13から流出する電流量を常に等しくなるよ
うに設定する。Here, the unit imaginary vector is j, and the resistance value of the resistor 18 is
R 1, the resistance value of the resistor 19 R 2, the capacitance of the capacitor 21 C, the emitter resistance of the transistor 8, 9, 10, 11 r e, the current value of the current source 3 I 0, the current source 4 Current value is I 1 , current value of current source 5 is
2I 1 , the AC voltage of terminal 23 as seen from terminal 24 is v 1 , the AC voltage of terminal 25 as seen from terminal 26 is v 2 , the inflow voltage from terminal 23 is
I 1 AC current flowing out, i 2 and current flowing out of the inflow and the terminal 26 from the terminal 25, an AC voltage i A flowing from the collector of the transistor 13, the alternating current flowing from the collector of the transistor 10 and i B from Set. Here, the current source 4
By setting the current value ratio of the current value of 1 to the current value of 5 to 1: 2, the amount of current flowing from the collectors of the transistors 12 and 13 and the amount of current flowing from the transistors 12 and 13 are set to be always equal.
トランジスタ13のコレクタに流れる交流電流iAはトラ
ンジスタ10に流れる交流電流iBと電流源電流比から 一方、電圧v2とiBの関係は から またiA＝i1から 次に、v1とi2の関係は さらに、端子25−26間では （14）式、（16）式からv2を消去して （15）式と（17）式からi2を消去して つまり が与えられる。The alternating current i A flowing in the collector of the transistor 13 is calculated from the ratio of the alternating current i B flowing in the transistor 10 to the current source current. On the other hand, the relationship between voltage v 2 and i B is From Also from i A = i 1 Next, the relationship between v 1 and i 2 is Furthermore, between terminals 25-26 Eliminating v 2 from equations (14) and (16) Eliminating i 2 from equations (15) and (17) That is Is given.
ここで、インダクタンス値をＬとし として与えると インダクタンス値Ｌの値はI0/I1の値で可変となる。Where the inductance value is L The value of the inductance value L is variable with the value of I 0 / I 1 .
次に第２図に第２の実施例を示す。 Next, FIG. 2 shows a second embodiment.
第２図においてトランジスタ８のコレクタから流入す
る交流電流をiBとすると、（11）式と同様に トランジスタ８のコレクタ電流iBは から ここでiA＝i2であるので が成立する。Assuming that the alternating current flowing from the collector of the transistor 8 is i B in FIG. The collector current i B of transistor 8 is From Since i A = i 2 here Is established.
次にv2とi1の関係は また端子25−26では （25）式、（26）式からv2を消去して （27）式と（24）式からi2を消去して つまり ここで、インダクタンス値Ｌは としてＬの値がI0/I1の値で可変となる。Next, the relationship between v 2 and i 1 is Also at terminals 25-26 Eliminating v 2 from equations (25) and (26) Eliminating i 2 from equations (27) and (24) That is Here, the inductance value L is The value of L becomes variable with the value of I 0 / I 1 .
第３図に第３の実施例を示す。 FIG. 3 shows a third embodiment.
第１の実施例と第２の実施例を同時に施いている。こ
こで与えられるインダクタンスＬの値は電流比の相乗効
果で変化するため、電流・電流変換回路の電流４及び５
に対する６及び７は独立に設定され、また、同一の値も
取り得る。The first embodiment and the second embodiment are applied at the same time. Since the value of the inductance L given here changes due to the synergistic effect of the current ratio, the currents 4 and 5 of the current-current conversion circuit are changed.
6 and 7 for are set independently and can also have the same value.
第４図に第４の実施例を示す。第４の実施例において
差動増幅回路のトランジスタ8,9,10,11と電流・電流変
換回路のトランジスタ12,13の飽和を防ぎ動作領域を確
保するため、トランジスタ27、ダイオード28とこれらを
駆動する電流源３を差動増幅回路の入力部に付加してい
る。FIG. 4 shows a fourth embodiment. In the fourth embodiment, in order to prevent the saturation of the transistors 8, 9, 10 and 11 of the differential amplifier circuit and the transistors 12 and 13 of the current / current conversion circuit and to secure the operating region, the transistor 27, the diode 28 and these are driven. The current source 3 is added to the input part of the differential amplifier circuit.
この回路は第１、第２の実施例においても付加するこ
とが可能である。This circuit can be added in the first and second embodiments.
第５図は、電流・電流変換回路の接続された差動増幅
回路図である。電流源３の電流値をI0、電流源５の電流
値を2I1としてこの電流・電流変換回路の動作を、つぎ
に、詳しく述べる。FIG. 5 is a differential amplifier circuit diagram in which a current / current conversion circuit is connected. The operation of the current / current conversion circuit will be described in detail below, where the current value of the current source 3 is I 0 and the current value of the current source 5 is 2I 1 .
トランジスタ16を流れる電流をi1、トランジスタ17を
流れる電流をi2とすると i1＋i2＝2I0 ……（31） が成立する。Assuming that the current flowing through the transistor 16 is i 1 and the current flowing through the transistor 17 is i 2 , i 1 + i 2 = 2I 0 (31) holds.
次にこのi1とi2はトランジスタ14と15を流れる時のト
ランジスタ14のベース・エミッタ間電圧VBE7とトランジ
スタ15のベース・エミッタ間電圧VBE8を用いて、定数IS
と温度に関する電圧q/KTから ここでISはトランジスタの飽和電圧 ｋはボルツマン定数 Ｔは絶対温度 ｑは電子の電荷 を示す。Next, with reference to the base-emitter voltage V BE8 of i 1 and i 2 is the base-emitter voltage V BE7 of the transistor 15 of the transistor 14 when flowing through the transistor 14 and 15, the constant I S
From voltage q / KT with respect to temperature Here, I S is the saturation voltage of the transistor, k is the Boltzmann constant, T is the absolute temperature, and q is the electron charge.
トランジスタ14と同15のベース電圧をVXとおくと、ト
ランジスタ12のベース電圧V5と同13のベース電圧V6は V5＝VX−VBE7 ……（34） V6＝VX−VBE8 ……（35） で与えられる。Assuming that the base voltage of the transistors 14 and 15 is V X , the base voltage V 5 of the transistor 12 and the base voltage V 6 of 13 are V 5 = V X −V BE7 (34) V 6 = V X − V BE8 …… Given in (35).
（32）式、（33）式からVBE7,VBE8を求めると、自然
対数lnを導入して （34），（35），（36），（37）式から 次に、トランジスタ12,13の電流と電圧の関係では が与えられる。When V BE7 and V BE8 are obtained from the equations (32) and (33), the natural logarithm ln is introduced. From equations (34), (35), (36), and (37) Next, regarding the relationship between the current and voltage of the transistors 12 and 13, Is given.
（39）式に（38）式を与えると ここで、i1＋i2＝2I0から 同様にしてi3を求めると が与えられる。If equation (38) is given to equation (39), Where i 1 + i 2 = 2I 0 Similarly, when i 3 is obtained, Is given.
つまり、トランジスタ13のコレクタ電流i4はトランジ
スタ16のコレクタ電流i1のI1/I0倍となり、トランジス
タ12のコレクタ電流i3はトランジスタ17のコレクタ電流
i2のI1/I0になる。That is, the collector current i 4 of the transistor 13 is I 1 / I 0 times the collector current i 1 of the transistor 16, and the collector current i 3 of the transistor 12 is the collector current of the transistor 17.
It becomes I 1 / I 0 of i 2 .
さらに、トランジスタ12及び13のコレクタと電源間に
電流値I0の電流源４を設けることで上記トランジスタ1
2,13のコレクタ電流i3,i4から交流電流のみで取り出す
ことが可能となる。Further, by providing a current source 4 having a current value I 0 between the collectors of the transistors 12 and 13 and the power supply,
It is possible to extract only the alternating current from the collector currents i 3 and i 4 of 2,13.
発明の効果 本発明によれば、電流・電流変換回路を用いることに
よりインダクタンスＬの値を電流源電流の比で変えられ
ることができる。これによって、差動増幅器の入力ダイ
ナミックレンジを変えることなく、インダクタンス値を
変化させ、抵抗値R1,R2、容量値Ｃを、経済性、特性を
考慮して設定することができる。また、容量値Ｃの容量
に電圧可変型容量を使用して、インダクタンス値を制御
する必要がないために、特性が向上する。According to the present invention, the value of the inductance L can be changed by the ratio of the current source current by using the current / current conversion circuit. As a result, the inductance value can be changed without changing the input dynamic range of the differential amplifier, and the resistance values R 1 and R 2 and the capacitance value C can be set in consideration of economy and characteristics. Moreover, since it is not necessary to control the inductance value by using a voltage variable type capacitor for the capacitance of the capacitance value C, the characteristics are improved.
第１図は本発明を示す第１の実施例回路図、第２図は本
発明を示す第２の実施例回路図、第３図は本発明を示す
第３の実施例回路図、第４図は本発明を示す第４の実施
例回路図、第５図は本発明の部分を構成する電流・電流
変換回路の回路図、第６図は従来の実施例装置の回路図
である。 1,2……差動増幅回路、3,4,5,6,7……電流源、8,9,10,1
1,12,13,14,15,16,17……トランジスタ、18,19,20……
抵抗、21……容量、22……電圧源、23……端子、24……
端子、25……端子、26……端子、27……トランジスタ、
28……ダイオード。FIG. 1 is a first embodiment circuit diagram showing the present invention, FIG. 2 is a second embodiment circuit diagram showing the present invention, and FIG. 3 is a third embodiment circuit diagram showing the present invention. FIG. 6 is a circuit diagram of a fourth embodiment showing the present invention, FIG. 5 is a circuit diagram of a current / current conversion circuit which constitutes a part of the present invention, and FIG. 6 is a circuit diagram of a conventional device. 1,2 …… Differential amplifier circuit, 3,4,5,6,7 …… Current source, 8,9,10,1
1,12,13,14,15,16,17 …… Transistor, 18,19,20 ……
Resistance, 21 …… Capacity, 22 …… Voltage source, 23 …… Terminal, 24 ……
Terminal, 25 …… terminal, 26 …… terminal, 27 …… transistor,
28 …… Diode.
Claims (2)
て、出力端子対から出力する差動トランジスタ対を有し
た第１及び第２の差動増幅回路を具備し、前記第１及び
第２の差動増幅回路の前記入力端子対と前記出力端子対
とを交互に接続してなるシャイレータ回路であって、前
記第２の差動増幅回路の前記差動トランジスタ対の出力
部に第３の差動増幅回路を含む電流−電流変換回路を接
続し、前記第３の差動増幅回路の差動トランジスタ対の
出力端子対を通じて出力信号を出力し、前記第２の差動
増幅回路の差動トランジスタ対に結合された第１の電流
源と前記第３の差動増幅回路の差動トランジスタ対に結
合された第２の電流源との電流比を異ならせたことを特
徴とするジャイレータ回路においての前記第１及び第２
の差動増幅回路の一方の入力端子対の間に容量を接続
し、他方の入力端子対を入力としたジャイレータ回路を
用いたリアクタンス回路。1. A first and second differential amplifier circuit having a differential transistor pair for amplifying a differential input signal from an input terminal pair and outputting the amplified differential input signal from an output terminal pair. A sialator circuit in which the input terminal pair and the output terminal pair of a second differential amplifier circuit are alternately connected, wherein a second sig- nal circuit is provided at an output portion of the differential transistor pair of the second differential amplifier circuit. A current-current conversion circuit including a differential amplifier circuit of No. 3 is connected, an output signal is output through the output terminal pair of the differential transistor pair of the third differential amplifier circuit, and the output signal of the second differential amplifier circuit is output. A gyrator characterized in that a current ratio between a first current source coupled to the differential transistor pair and a second current source coupled to the differential transistor pair of the third differential amplifier circuit is different. Said first and second in a circuit
Reactance circuit using a gyrator circuit in which a capacitor is connected between one input terminal pair of the differential amplifier circuit and the other input terminal pair is input.
第１の差動トランジスタ対と、前記第１の差動トランジ
スタ対の出力電流を電流−電流変換して出力端子対に出
力する第２の差動トランジスタ対とを有した第１及び第
２の差動増幅回路を具備し、前記第１及び第２の差動増
幅回路の前記入力端子対と前記出力端子対とを交互に接
続してなるジャイレータ回路であって、前記第２の差動
増幅回路の入力端子対の間に容量を接続し、前記第１の
差動増幅回路の入力端子対を入力とし、前記第１の差動
トランジスタ対に結合された第１の電流源と前記第２の
差動トランジスタ対に結合された第２の電流源との電流
比を異ならせたことを特徴とするジャイレータ回路を用
いたリアクタンス回路。2. A first differential transistor pair for amplifying a differential input signal from the input terminal pair, and current-current conversion of output current of the first differential transistor pair to output to the output terminal pair. A first differential amplifier circuit having a second differential transistor pair, and the input terminal pair and the output terminal pair of the first differential amplifier circuit and the second differential amplifier circuit are alternately arranged. A connected gyrator circuit, wherein a capacitor is connected between the input terminal pair of the second differential amplifier circuit, and the input terminal pair of the first differential amplifier circuit is used as an input; A reactance using a gyrator circuit, characterized in that a current ratio between a first current source coupled to a differential transistor pair and a second current source coupled to the second differential transistor pair is different. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032245A JPH0821832B2 (en) | 1988-02-15 | 1988-02-15 | Reactance circuit using gyrator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63032245A JPH0821832B2 (en) | 1988-02-15 | 1988-02-15 | Reactance circuit using gyrator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01208011A JPH01208011A (en) | 1989-08-22 |
| JPH0821832B2 true JPH0821832B2 (en) | 1996-03-04 |
Family
ID=12353614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63032245A Expired - Lifetime JPH0821832B2 (en) | 1988-02-15 | 1988-02-15 | Reactance circuit using gyrator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821832B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2841563B2 (en) * | 1988-10-25 | 1998-12-24 | 松下電器産業株式会社 | Variable impedance circuit |
| JP2714269B2 (en) * | 1991-04-30 | 1998-02-16 | 三洋電機株式会社 | Equivalent inductance circuit |
| JP2757799B2 (en) | 1994-12-05 | 1998-05-25 | 日本電気株式会社 | Ground inductance circuit using gyrator circuit |
| JP2800721B2 (en) * | 1995-06-03 | 1998-09-21 | 日本電気株式会社 | LC resonance circuit using gyrator circuit |
| JP2825076B2 (en) | 1995-12-08 | 1998-11-18 | 日本電気株式会社 | Demodulation circuit using gyrator circuit |
| CN111917381A (en) * | 2020-08-11 | 2020-11-10 | 深圳市时代速信科技有限公司 | Low-noise amplifier based on active inductor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145429A (en) * | 1974-10-15 | 1976-04-17 | Nishimatsu Constr Co Ltd | JUKINZOKUKYUCHAKUFUKUDOKOHO |
| JPS5433912A (en) * | 1977-08-21 | 1979-03-13 | Kiichi Chiyuusa | Racing cylinder valve and fuel controller |
-
1988
- 1988-02-15 JP JP63032245A patent/JPH0821832B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01208011A (en) | 1989-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6155806B2 (en) | ||
| JPS63136712A (en) | Differential comparator | |
| JPS6222283B2 (en) | ||
| JPH07113864B2 (en) | Current source device | |
| JPH0821832B2 (en) | Reactance circuit using gyrator circuit | |
| JPS60117905A (en) | Differential amplifier | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| JPH0321927B2 (en) | ||
| JPH0220164B2 (en) | ||
| JPS6121857Y2 (en) | ||
| JPH0239881B2 (en) | ||
| JPH0513051Y2 (en) | ||
| JP2679402B2 (en) | Offset compensation circuit and amplifier using the same | |
| JPH03112214A (en) | Voltage comparator | |
| JPS6131643B2 (en) | ||
| JPH0225286B2 (en) | ||
| JP2953814B2 (en) | High pass filter | |
| JPS6216015Y2 (en) | ||
| JPS6161726B2 (en) | ||
| KR940004744B1 (en) | Variable impedance circuit | |
| JP2996551B2 (en) | Current mirror circuit device | |
| JPH066607Y2 (en) | Gain control circuit | |
| JPH0754893B2 (en) | Level shift circuit | |
| JPH0229450Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |