JPH0519345B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デイジタルデータの伝送あるいは蓄
積などによつてデータに生じた誤りを自動的に訂
正するビツトシリアル誤り訂正復号化装置に関す
るものである。

〔従来の技術〕

デイジタルデータの伝送あるいは蓄積などによ
つて生じる誤りは、伝送路上の雑音あるいは蓄積
媒体の物理的な欠陥によるものが多いことが認め
られている。従来、そのような雑音や欠陥の影響
から逃れるために、データを送る側ではデータを
いくつかの情報シンボルに区切り、各シンボルに
対して予め決められた順序で変換を施し冗長度を
付加してから、伝送路上あるいは蓄積媒体に送り
出し、データを受ける側では、伝送路あるいは蓄
積媒体から送られてきた受信信号系列に含まれる
前記冗長度をもとにして、各シンボルの誤りを検
出して訂正するという方式を採用している。

情報シンボルに変換を施し冗長ビツト列を付加
する方法および変換されて冗長ビツト列の付加さ
れた受信信号列からもとの情報シンボルを復元す
る方法として従来一般によく知られ利用されてい
るものに、それぞれ畳み込み符号やトレリス符号
などの木符号を用いる方法及び逐次復号アルゴリ
ズムを用いる方法がある。本発明は一般的な木符
号と逐次復号アルゴリズムについて適用できる
が、以下では説明の便宜上、木符号については畳
み込み符号と呼ばれる符号に限定し、逐次復号ア
ルゴリズムについてはフアノアルゴリズムと呼ば
れるアルゴリズムに限定して説明を行う。木符号
及び逐次復号アルゴリズムについての詳細は例え
ば、(株)昭晃堂から1973年に発行された刊行物「符
号理論」に詳しく述べられている。なお、フアノ
アルゴリズムは米国人フアノ（R.M.Fano）が考
案したもので、1963年に米国電気電子工学会の情
報理論に関する論文誌の第９巻64〜74頁（IEEE
Transaction on Information Theory、IT−
９、pp.64〜74）に「ア ヒユーリスチツク デ
スカツシヨン オブ プロバビリスチツク デコ
ーデイング（Ａ Heuristic Discussion of
Probabilisti Decoding）」という題名で掲載され
た論文の中で述べられている。

これらの方法のうち情報シンボルに変換を施し
冗長ビツト列を付加する方法について簡潔に述べ
れば、誤り訂正符号化装置（以下では単に符号器
ともいう）は、例えば、シフトレジスタのよう
な、内部状態を保持するための回路を持ち、入力
される情報シンボルに依存して、予め決められた
方法で内部状態を変更する。内部状態を保持する
回路としてシフトレジスタを用いている場合に
は、情報シンボルをシフトレジスタに入力するこ
とによつて内部状態を変更する。一方、符号器
は、内部状態を予め決められた関数発生器に入力
して冗長ビツト列を発生し、その冗長ビツト列を
情報シンボルに付加したものを符号シンボルとす
る。符号器から出力された符号シンボルは、伝送
路を通つて、あるいは蓄積媒体に一旦記録・再生
された後、復号装置に送られる。復号装置の受け
取つた、アナログ受信信号をデイジタル化して得
られる受信信号は、伝送路上の雑音あるいは蓄積
媒体の物理的な欠陥によつて生じた誤りにより、
必ずしも送られた符号ビツトとは一致しない。

受信信号列から情報を逐次復号アルゴリズムに
よつて復元する方法について簡単に述べれば、誤
り訂正復号化装置（以下では単に復号器ともい
う）は、対応する符号器と同一の機能を有する回
路（以下では符号器複製という）を内部を持つて
おり、例えば情報シンボルの長さが２ビツトなら
ば00、01、10、11の４通りのすべての可能なビツ
ト列を符号器複製にそれぞれ入力したときの符号
器複製の出力ビツト列を受信信号列とそれぞれ比
較して、受信信号列に最も近い符号シンボルを与
える情報シンボルを送られた情報シンボルだと推
定する。近さの尺度としては、一般に、次式で定
義されるフアノ尤度と呼ばれる尤度λが用いられ
る。

λ＝log₂｛ｐ（ｙ｜ｘ）／ｐ(y)｝−Ｂ ここでｐ(y)は受信信号がｙである確立、ｐ（ｙ
｜ｘ）は符号ビツトｘが送られた下で復号器が受
信信号ｙを受け取る確率である。また、Ｂはバイ
アスと呼ばれる固有な値で予めシユミレーシヨン
などによつて最適な値を決めておく。なお、フア
ノ尤度は実数値であるが、実際には装置化の都合
上フアノ尤度にほぼ比例した整数値で近似したも
のを用いる。フアノアルゴリズムでは、基本的に
は、フアノ尤度の累積尤度が最も大きくなる情報
シンボル列を送られた情報シンボル列だと判定し
てゆく。もつとも、伝送路上の雑音が強いときに
は、受信信号に誤りが多発し、間違つた情報シン
ボルを送られた情報シンボルだと判定してしまう
可能性があるのだが、もし復号器が一旦誤つた判
定をした場合には、それ以後の符号器複製の内部
状態が符号器の内部状態と食い違い、それ以後は
復号器がフアノ尤度の大きな情報シンボルを見つ
けようとしてもなかなか見つからなくなるので、
過去において誤つた判定を行つたことが検出でき
る。従つて、逐次復号アルゴリズムでは、復号器
がフアノ尤度の大きな情報シンボルを見つけにく
くなると、過去において誤つた判定を行つたと判
定して、復号器の符号器複製の内部状態を過去の
状態に戻した後、過去において選んだ情報シンボ
ルの次にフアノ尤度の大きな情報シンボルを送ら
れた情報シンボルだと判定して復号化をやり直
す。ただし、次に大きな情報シンボルを見つけ出
そうとしても、すでに探索済みで、見つけること
ができなければ、もう一つ過去の状態に戻つて同
様の操作を行う。復号器が過去において誤つた判
定を行つたと判断する厳密な基準については前記
文献に述べられている。なお、逐次復号アルゴリ
ズムでは、そのような試行錯誤を繰り返して復号
化を行うために、一旦出力した復号結果が後で変
更される可能性があるから、復号器の復号結果を
装置の外部に出力するときにはバツフアを介して
行う必要がある。

なお、フアノアルゴリズムでは、一つの情報シ
ンボルのビツト表現が長くなつて探索すべき情報
シンボルの情報が多くなると、フアノ尤度を比較
する手数が多くなり実用的でない。例えば情報シ
ンボルの長さが１ビツトであれば０と１の２通り
の情報シンボルのフアノ尤度を比較すればよい
が、情報シンボルの長さが８ビツトであると256
通りもの情報シンボルの尤度を比較しなければな
らない。このため実際には、一般に、尤度の大小
を比較せずに予め決められた優先順位で強制的に
送られた情報シンボルを選んで行く方法が用いら
れる。例えば情報シンボルの長さが２ビツトのと
きには、まず00が送られた情報シンボルだと仮定
し、その仮定が不確かであるようなら次に01、
10、11という順序で情報シンボルを選んでゆく。
この方法は米国人ガラガー（Robert G.
Gallager）が考案したフアノアルゴリズムの改
良版で、詳細は1968年に米国でジヨン ワイレイ
アンド サンズ(株)（John Wiley＆Sons.Inc）
から出版されたガラガー著「インフオメーシヨン
セオリー アンド リライアブル コミユニケ
ーシヨン（In formation Thoery and Reliable
Communication）」に示されている。以下ではガ
ラガーの方法をガラガーの改良フアノアルゴリズ
ムと呼ぶ。

もつとも、ガラガーの改良フアノアルゴリズム
では、正しいと仮定した情報シンボルがどの程度
受信信号列に近いかを無視して予め固定された優
先順位で情報シンボルを選んでゆくために、最初
に正しいと仮定した情報シンボルが正しくないと
いう場合が多いので、情報シンボルを修正する手
数が多くなる。そこで実際には、組織符号やクイ
ツクルツクイン符号と呼ばれる特殊な符号が用い
られる。組織符号というのは、情報シンボルにパ
リテイを付け加えて符号シンボルを構成する符号
であるから、受信信号から直接にある程度正確に
情報シンボルを推定することができる。従つて予
め決められた順序ではなく、受信信号から直接に
推定された情報シンボルに近いものから順に選ん
でゆけば、送られた可能性の高い情報シンボルか
ら順に選んでゆけるので後で情報シンボルを修正
する手数が少なくて済む。なお組織符号以外の符
号は非組織符号と呼ばれる。クイツクルツクイン
符号という符号は非組織符号であるが、組織符号
とほぼ同様、受信信号と過去の受信信号の最上位
ビツトとのビツトごとの排他的論理和をとること
によつて、受信信号から情報シンボルを簡単に推
定することができるものである。ただし、組織符
号やクイツクルツクイン符号は符号の構造が制限
されるため一般の非組織符号に比べて誤り訂正能
力が低い。

なお、フアノアルゴリズムを採用した誤り訂正
復号化装置では、すべての可能な情報シンボルの
うちフアノ尤度の最も大きなシンボルを送られた
情報シンボルであると判定するので、情報シンボ
ルのビツト表現が長くなると可能な情報シンボル
の数が多くなり、フアノ尤度が最大となる情報シ
ンボルを求めるための演算量が増大してしまう。
例えば、情報シンボルの長さが１ビツトであれば
可能な情報シンボルは０、１の２通りしかないの
で１回の比較演算で情報シンボルの判定が行える
が、情報シンボルの長さが３ビツトになると可能
な情報シンボルは000、001、…111の８通りもあ
るので情報シンボルの判定には少なくとも７（＝
８−１）回の比較演算が必要となる。また、ガラ
ガーの改良フアノアルゴリズムを採用した誤り訂
正復号化装置で非組織符号を扱おうとすると、情
報シンボルのフアノ尤度によらず予め固定した順
序で判定を行うので、情報シンボルのビツト表現
が長いときには間違つた情報シンボルを送信され
た情報シンボルであると間違つて判定してしまう
ことが多く、例えば情報シンボルの長さが３ビツ
トのときには受信信号に誤りが無い場合でも正し
い情報シンボルを選ぶまでに平均４（＝8/2）回程
度間違つた情報シンボルを送信された情報シンボ
ルであると判定してしまう。すなわち、フアノア
ルゴリズムあるいは改良フアノアルゴリズムをそ
のまま利用した誤り訂正復号化装置では、情報シ
ンボルのビツト表現が長くなると高速な復号化が
実行出来ない。そこで、実際の誤り訂正復号化装
置では、シンボル単位ではなくビツト単位で復号
化する方法、すなわちビツトシリアル法が用いら
れている。以下ではその原理を簡単に説明する。

畳み込み符号のような木符号では情報シンボル
のビツト長は情報シンボルの位置に依らず一定で
ある。ところが、情報シンボルのビツト長が一定
でないような符号に対しても、フアノアルゴリズ
ムなどの復号化法を利用して復号を行うことは原
理的には可能である。もつとも、情報シンボルの
ビツト長が一定でないような符号では一般に符号
化の際に情報１ビツト当たりに付加される冗長ビ
ツトの数が情報ビツトの位置によつて異なる結
果、誤り訂正能力も情報ビツトの位置によつて異
なつてしまう。このため、データ伝送のようにど
の情報ビツトにも等しい誤り訂正能力が必要な用
途では、情報シンボルのビツト長が一定でないよ
うな符号は利用されなかつた。これに対してビツ
トシリアル法の基本的な原理は、符号器において
は情報シンボルのビツト長が一定であるような符
号を用いるものの、復号器においては、その符号
を、それと等価で情報シンボルのビツト長が一定
でないような符号とみなして復号化するところに
ある。もし、情報シンボルのビツト長が一定であ
るような符号を、その符号と等価で情報シンボル
のビツト長が一定でないような符号とみなすこと
が可能で、しかもその等価な符号の情報シンボル
のビツト長がもとの符号のビツト長よりも小さけ
れば、情報シンボルのビツト長が一定でないよう
な符号とみなして復号化することによつて、情報
ビツトを１ビツト復号するのにつき必要な比較演
算の回数を少なくできるので従来方式より高速に
復号化することが可能となる。

もつともビツトシリアル法が全ての木符号に対
して適用できるわけではないが、少なくとも工学
的に重要な組織符号には適用できる。組織符号と
は、既に述べたように情報シンボルのビツト表現
に冗長ビツトあるいは冗長ビツト列を付加して符
号シンボルを構成する符号である。組織符号で
は、仮に情報シンボルのビツト長をｋビツトとし
符号シンボルのビツト長をｎビツトとすれば、情
報シンボルのｋビツトの各々のビツトが符号器に
入力される毎に符号シンボルのビツト表現が１ビ
ツトずつ確定してゆき、情報シンボルの全てのビ
ツトが入力された後に符号シンボルの残りｎ−ｋ
個のビツト表現が確定するので、この符号は、符
号シンボルの最初のｋビツトの部分についてはそ
れぞれ長さ１ビツトの情報シンボルに対して長さ
１ビツトの符号シンボルを出力し、残りのｎ−ｋ
ビツトの部分についてはそれぞれ長さ０ビツトの
情報シンボルに対して長さ１ビツトの符号シンボ
ルを出力する符号とみなすことができる。フアノ
アルゴリズムで前者の符号を復号する場合には、
復号操作を１回行う毎に2^k通りの情報シンボルに
対して尤度を計算してそれらの尤度を比較するた
めに2^k−１回の比較演算を行う必要があつたのに
対して、後者の符号を復号する場合には、復号操
作を１回行う毎に２通りの情報シンボルに対して
尤度を計算してそれらの尤度を比較するために１
回の比較演算を行えば十分である。前者の復号化
法では情報ビツト１ビツト当たり必要な比較演算
の回数は（2^k−１）／ｋ回であるのに対して、後
者の復号化法では情報ビツト１ビツト当たり必要
な比較演算の回数はわずか１回であるから、ｋが
大きいときには情報シンボルのビツト長が一定で
ないような符号とみなして復号化することによつ
て、復号化が高速化されるわけである。

以上述べたことを具体例で示せば次のようにな
る。例えば、長さ２ビツトの情報シンボルに１ビ
ツトの冗長シンボルを付加して長さ３ビツトの符
号シンボルを構成するような組織符号の符号器の
場合には、情報シンボルの２ビツトの各々のビツ
トが符号器に入力される毎に、符号シンボルのビ
ツト表現が１ビツトずつ確定してゆき、情報シン
ボルの全てのビツトが入力された後に符号シンボ
ルの残り１個のビツト表現が確定するので、この
符号は、符号シンボルの最初の２ビツトの部分に
ついてはそれぞれ長さ１ビツトの情報シンボルに
対して長さ１ビツトの符号シンボルを出力し、残
りの１ビツトの部分については長さ０ビツトの情
報シンボルに対して長さ１ビツトの符号シンボル
を出力する符号ともみなすことができる。フアノ
アルゴリズムで前者の符号を復号する場合には、
復号操作を１回行う毎に４通りの情報シンボルに
対して尤度を計算してそれらの尤度を比較するた
めに３（＝４−１）回の比較演算を行う必要があ
つたのに対して、後者の符号を復号する場合に
は、復号操作を１回行う毎に２通りの情報シンボ
ルに対して尤度を計算してそれらの尤度を比較す
るために１（＝２−１）回の比較演算を行えば十
分である。前者の復号化法では情報ビツト１ビツ
ト当たり必要な比較演算の回数は1.5（＝3/2）回
であつたのに、後者の復号化法では情報ビツト１
ビツト当たり必要な比較演算の回数は１回であ
る。情報シンボルのビツト長ｋが２ビツト程度で
も、情報シンボルのビツト長が一定でないような
符号とみなして復号化することによつて、復号化
がかなり高速化されることがわかる。

なお、ビツトシリアル法によつて高速な復号速
度を実現できるが、そのためには符号器複製に特
殊な機能を付け加えるだけでよいので実現は容易
である。すなわち、ビツトシリアル法では情報シ
ンボルの長さが高々１ビツトの符号として復号化
するから、情報シンボルのビツト長が１ビツトの
符号に対して従来用いられていた復号器がそのま
ま利用できる。情報シンボルのビツト長が１ビツ
トで符号シンボルのビツト長が２ビツトであるよ
うな符号に対する復号器は、例えば米国人ジヨー
ジ・デビツト・フオーニイジユニア（George
david Forney、Jr.）の米国特許第3665396号明
細書に記されているような回路で実現できる。た
だし、ビツトシリアル法では情報シンボルの長さ
は、符号シンボルの各ビツトが情報ビツトに対応
するかあるいは冗長ビツトに対応するかによつて
１であつたり０であつたりして一定でない。この
ためビツトシリアル法を実行する復号器には位置
カウンタと識別器とを付加し、復号器が受信信号
から送信された情報シンボルを推定して符号器複
製の内部状態を更新する際には位置カウンタの値
を増加させ、一方、復号器が過去において誤つた
判定を行つたと判定して符号器複製の内部状態を
過去の状態に戻す時には位置カウンタの値を減少
させる。位置カウンタの値が予め決められた一定
値になつたかどうかを識別器で識別すれば、復号
操作を行つているビツトが情報ビツトに対応する
かあるいは冗長ビツトに対応するかがわかる。

〔発明が解決しようとする問題点〕

しかしながら従来の誤り訂正復号化装置では、
符号シンボル単位で復号化を行つているので、一
旦符号シンボルの同期が外れてしまうと復号化の
継続が不可能になる。

ところがコンピユータと通信とが融合したシス
テムによつて構築される今日の情報化社会におい
ては、大量の情報を誤りなくかつ高速に伝送する
ことが要求される。

本発明の目的は従来の誤り訂正復号化装置の上
記欠点を取り除き、外部からシンボル同期信号が
供給されなくても、高速な復号化が実行できるよ
うなビツトシリアル誤り訂正復号化装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明は、順に入力されてくる情報シンボルを
状態保持回路に保持し、状態保持回路の内部状態
を関数発生器に入力して得られた冗長ビツトを情
報シンボルに付加してこれを符号シンボルとして
出力する誤り訂正符号化装置に対応する誤り訂正
復号化装置において、 前記誤り訂正符号化装置に情報シンボルのビツ
ト表現を１ビツトずつシリアルに入力する機能
と、符号シンボルのビツト表現を１ビツトずつシ
リアルに出力する機能とを付加して構成される符
号化装置複製と、 前記符号化装置複製の出力すべき正しい符号ビ
ツトが符号シンボルの第何ビツト目に位置するか
を算出する位置カウンタと、 符号シンボルの同期ズレの大きさを保持する同
期カウンタと、 前記位置カウントの出力を同期カウンタの出力
に応じて補正する補正回路と、 前記符号化装置複製の出力すべき正しい符号ビ
ツトが情報ビツトと冗長ビツトのどちらのビツト
かを前記補正回路の値に応じて識別する識別器
と、 前記識別器の出力に従つて情報ビツトと冗長ビ
ツトを選択して前記符号化装置複製の最終的な出
力ビツトを選択するセレクタとを有し、符号シン
ボルの同期がズレても同期カウンタの値を変える
ことによつて同期を確立し、尤度の大きな情報シ
ンボルを選び出すことを特徴としている。

〔作用〕

ビツトシリアル法では、復号器の位置カウンタ
の値によつて符号シンボルの切れ目を識別してい
るわけであるから、位置カウンタの値を外部から
強制的に増減させてやれば符号シンボルの同期を
調整できる。もつとも、データの受信者が同期を
調整するわけにはゆかないので、本発明のビツト
シリアル誤り訂正復号化装置（以下、復号器とす
る）では以下に述べるようにして符号シンボルの
同期を自動的に調整する。

まず、復号器に符号シンボルの同期ズレの大き
さを保持する同期カウンタと、位置カウンタの出
力を同期カウンタの出力に応じて補正する補正回
路を付加する。復号器が符号シンボル同期を調整
する際には、位置カウンタの値を直接には変更せ
ずに、同期カウンタの方の値を増減させる。

補正回路は位置カウンタと同期カウンタの値の
ビツトごとの排他的論理和をとることによつて位
置カウンタの値を補正し、その結果を出力する。
そして、符号化装置複製の出力すべき正しい符号
ビツトが情報ビツトと冗長ビツトのどちらのビツ
トかを識別する識別器は、位置カウンタの値では
なく、補正回路の出力に応じて識別を行う。具体
的に識別器は、入力が予め決められた値をとる時
には冗長ビツトと識別し、それ以外の値をとる場
合には情報ビツトと識別する。補正回路の出力は
位置カウンタの値を同期カウンタの値で補正した
ものになつているので、同期カウンタの値を変更
することは、位置カウンタの値を変更することと
等価である。このようにして、位置カウンタの値
を直接には変更せずに、同期カウンタの方の値を
増減させることで、位置カウンタの値を補正する
ことにより、符号シンボルの同期が調整できる。

なお、位置カウンタの値を直接変更せずに、同
期カウンタの値を変更して間接的に同期を調整す
るのは、次に述べる同期調整において位置カウン
タの値をどれだけ増減したかを知る必要があるか
らである。もつともこのためには位置カウンタの
値を同期カウンタの値で変更しなくとも、位置カ
ウンタの値を増減したときに同期カウンタの値も
増減するようにしてもよいのだが、この方法では
カウンタの値がエラーによつて狂つてしまつたと
きにはエラーの影響がいつまでも残留してしまう
ので、好ましくない。以下では符号シンボルの長
さをｎビツトとして説明を行う。

次に、同期カウンタの値の変更は、同期カウン
タの値も情報シンボルとみなして復号化すること
によつて行う。すなわち、復号器が復号化の際に
用いる符号は、符号器が符号化の際に用いる符号
とは異なり、符号器が用いている符号の先頭に
log₂nビツトの余分な情報シンボルが付加されて
いるとみなして復号化を行う。もつとも情報シン
ボルと言つても、この余分な情報シンボルは符号
器が送信したものではなく、符号シンボルの同期
情報に対応しているものである。以下ではこの余
分な情報シンボルのことを単に同期情報と呼ぶ。
同期情報を確定するには次のようにする。まず復
号器は、同期情報が“０”であると判定してこれ
を同期カウンタに設定、すなわち同期カウンタを
クリアした後に、逐次復号アルゴリズムを実行す
る。もつとも、復号器の判定した同期カウンタの
値が正しい同期情報でない可能性はあるのだが、
もし復号器が一旦誤つた判定をした場合には、そ
れ以後の符号器複製の内部状態が符号器の内部状
態と食い違い、それ以後は復号器がフアノ尤度の
大きな情報シンボルを見つけようとしてもなかな
か見つからなくなり、このことにより同期カウン
タに誤つた値を設定したことが検出できるので、
同期カウンタの値を変更すなちインクリメントす
る。一方、復号器が正しい判定をした場合には、
フアノ尤度の大きな情報シンボルが見つかるので
同期カウンタの値が正しいことがわかる。このよ
うにして、同期カウンタの値の変更ができる。

この状況は復号器が情報シンボルを復号すると
きと全く同様である。先に述べたように逐次復合
アルゴリズムは情報シンボルの長さが一定でない
符号にも適用できるから、符号器が用いている符
号の先頭にlog₂nビツトの余分な情報シンボルが
付加された符号だとみなして復号化を行つて、復
号器が情報シンボルを復号するのと同様にして同
期情報を得ることが可能である。ただし、そのた
めには、ビツトシリアル復号器にいくつかの回路
を付加する必要がある。というのは符号の先頭の
部分では、情報シンボルではなく同期カウンタの
値を操作しなければならないから、符号の先頭を
識別するための深さカウンタと、深さカウンタの
値に応じて、情報シンボルを制御するための制御
信号を同期カウンタの制御信号に切り替えるため
の切り替え器が必要となる。深さカウンタでは、
復号器が情報シンボルや同期カウンタ値の判定を
して復号器の内部状態を更新したときには深さカ
ウンタの値を増加させ、復号器が過去の判定を修
正するために復号器の内部状態を過去の状態に戻
したときには深さカウンタの値を減少させるもの
とする。このようにすれば、深さカウンタの値が
深さカウンタの初期値に等しいかどうかを見るこ
とによつて、符号の先頭の位置を判別できる。

第３図に本発明の基本構成を示す。また第４図
に第３図の復号器に対応する符号器の基本構成を
示す。以下では情報シンボルの長さをｎ−１ビツ
トとし符号シンボルの長さをｎビツトとする。説
明の便宜上第４図の符号器から説明する。

第４図の符号器において、入力端子２０１から
１ビツトずつ順に入力されてくる情報ビツトはシ
リアルパラレル変換器２０５でシリアルパラレル
変換を受けて長さｎ−１ビツトの情報シンボンル
に変換された後、状態保持回路２０２に保持され
てゆき、保持された情報シンボルによつて状態保
持回路２０２の内部状態を更新してゆく。状態保
持回路２０２には一般にシフトレジスタをｎ−１
段並列に並べたものが用いられ、情報シンボルが
入力されるごとに、シフトレジスタの内容が１ビ
ツトずつ右にシフトされてシフトレジスタの左端
に新しい情報シンボルが保持される。一方、状態
保持回路２０２の内部状態は関数発生器２０３の
入力に供給されており、情報シンボルが入力され
るたびに関数発生器２０３は冗長ビツトを出力
し、情報シンボルと共に合計ｎビツトが符号シン
ボルとして出力されて、パラレルシリアル変換器
２０６でパラレリシリアル変換を受けた後に１ビ
ツトずつ出力端子２０４から伝送あるいは蓄積の
目的で出力されてゆく。

次に第３図の復号器について説明する。従来の
復号器と同一部分については略記する。第３図の
復号器において、符号器複製は、状態保持回路１
０２、関数発生器１０３、排他点論理和回路１０
７、論理和回路１０８、反転器１０９によつて構
成される。

状態保持回路１０２、関数発生器１０３は、対
応する第２図の符号器が具備しているものとほぼ
同一機能のものである。ただし、状態保持回路１
０２は、復号化の過程で過去の状態に戻す必要が
あるので、内部状態を可逆的に変更できるような
機能が付加されている。例えば状態保持回路１０
２をシフトレジスタで構成する場合には双方向シ
フトレジスタが用いられる。また、すでに述べた
ように本発明では、ビツトごとにシリアルに入力
された情報シンボルのビツト表現に対して符号シ
ンボルのビツト表現をビツトごとにシリアルに出
力する機能を第４図の符号器に付加した符号器複
製を用いるが、このために第４図の状態保持回路
２０２がｎ−１段パラレルであつたのに対して第
３図の状態保持回路１０２では１段シリアル構成
になつている。また、第４図の符号器では状態保
持回路２０２には情報ビツトのみが保持された
が、状態保持回路１０２では冗長ビツトに対応し
てダミーのビツトも保持するので、状態保持回路
１０２の保持するビツト数は第４図の状態保持回
路２０２の保持するビツト数のｎ／（ｎ−１）倍
である。

逐次復号制御回路１１５は前述の逐次復号アル
ゴリズムを実行するもので、情報シンボルや同期
情報の判定を行い復号器の内部状態を更新するた
めの制御信号（前進信号と呼ぶ）、復号器の内部
状態を過去の状態に戻すための制御信号（後進信
号と呼ぶ）、情報シンボルや同期情報の過去の判
定を修正するための制御信号（横這信号と呼ぶ）
をライン１２５に供給する。

深さカウンタ１２４は、ライン１２５に供給さ
れる前進信号によつてその値が増やされ、後進信
号によつてその値が減じられる。

逐次復号制御回路１１５の構造は、従来のもの
と同一である。逐次復号制御回路１１５に供給さ
れる信号には、それぞれ深さカウンタ１２４、セ
レクタ１２３、セレクタ１１０、レジスタ１１２
から供給されるものがある。逐次復号制御回路１
１５は、深さカウンタ１２４から供給される信号
によつて符号の先頭の位置を識別し、レジスタ１
１２から供給される受信信号とセレクタ１１０か
ら供給される符号を比較することによつて判定の
確からしさを計数する。また、逐次復号制御回路
１１５は、判定を修正しようとしてもすでに何度
も修正が成されてこれ以上修正できない場合には
さらに過去の判定結果を修正する必要があるのだ
が、これ以上修正できないかどうかはセレクタ１
２３から供給される横這不可能信号によつて判断
する。

切り替え器１２２はライン１２５に供給されて
いる制御信号を同期カウンタ１２０あるいは状態
保持回路１０２と位置カウンタ１０５に切り替え
るためのもので、深さカウンタ１２４の出力が符
号の先頭を示しているときにはライン１２５の前
進信号を同期カウンタ１２０のリセツト信号端子
に、横這信号を同期カウンタ１２０のインクリメ
ント信号端子にそれぞれ供給し、深さカウンタ１
２４の出力が符号の先頭でないことを示している
ときには、前進信号を状態保持回路１０２の右シ
フト信号端子と位置カウンタ１０５のインクリメ
ント信号端子に、後進信号を状態保持回路１０２
の左シフト端子と位置カウンタ１０５のデクリメ
ント信号端子に、横這信号を状態保持回路１０２
の左端に反転器１０９の出力を保持するための制
御信号としてそれぞれ供給する。

なお、横這不可能信号がどのようにして作られ
るかであるが、同期カウンタ１２０はその内容が
オール１になると横這が不可能であると判定す
る。符号器複製も横這不可能信号を発生するが、
それについては復号器の動作を説明するときに述
べる。

セレクタ１２３は深さカウンタ１２４の値によ
つて符号の先頭を判別し、符号の先頭においては
同期カウンタ１２０の発生する横這不可能信号を
逐次復号制御回路１１５に供給し、一方、符号の
先頭以外の部分では符号器複製の発生する横這不
可能信号を逐次復号制御回路１１５に供給する。

第３図の復号器のうち、符号器複製に関連する
部分について説明すれば、本発明では従来の復号
器で情報シンボルのビツト長が１であるものと異
なり、情報シンボルのビツト長が符号シンボルの
位置によつて一定でないため、ただ単に情報シン
ボルのビツト表現を符号器複製にシリアル入力す
るだけでは不十分である。というのも、符号シン
ボルの位置によつて情報シンボルのビツト長が、
１であつたり０であつたりして一定でないからで
ある。符号器複製の出力をビツト毎にシリアルに
得る場合には、情報シンボルのビツト長が１の時
には状態保持回路１０２に入力された情報ビツト
の推定値を符号ビツトとして出力し、一方、情報
シンボルのビツト長が０の時には状態保持回路１
０２に入力された情報ビツトでなく関数発生器１
０３の出力する冗長ビツトを符号ビツトとして出
力する必要がある。

このため、情報シンボルの長さをｎ−１ビツト
とし符号シンボルの長さをｎビツトとすれば、モ
ジユロｎのｎ進カウンタである位置カウンタ１０
５と同期カウンタ１２０と識別器１０６とセレク
タ１１０と補正回路１２１とが付加されている。

位置カウンタ１０５は状態保持回路１０２の内
容がそれぞれ左右にシフトされる毎に１だけ減増
される。

すでに述べたように、同期カウンタ１２０は位
置カウンタの出力を補正するためのもので、切り
替え器１２２から供給される制御信号によつて制
御されている。

補正回路１２１では、位置カウンタ１０５と同
期カウンタ１２０の出力のビツトごとの排他的論
理和をとつて、その結果を出力する。

識別器１０６は補正回路１２１が予め決められ
た値を取ると“１”、それ以外の時は“０”を出
力する。

セレクタ１１０は識別器１０６の出力が０の時
には状態保持回路１０２の左端に保持されたビツ
トを選択し、識別器１０６の出力が“１”の時に
は関数発生器１０３の出力するビツトを選択す
る。

第３図の復号器の動作は次の通りである。アナ
ログ受信信号をＡ／Ｄ変換して得られた受信信号
は、入力端子１０１から入力されて一旦入力バツ
フア１１１に蓄えられ、逐次復号制御回路１１５
が必要とするときにレジスタ１１２と状態保持回
路１０２の左端に保持される。

逐次復号制御回路１１５は過去の推定が正しい
と判断しているときには、状態保持回路１０２の
内容を右にシフトし、はみ出したビツトをバツフ
ア１１４に出力すると同時に、レジスタ１１２の
受信信号をバツフア１１３に出力し、バツフア１
１１から受信信号を取り出しその受信信号をレジ
スタ１１２に、受信信号の最上位ビツトを状態保
持回路１０２の左端に保持する。

一方、逐次復号制御回路１１５が過去の推定は
間違つていると判断して復号器の状態を過去の状
態に戻す時には、逐次復号制御回路１１５は状態
保持回路１０２を左にシフトし、バツフア１１４
から過去にバツフア１１４に入力されたビツトを
取り出し、状態保持回路１０２の右端に保持する
と同時に、レジスタ１１２の受信信号をバツフア
１１１に戻して、バツフア１１３から過去にバツ
フア１１３に入力された受信信号を取り出してレ
ジスタ１１２に保持する。すなわち状態保持回路
１０２の内容を左右にシフトさせる制御信号は、
位置カウンタ１０５を増減するために使うのと同
時に、バツフア１１１，１１３，１１４及びレジ
スタ１１２の内容を左右に移動させるのにも使用
される。

また、逐次復号制御回路１１５が過去に状態保
持回路１０２に入力したビツトが送信された情報
ビツでないと判定して、その値を修正する時に
は、反転器１０９で状態保持回路１０２の左端に
保持されたビツトの値を反転して再び状態保持回
路１０２の左端に保持し直す。ただし常に修正が
可能なわけではなく、すでに修正を行つた場合と
識別器１０６の出力が１の場合には修正は出来な
い。修正が出来ない場合には、逐次復号制御回路
１１５はさらに過去の判定を修正する。修正が可
能かどうかを示す横這不可能信号は過去に修正が
行われたかを調べるための排他的論理和回路１０
７の出力と識別器１０６の出力を論理和回路１０
８に入力することによつて生成する。

状態保持回路１０２を右に動かしてその左端に
新しく推定した情報ビツトを保持した時にはその
左端にはレジスタ１１２に保持された受信信号の
硬判定と同じ値が保持されているのに対して、修
正を行つた後では両者は異なつた値になつている
から、状態保持回路１０２の左端に保持されたビ
ツトとレジスタ１１２に保持された受信信号の硬
判定との排他的論理和を排他的論理和回路１０７
によつてとることで過去に修正が行われたかどう
かが判る。

逐次復号制御回路１１５が以上の操作を行つて
ゆけば、次第にバツフア１１４に情報ビツトの推
定値すなわち復号結果が蓄えられてゆき、復号結
果は最終的に出力端子１０４から出力されてゆ
く。

以上述べたような基本構成を用いて、情報シン
ボルの尤度をビツト単位に求めて逐次的に情報シ
ンボルのビツト表現を推定してゆけば、結果的
に、全ての情報シンボルの全てのビツトについて
尤度を計算することなく、尤度の大きな情報シン
ボルを選び出すことができる。また、万が一シン
ボル同期がズレても、同期カウンタの値を変える
ことによつて、シンボル同期を調整できる。

〔実施例〕

次に本発明の実施例について図面を参照して説
明する。

第１図に本発明の一実施例を示す。また、第２
図に第１図の復号器に対応する符号器の一例を示
す。以下では情報シンボルの長さは３ビツトで、
符号シンボルの長さは４ビツトである。第１図及
び第２図においてそれぞれ第３図及び第４図と同
一の機能を有する部分には同一の番号を付して示
す。

本実施例の理解を助けるために、まず初めに、
第２図の符号器を説明しておく。第２図の符号器
において、入力端子２０１から１ビツトずつ順に
入力されてくる情報ビツトはシリアルパラレル変
換器２０５でシリアルパラレル変換を受けて長さ
３ビツトの情報シンボルに変換された後、状態保
持回路２０２に保持されてゆき、保持された情報
シンボルによつて状態保持回路２０２の内部状態
を更新してゆく。状態保持回路２０２にはそれぞ
れ長さ３ビツトのシフトレジスタ４０７，４０
８，４０９を３段並列に並べたものが用いられ、
情報シンボルが入力されるごとに、シフトレジス
タの内容が１ビツトずつ右にシフトされてシフト
レジスタ４０７，４０８，４０９の左端に新しい
情報シンボルが保持される。一方、状態保持回路
２０２の内部状態は関数発生器２０３の入力に供
給されており、情報シンボルが入力されるたびに
関数発生器２０３は冗長ビツトを出力し、情報シ
ンボルと共に合計４ビツトが符号シンボルとして
出力されて、パラレリシリアル変換器２０６でパ
ラレルシリアル変換を受けた後に１ビツトずつ出
力端子２０４から伝送あるいは蓄積の目的で出力
されてゆく。なお、関数発生器２０３は排他的論
理和回路４０１，４０２，４０３，４０４，４０
５，４０６によつて構成されており、状態保持回
路２０２に保持されているビツトのうち排他的論
理和回路４０１，４０２，４０３の入力端子へ供
給されているビツトの奇パリテイを発生する。

次に第１図の復号器について説明する。第１図
において、１０１は入力端子、１１１はバツフ
ア、１１２はレジスタ、１１３はバツフア、１１
０はセレクタ、１０３は関数発生器、１０２は状
態保持回路、１１４はバツフア、１０４は出力端
子、１１５は逐次復号制御回路、１２３はセレク
タ、３２３は論理和回路、１２４は深さカウン
タ、１２２は切り替え器、１２０は同期カウン
タ、１０５は位置カウンタ、１２１は補正回路、
１０６は識別器、３２２は論理積回路、１０７は
排他的論理和回路、１０８は論理和回路、１０９
は反転器である。

関数発生器１０３は、排他的論理和回路３０
１，３０２，３０３，３０４，３０５，３０６で
構成され、補正回路１２１は排他的論理和回路３
２０，３２１で構成され、切り替え器１２２は、
３つの切り替え器３３０，３３１，３３２で構成
されている。

この復号器の構成をさらに説明するが、従来の
復号器と同一部分については略記する。第１図の
復号器において、符号器複製は、状態保持回路１
０２、関数発生器１０３、排他的論理和回路１０
７、論理和回路１０８、反転器１０９によつて構
成される。状態保持回路１０２、関数発生器１０
３は対応する第２図の符号器が具備しているもの
とほぼ同一機能のものである。ただし、状態保持
回路１０２は、復号化の過程で過去の状態に戻す
必要があるので、内部状態を可逆的に変更できる
ような機能が付加されている。すなわち状態保持
回路１０２は双方向シフトレジスタで構成され
る。また、すでに述べたように本発明では、ビツ
トごとにシリアルに入力された情報シンボルのビ
ツト表現に対して、符号シンボルのビツト表現を
ビツトごとにシリアルに出力する機能を第２図の
符号器に付加した符号器複製を用いるが、このた
めに第２図の状態保持回路２０２が３段パラレル
であつたのに対して第１図の状態保持回路１０２
では一段シリアル構成になつている。また、第２
図の符号器では状態保持回路２０２には情報ビツ
トのみが保持されたが、状態保持回路１０２では
冗長ビツトに対応してダミーのビツトも保持する
ので、状態保持回路１０２の保持するビツト数は
第２図の状態保持回路２０２の保持するビツト数
の4/3倍すなわち12（＝３×３×（4/3））ビツトで
ある。

復号器の逐次復号制御回路１１５は前述の逐次
復号アルゴリズムを実行するもので、情報シンボ
ルや同期情報の判定を行い復号器の内部状態を更
新するための前進信号をライン３４０に、復号器
の内部状態を過去の状態に戻すための後進信号を
ライン３４２に、情報シンボルや同期情報の過去
の判定を修正するための横這信号をライン３４１
にそれぞれ供給する。

深さカウンタ１２４はライン３４０に供給され
る前進信号によつてその値が増加され、ライン３
４２に供給される後進信号によつてその値が減じ
られる。

逐次復号制御回路１１５の構造は、従来のもの
と同一である。逐次復号制御回路１１５に供給さ
れる信号には、それぞれ深さカウンタ１２４、セ
レクタ１２３、セレクタ１１０、レジスタ１１２
から供給されるものがある。逐次復号制御回路１
１５は、深さカウンタ１２４の値を論理和回路３
２３に入力して得られる信号によつて符号の先頭
の位置を識別する。本実施例においては深さカウ
ンタの初期値を“０”としておくので、論理和回
路３２３の出力が“０”となつたところが符号の
先頭である。また、レジスタ１１２から供給され
る受信信号とセレクタ１１０から供給される符号
を比較することによつて判定の確からしさを計数
する。逐次復号制御回路１１５は、判定を修正し
ようとしてもすでに何度も修正が成されてこれ以
上修正できない場合にはさらに過去の判定結果を
修正する必要があるのだが、これ以上修正できな
いかどうかはセレクタ１２３から供給される横這
不可能信号によつて判断する。

切り替え器１２３は、３つの切り替え器３３
０，３３１，３３２から成り、逐次復号制御回路
１１５からライン１２５に供給されている制御信
号を同期カウンタ１２０あるいは状態保持回路１
０２と位置カウンタ１０５に切り替える。具体的
には、深さカウンタ１２４の出力が符号の先頭を
示しているときすなわち論理和回路３２３の出力
が“０”のときには、ライン３４０の前進信号を
同期カウンタ１２０のクリア（CLR）信号端子
に供給し、ライン３４１の横這信号を同期カウン
タ１２０のインクリメント（INC）信号端子にそ
れぞれ供給する。また、深さカウンタ１２４の出
力が符号の先頭でないことを示しているときすな
わち論理和回路３２３の出力が“０”でないとき
には、ライン３４０の前進信号を状態保持回路１
０２の右シフト信号端子と位置カウンタ１０５の
インクリメント（INC）信号端子に供給し、ライ
ン３４２の後進信号を状態保持回路１０２の左シ
フト端子と位置カウンタ１０５のデクリメント
（DEC）信号端子に供給し、ライン３４１の横這
信号を状態保持回路１０２の左端に反転器１０９
の出力を保持するための制御信号としてそれぞれ
供給する。なお、横這不可能信号がどのようにし
て作られるかであるが、同期カウンタ１２０はそ
の内容がオール“１”になると、すなわちカウン
タ１２０の値を論理積回路３２２に入力して得ら
れる値が“１”になると、横這が不可能であると
判定する。符号器複製も横這不可能信号を発生す
るが、それについては復号器の動作を説明すると
きに述べる。

セレクタ１２３は論理和回路３２３の出力によ
つて符号の先頭を判別し、符号の先頭で論理和回
路３２３の出力が“０”のときには同期カウンタ
１２０の発生する横這不可能信号を逐次復号制御
回路１１５に供給し、一方、符号の先頭以外の部
分で論理和回路３２３の出力が“１”のときには
符号器複製の発生する横這不可能信号を逐次復号
制御回路１１５に供給する。

第１図の復号器にうち、さらに符号器複製に関
係する部分について説明すれば、本発明では従来
の復号器で情報シンボルのビツト長が１であるも
のと異なり、情報シンボルのビツト長が符号シン
ボルの位置によつて一定でないため、ただ単に情
報シンボルのビツト表現を符号器複製にシリアル
入力するだけでは不十分である。というのも、符
号シンボルの位置によつて情報シンボルのビツト
長が、１であつたり０であつたりして一定でない
からである。符号器複製の出力をビツト毎にシリ
アルに得る場合には、情報シンボルのビツト長が
１の時には状態保持回路１０２に入力された情報
ビツトの推定値を符号ビツトとして出力し、一
方、情報シンボルのビツト長が０の時には状態保
持回路１０２に入力された情報ビツトでなく関数
発生器１０３の出力する冗長ビツトを符号ビツト
として出力する必要がある。

このため、モジユロ４の４進カウンタすなわち
２ビツトカウンタである位置カウンタ１０５、同
期カウンタ１２０と識別器１０６とセレクタ１１
０と補正回路１２１とが付加されている。

位置カウンタ１０５は状態保持回路１０２の内
容がそれぞれ左右にシフトされる毎に１だけ減増
される。

すでに述べたように、同期カウンタ１２０は位
置カウンタ１０５の出力を補正するためのもの
で、切り替え器１２２から供給される制御信号に
よつて制御されている。

補正回路１２１では、位置カウンタ１０５と同
期カウンタ１２０の出力のビツトごとの排他的論
理和を排他的論理和回路３２０，３２１でとつ
て、その結果を出力する。

識別器１０６は補正回路１２１の出力がオール
“０”になると“１”、それ以外の時は“０”を出
力するもので、否定論理和回路で構成されてい
る。

セレクタ１１０は識別器１０６の出力が“０”
の時には状態保持回路１０２の左端に保持された
ビツトを選択し、識別器１０６の出力が“１”の
時には関数発生器１０３の出力するビツトを選択
する。

なお、本実施例では、符号器複製の関数発生器
１０３は第２図の関数発生器２０３と同様、排他
的論理和回路３０１，３０２，３０３，３０４，
３０５，３０６によつて構成されており、状態保
持回路１０２に保持されているビツトのうち排他
的論理和回路３０１，３０２，３０３の入力端子
へ供給されているビツトの奇パリテイを発生す
る。

次に、本実施例の動作を説明する。

アナログ受信信号をＡ／Ｄ変換して得られた２
ビツトの受信信号は、入力端子１０１から入力さ
れて一旦入力バツフア１１１に蓄えられ、逐次復
号制御回路１１５が必要とするときにレジスタ１
１２と状態保持回路１０２の左端に保持される。

逐次復号制御回路１１５は過去の推定が正しい
と判断しているときには、状態保持回路１０２の
内容を右にシフトし、はみ出したビツトをバツフ
ア１１４に出力すると同時に、レジスタ１１２の
受信信号をバツフア１１３に出力し、バツフア１
１１から受信信号を取り出しその受信信号をレジ
スタ１１２に、受信信号の上位ビツトを状態保持
回路１０２の左端に保持する。

一方、逐次復号制御回路１１５が過去の推定は
間違つていると判断して復号器の状態を過去の状
態に戻す時には、逐次復号制御回路１１５は状態
保持回路１０２を左にシフトし、バツフア１１４
から過去にバツフア１１４に入力されたビツトを
取り出し、状態保持回路１０２の右端に保持する
と同時に、レジスタ１１２の受信信号をバツフア
１１１に戻して、バツフア１１３から過去にバツ
フア１１３に入力された受信信号を取り出してレ
ジスタ１１２に保持する。

すなわち、切り替え器１２２より出力され、状
態保持回路１０２の内容を左右にシフトさせる制
御信号は、位置カウンタ１０５に印加された位置
カウンタ１０５を増減するために使うのと同時
に、バツフア１１１，１１３，１１４やレジスタ
１１２に印加され、バツフア１１１，１１３，１
１４及びレジスタ１１２の内容を左右に移動させ
るのにも使用される。

また、逐次復号制御回路１１５が過去に状態保
持回路１０２に入力したビツトが送信された情報
ビツトでないと判定して、その値を修正する時に
は、反転器１０９で状態保持回路１０２の左端に
保持されたビツトの値を反転して再び状態保持回
路１０２の左端に保持し直す。

ただし常に修正が可能なわけでなく、すでに修
正を行つた場合と識別器１０６の出力が“１”の
場合には修正は出来ない。修正が出来ない場合に
は、逐次復号制御回路はさらに過去の判定を修正
する。修正が可能かどうかを示す信号は、過去に
修正が行われたかを調べるための排他的論理和回
路１０７の出力と識別器１０６の出力を論理和回
路１０８に入力することによつて生成する。状態
保持回路１０２を右に動かしてその左端に新しく
推定した情報ビツトを保持した時には、その左端
にはレジスタ１１２に保持された受信信号の硬判
定と同じ値が保持されているのに対して、修正を
行つた後では両者は異なつた値になつているか
ら、状態保持回路１０２の左端に保持されたビツ
トとレジスタ１１２に保持された受信信号の硬判
定との排他的論理和を排他的論理和回路１０７に
よつてとることで過去に修正が行われたかどうか
が判る。

逐次復号制御回路１１５が以上の操作を行つて
ゆけば、次第にバツフア１１４に情報ビツトの推
定値すなわち復号結果が蓄えられてゆき、復号結
果は最終的に出力端子１０４から出力されてゆ
く。

〔発明の効果〕

以上述べたように、情報シンボルの尤度をビツ
ト単位に求めて逐次的に情報シンボルのビツト表
現を推定してゆけば、結果的に、全ての情報シン
ボルの全てのビツトについて尤度を計算すること
なく、尤度の大きな情報シンボルを選び出すこと
ができ、情報シンボルのビツト長が長くなつても
高速な復号化が実行でき、しかもシンボルの同期
が外れても同期を調整できるようなビツトシリア
ル誤り訂正復号化装置が容易に構成できる効果が
ある。

また本発明がコンピユータと通信とが融合した
システムによつて構築される今後の情報化社会に
おいて、伝送あるいは蓄積などによつて生じる誤
りからデータを保護する目的で効果を発揮できる
ことは明らかである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロツク
図、第２図は、第１図の復号器に対応する符号器
のブロツク図、第３図は、本発明の基本構成図、
第４図は、第３図の復号器に対応する符号器の基
本構成図である。 １０１，２０１……入力端子、１０２，２０２
……状態保持回路、１０３，２０３……関数発生
器、１０４，２０４……出力端子、１０５……位
置カウンタ、１０６……識別器、１０７……排他
的論理和回路、１０８，３２３……論理和回路、
１０９……反転器、１１０……セレクタ、１１
１，１１３，１１４……バツフア、１１２……レ
ジスタ、１１５……逐次復号制御回路、１２０…
…同期カウンタ、１２１……補正回路、１２２…
…切り替え器、１２３……セレクタ、１２４……
深さカウンタ、２０５……シリアルパラレル変換
器、２０６……パラレルシリアル変換器、３０
１，３０２，３０３，３０４，３０５，３０６…
…排他的論理和回路、３２０，３２１……排他的
論理和回路、３２２……論理積回路、３３０，３
３１，３３２……切り替え器、４０１，４０２，
４０３，４０４，４０５，４０６……排他的論理
和回路、４０７，４０８，４０９……双方向シフ
トレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 順に入力されてくる情報シンボルを状態保持
   回路に保持し、状態保持回路の内部状態を関数発
   生器に入力して得られた冗長ビツトを情報シンボ
   ルに付加してこれを符号シンボルとして出力する
   誤り訂正符号化装置に対応する誤り訂正復号化装
   置において、 前記誤り訂正符号化装置に情報シンボルのビツ
   ト表現を１ビツトずつシリアルに入力する機能
   と、符号シンボルのビツト表現を１ビツトずつシ
   リアルに出力する機能とを付加して構成される符
   号化装置複製と、 前記符号化装置複製の出力すべき正しい符号ビ
   ツトが符号シンボルの第何ビツト目に位置するか
   を算出する位置カウンタと、 符号シンボルの同期ズレの大きさを保持する同
   期カウンタと、 前記位置カウンタの出力を同期カウンタの出力
   に応じて補正する補正回路と、 前記符号化装置複製の出力すべき正しい符号ビ
   ツトが情報ビツトと冗長ビツトのどちらのビツト
   かを前記補正回路の値に応じて識別する識別器
   と、 前記識別器の出力に従つて情報ビツトと冗長ビ
   ツトを選択して前記符号化装置複製の最終的な出
   力ビツトを選択するセレクタとを有し、符号シン
   ボルの同期がズレても同期カウンタの値を変える
   ことによつて同期を確立し、尤度の大きな情報シ
   ンボルを選び出すことを特徴とするビツトシリア
   ル誤り訂正復号化装置。