JPH05191979A - インバータ制御システムにおける電圧制御系 - Google Patents
インバータ制御システムにおける電圧制御系Info
- Publication number
- JPH05191979A JPH05191979A JP4023241A JP2324192A JPH05191979A JP H05191979 A JPH05191979 A JP H05191979A JP 4023241 A JP4023241 A JP 4023241A JP 2324192 A JP2324192 A JP 2324192A JP H05191979 A JPH05191979 A JP H05191979A
- Authority
- JP
- Japan
- Prior art keywords
- control system
- voltage
- inverter
- compensation element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 整流器を含む負荷に電力を供給する場合にお
ける、インバータ制御システムの制御特性の安定性の向
上と出力電圧波形の歪みを減少させる。 【構成】 インバータ主回路１，ゲート信号生成回路
２，電圧制御系３，位相制御系４によって構成したイン
バータ制御システムにおいて、前記電圧制御系３を定常
ゲイン要素１２，進相補償要素１３，遅相補償要素１
４，整流器補償要素１７および２つの加算回路１１，１
５およびフィードフォワード・パス１６によって構成し
た。 【効果】 インバータの制御特性の改善と出力電圧歪率
の低減がはかれる。
ける、インバータ制御システムの制御特性の安定性の向
上と出力電圧波形の歪みを減少させる。 【構成】 インバータ主回路１，ゲート信号生成回路
２，電圧制御系３，位相制御系４によって構成したイン
バータ制御システムにおいて、前記電圧制御系３を定常
ゲイン要素１２，進相補償要素１３，遅相補償要素１
４，整流器補償要素１７および２つの加算回路１１，１
５およびフィードフォワード・パス１６によって構成し
た。 【効果】 インバータの制御特性の改善と出力電圧歪率
の低減がはかれる。
Description
【０００１】
【産業上の利用分野】この発明は、ＵＰＳ（Uninterrup
tible Power Supply）やＣＶＣＦ（ConstantVoltage Co
nstant Frequency ）などを構成するインバータの制御
システムに関するものである。
tible Power Supply）やＣＶＣＦ（ConstantVoltage Co
nstant Frequency ）などを構成するインバータの制御
システムに関するものである。
【０００２】
【従来の技術】図２は従来使用されているインバータの
制御システムの構成を示すブロック図である。ＵＰＳや
ＣＶＣＦを構成する整流器または蓄電池からの直流電力
はインバータ主回路１に入力され、交流に変換されたう
えで出力切換回路５を介して負荷に供給される。インバ
ータ制御システムはインバータ主回路１，ゲート信号生
成回路２，電圧制御系３，位相制御系４によって構成さ
れている。商用電源電圧とインバータ出力電圧を入力す
る位相制御系４は基準電圧を電圧制御系３に送出し、こ
の基準電圧とインバータ出力電圧とを入力する電圧制御
系３はゲート信号生成回路２へ制御信号を出力する。ま
た、ゲート信号生成回路２はゲート信号をインバータ主
回路１へ出力してインバータを制御する。
制御システムの構成を示すブロック図である。ＵＰＳや
ＣＶＣＦを構成する整流器または蓄電池からの直流電力
はインバータ主回路１に入力され、交流に変換されたう
えで出力切換回路５を介して負荷に供給される。インバ
ータ制御システムはインバータ主回路１，ゲート信号生
成回路２，電圧制御系３，位相制御系４によって構成さ
れている。商用電源電圧とインバータ出力電圧を入力す
る位相制御系４は基準電圧を電圧制御系３に送出し、こ
の基準電圧とインバータ出力電圧とを入力する電圧制御
系３はゲート信号生成回路２へ制御信号を出力する。ま
た、ゲート信号生成回路２はゲート信号をインバータ主
回路１へ出力してインバータを制御する。
【０００３】この電圧制御系３は図３に示すように、定
常ゲイン要素１２と、進相補償要素１３と、遅相補償要
素１４と、２つの加算回路１１と１５およびフィードフ
ォワード・パス１６によって構成されており、進相補償
要素１３は無負荷時における安定性を改善するために、
また、遅相補償要素１４は低周波領域におけるゲインを
大きくすることによって定常特性の改善をはかるために
設けてある。位相制御系４からの基準電圧とインバータ
主回路１からの出力電圧は加算回路１１において加算さ
れ、また、前記基準電圧はフィードフォワード・パス１
６を介して加算回路１５に供給される。前記加算回路１
１の検出信号は定常ゲイン要素１２，進相補償要素１
３，遅相補償要素１４を介して加算回路１５に入力さ
れ、さらに、フィードフォワード・パス１６を介して前
記加算回路１５へ入力する基準電圧と加算された加算値
は制御信号としてゲート信号生成回路２へ送出される。
常ゲイン要素１２と、進相補償要素１３と、遅相補償要
素１４と、２つの加算回路１１と１５およびフィードフ
ォワード・パス１６によって構成されており、進相補償
要素１３は無負荷時における安定性を改善するために、
また、遅相補償要素１４は低周波領域におけるゲインを
大きくすることによって定常特性の改善をはかるために
設けてある。位相制御系４からの基準電圧とインバータ
主回路１からの出力電圧は加算回路１１において加算さ
れ、また、前記基準電圧はフィードフォワード・パス１
６を介して加算回路１５に供給される。前記加算回路１
１の検出信号は定常ゲイン要素１２，進相補償要素１
３，遅相補償要素１４を介して加算回路１５に入力さ
れ、さらに、フィードフォワード・パス１６を介して前
記加算回路１５へ入力する基準電圧と加算された加算値
は制御信号としてゲート信号生成回路２へ送出される。
【０００４】
【発明が解決しようとする課題】ＵＰＳやＣＶＣＦから
電力の供給を受ける負荷には整流器を含んだものもあ
り、その代表例を図４に示す。図４において、整流器型
負荷はリアクタ２１，コンデンサ２２，整流器２３，直
流出力回路の平滑コンデンサ２４および抵抗２５によっ
て構成されている。この整流器型負荷の場合におけるイ
ンバータの出力電流と出力電圧の波形図は図７に示す通
りであり、無負荷モードと大容量コンデンサ負荷モード
に分けられる。図４における負荷モードは、ＶR ＜｜Ｖ
0 ｜のときは図６に示す大容量コンデンサ負荷モードに
なり、Ｖ0 ＞０かつｉR ＜０であるか、または、Ｖ0 ＜
０かつｉR ＞０であると図５に示す無負荷モードにな
る。
電力の供給を受ける負荷には整流器を含んだものもあ
り、その代表例を図４に示す。図４において、整流器型
負荷はリアクタ２１，コンデンサ２２，整流器２３，直
流出力回路の平滑コンデンサ２４および抵抗２５によっ
て構成されている。この整流器型負荷の場合におけるイ
ンバータの出力電流と出力電圧の波形図は図７に示す通
りであり、無負荷モードと大容量コンデンサ負荷モード
に分けられる。図４における負荷モードは、ＶR ＜｜Ｖ
0 ｜のときは図６に示す大容量コンデンサ負荷モードに
なり、Ｖ0 ＞０かつｉR ＜０であるか、または、Ｖ0 ＜
０かつｉR ＞０であると図５に示す無負荷モードにな
る。
【０００５】従来技術における電圧制御系においては、
大容量コンデンサ負荷モードに対する補償が考慮されて
いないので、電圧制御系の安定性に余裕がなくなり出力
電圧の歪みが大きく発生する。即ち、図９に示すよう
に、大容量コンデンサ負荷モードに起因する出力電圧の
低下と、無負荷モードに起因する出力電圧の上昇が半サ
イクル毎に発生し、出力電圧の波形を歪ませている。こ
の発明は、上述した従来技術の電圧制御系における欠点
を解消し、安定した制御特性を備えた出力電圧歪みの少
ない電圧制御系を提供することを目的とするものであ
る。
大容量コンデンサ負荷モードに対する補償が考慮されて
いないので、電圧制御系の安定性に余裕がなくなり出力
電圧の歪みが大きく発生する。即ち、図９に示すよう
に、大容量コンデンサ負荷モードに起因する出力電圧の
低下と、無負荷モードに起因する出力電圧の上昇が半サ
イクル毎に発生し、出力電圧の波形を歪ませている。こ
の発明は、上述した従来技術の電圧制御系における欠点
を解消し、安定した制御特性を備えた出力電圧歪みの少
ない電圧制御系を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】上述した目的を達成する
ために、この発明によるインバータ制御システムにおけ
る電圧制御系は、定常ゲイン要素，進補償要素，遅相補
償要素よりなる電圧制御系に整流器補償要素を加えるこ
とにより、制御特性の安定化と出力電圧歪みの軽減をは
かるものである。
ために、この発明によるインバータ制御システムにおけ
る電圧制御系は、定常ゲイン要素，進補償要素，遅相補
償要素よりなる電圧制御系に整流器補償要素を加えるこ
とにより、制御特性の安定化と出力電圧歪みの軽減をは
かるものである。
【０００７】
【作用】大容量コンデンサ負荷モードにおける従来型の
電圧制御系の制御特性をボード線図によって示すと、図
８の点線で示すようになり、位相余裕が小さく安定性に
欠ける。この従来型の電圧制御系に整流器補償要素１７
を加えた整流器負荷対応型の電圧制御系における制御特
性は、図８における実線で示すようになり、位相余裕は
大きく改善される。
電圧制御系の制御特性をボード線図によって示すと、図
８の点線で示すようになり、位相余裕が小さく安定性に
欠ける。この従来型の電圧制御系に整流器補償要素１７
を加えた整流器負荷対応型の電圧制御系における制御特
性は、図８における実線で示すようになり、位相余裕は
大きく改善される。
【０００８】
【実施例】以下、この発明による実施例を図面を参照し
ながら説明する。
ながら説明する。
【０００９】図１は、この発明による整流器負荷対応型
の電圧制御系の構成を示すブロック線図であり、この電
圧制御系は定常ゲイン要素１２，進相補償要素１３，遅
相補償要素１４，整流器補償要素１７，２つの加算回路
１１と１５，およびフィードフォワード・パス１６によ
って構成されている。上述したブロック線図を構成する
各構成要素はそれぞれ次の伝達関数によって示される。 定常ゲイン要素：Ｋ 進相補償要素：（１＋ｓ／ω1 ）／（１＋ｓ／ｍ・
ω1 ） 遅相補償要素：（１＋ｓ／ｎ・ω2 ）／（１＋ｓ／
ω2 ） 整流器補償要素：（１＋ｓ／ω3 ）／（１＋ｓ／ｌ・ω
3 ） ここで、ｓはラプラス演算子、ω1 ，ω2 ，ω3 は角周
波数、ｌ，ｍ，ｎは常数である。
の電圧制御系の構成を示すブロック線図であり、この電
圧制御系は定常ゲイン要素１２，進相補償要素１３，遅
相補償要素１４，整流器補償要素１７，２つの加算回路
１１と１５，およびフィードフォワード・パス１６によ
って構成されている。上述したブロック線図を構成する
各構成要素はそれぞれ次の伝達関数によって示される。 定常ゲイン要素：Ｋ 進相補償要素：（１＋ｓ／ω1 ）／（１＋ｓ／ｍ・
ω1 ） 遅相補償要素：（１＋ｓ／ｎ・ω2 ）／（１＋ｓ／
ω2 ） 整流器補償要素：（１＋ｓ／ω3 ）／（１＋ｓ／ｌ・ω
3 ） ここで、ｓはラプラス演算子、ω1 ，ω2 ，ω3 は角周
波数、ｌ，ｍ，ｎは常数である。
【００１０】図２に示す位相制御系４からの基準電圧は
インバータ主回路１からの出力電圧と共に加算回路１１
に入力され、その検出値は定常ゲイン要素１２，進相補
償要素１３，遅相補償要素１４および加算回路１５へ入
力される。また、前記基準電圧はフィードフォワード・
パス１６を介して加算回路１５へ入力される。さらに、
加算回路１５の検出値は制御信号としてゲート信号生成
回路２へ出力され、このゲート信号生成回路２からはイ
ンバータ主回路１を制御するゲート信号が送出される。
インバータ主回路１からの出力電圧と共に加算回路１１
に入力され、その検出値は定常ゲイン要素１２，進相補
償要素１３，遅相補償要素１４および加算回路１５へ入
力される。また、前記基準電圧はフィードフォワード・
パス１６を介して加算回路１５へ入力される。さらに、
加算回路１５の検出値は制御信号としてゲート信号生成
回路２へ出力され、このゲート信号生成回路２からはイ
ンバータ主回路１を制御するゲート信号が送出される。
【００１１】図８は、従来型の電圧制御系および整流器
負荷対応型の電圧制御系の大容量コンデンサ負荷モード
におけるボード線図を示す。図から明らかなように、整
流器補償要素を加えることによって位相余裕が大きく改
善され、この結果、出力電圧の歪みは図１０に示すよう
に低減される。
負荷対応型の電圧制御系の大容量コンデンサ負荷モード
におけるボード線図を示す。図から明らかなように、整
流器補償要素を加えることによって位相余裕が大きく改
善され、この結果、出力電圧の歪みは図１０に示すよう
に低減される。
【００１２】
【発明の効果】以上説明したように、この発明によるイ
ンバータ制御システムにおける電圧制御系は、定常ゲイ
ン要素，進相補償要素，遅相補償要素および整流器補償
要素によって構成し、整流器型負荷に対応できる電圧制
御系としたので、制御特性の安定性が向上すると共に、
出力電圧の歪みを低減させる効果がある。
ンバータ制御システムにおける電圧制御系は、定常ゲイ
ン要素，進相補償要素，遅相補償要素および整流器補償
要素によって構成し、整流器型負荷に対応できる電圧制
御系としたので、制御特性の安定性が向上すると共に、
出力電圧の歪みを低減させる効果がある。
【図１】この発明の実施例を示す電圧制御系のブロック
線図。
線図。
【図２】インバータ制御システムの構成を示すブロック
図。
図。
【図３】従来技術による電圧制御系のブロック線図。
【図４】整流器型負荷回路のブロック図。
【図５】無負荷モードを示す等価回路図。
【図６】大容量コンデンサ負荷モードを示す等価回路
図。
図。
【図７】インバータの出力電圧と出力電流の波形図。
【図８】インバータ制御系のボード線図。
【図９】歪率の大きい出力電圧波形図。
【図１０】歪率の小さい出力電圧波形図。
１ インバータ主回路 ２ ゲート信号生成回路 ３ 電圧制御系 ４ 位相制御系 １２ 定常ゲイン要素 １３ 進相補償要素 １４ 遅相補償要素 １７ 整流器補償要素 １１，１５ 加算回路 １６ フィードフォワード・パス
Claims (1)
- 【請求項１】 直流入力を交流変換して出力するインバ
ータ主回路（１）と、商用電源電圧と前記インバータ主
回路（１）の出力電圧を入力して基準電圧を出力する位
相制御系（４）と、前記インバータ主回路（１）の出力
電圧と位相制御系（４）からの基準電圧を入力して制御
信号を出力する電圧制御系（３）と、この電圧制御系
（３）の制御信号を入力して前記インバータ主回路
（１）へゲート信号を送出するゲート信号生成回路
（２）とによって構成したインバータ制御システムにお
いて、 前記インバータ主回路（１）の出力電圧と位相制御系
（４）からの基準電圧とを加算する加算回路（１１）
と、この加算回路（１１）の検出値を入力する定常ゲイ
ン要素（１２）と、前記定常ゲイン要素（１２）の検出
値を入力する進相補償要素（１３）と、前記進相補償要
素の検出値を入力する遅相補償要素（１４）と、および
前記遅相補償要素の検出値を入力する整流器補償要素
（１７）と、前記基準電圧をフィードフォワード・パス
（１６）を介して入力すると共に前記整流器補償要素
（１７）の検出値を入力し前記ゲート信号生成回路
（２）へ制御信号を送出する加算回路（１５）と、によ
って構成したことを特徴とするインバータ制御システム
における電圧制御系。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023241A JPH05191979A (ja) | 1992-01-13 | 1992-01-13 | インバータ制御システムにおける電圧制御系 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023241A JPH05191979A (ja) | 1992-01-13 | 1992-01-13 | インバータ制御システムにおける電圧制御系 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191979A true JPH05191979A (ja) | 1993-07-30 |
Family
ID=12105112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023241A Pending JPH05191979A (ja) | 1992-01-13 | 1992-01-13 | インバータ制御システムにおける電圧制御系 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191979A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008125323A (ja) * | 2006-11-15 | 2008-05-29 | Nissin Electric Co Ltd | 電力変換システム |
-
1992
- 1992-01-13 JP JP4023241A patent/JPH05191979A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008125323A (ja) * | 2006-11-15 | 2008-05-29 | Nissin Electric Co Ltd | 電力変換システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906933B2 (en) | Power supply apparatus and methods with power-factor correcting bypass mode | |
| JP2893882B2 (ja) | アクティブフィルタ装置 | |
| JPH11113175A (ja) | 電力変換装置 | |
| JPS6122766A (ja) | 安定化給電装置 | |
| JPH05191979A (ja) | インバータ制御システムにおける電圧制御系 | |
| JP2861313B2 (ja) | 単独・連系運転用インバータの制御回路 | |
| JPH06233530A (ja) | 負荷電流の検出を利用したｄｃ／ｄｃコンバータの可変ゲイン電圧制御系 | |
| JPS6132915B2 (ja) | ||
| JPH04133633A (ja) | 無停電電源装置 | |
| JP3075578B2 (ja) | 無効電力補償装置 | |
| JP3309894B2 (ja) | 自励式無効電力補償装置の制御方法 | |
| JPH11313449A (ja) | シングルコンバージョン方式ｕｐｓ | |
| JP3228033B2 (ja) | 無効電力補償装置の直流中間電圧の制御方法 | |
| JP3125354B2 (ja) | アクティブフィルタの制御装置 | |
| JPH05252657A (ja) | 電源制御システム | |
| JPS6110917A (ja) | 交直変換装置の制御方法 | |
| JPS59149773A (ja) | 自励式電力変換装置の制御装置 | |
| Stefanello et al. | Robust adaptive variable structure controller for shunt active power filters | |
| JPS6077681A (ja) | 電力変換装置 | |
| JPH07107669A (ja) | 力率改善用コンデンサの高調波電流抑制方法 | |
| JPH05189068A (ja) | 無効電力補償装置の制御方法 | |
| JPH0496624A (ja) | 無効電力補償装置 | |
| JPH01148067A (ja) | 電力変換装置 | |
| JPH0223066A (ja) | インバータ制御方法 | |
| JPH0690527A (ja) | 電圧変動抑制装置 |