JPH05191288A - 多チャンネルｄ／ａコンバータｉｃ - Google Patents
多チャンネルｄ／ａコンバータｉｃInfo
- Publication number
- JPH05191288A JPH05191288A JP2173792A JP2173792A JPH05191288A JP H05191288 A JPH05191288 A JP H05191288A JP 2173792 A JP2173792 A JP 2173792A JP 2173792 A JP2173792 A JP 2173792A JP H05191288 A JPH05191288 A JP H05191288A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- clock
- converter
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 各チャンネル毎に信号に最適な周波数でのＤ
／Ａ変換を可能とした多チャンネルＤ／ＡコンバータＩ
Ｃを提供する。 【構成】 ２チャンネルのＤ／ＡコンバータＩＣにおい
て、２個のＤ／Ａコンバータ１ａ，１ｂの各々に専用の
クロック端子４ａ，４ｂを設け、各チャンネル毎にそれ
ぞれ異なった周波数のクロックの供給を可能とする。
／Ａ変換を可能とした多チャンネルＤ／ＡコンバータＩ
Ｃを提供する。 【構成】 ２チャンネルのＤ／ＡコンバータＩＣにおい
て、２個のＤ／Ａコンバータ１ａ，１ｂの各々に専用の
クロック端子４ａ，４ｂを設け、各チャンネル毎にそれ
ぞれ異なった周波数のクロックの供給を可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、複数個のＤ／Ａ（ディ
ジタル／アナログ）コンバータを内蔵した多チャンネル
Ｄ／ＡコンバータＩＣに関する。
ジタル／アナログ）コンバータを内蔵した多チャンネル
Ｄ／ＡコンバータＩＣに関する。
【０００２】
【従来の技術】従来、この種の多チャンネルＤ／Ａコン
バータＩＣでは、図３に示すように、基板上に例えば２
個のＤ／Ａコンバータ１ａ，１ｂを搭載した２チャンネ
ルＤ／ＡコンバータＩＣの場合、各チャンネルに共通の
端子として１系統のクロック端子４が設けられた構成と
なっていた。
バータＩＣでは、図３に示すように、基板上に例えば２
個のＤ／Ａコンバータ１ａ，１ｂを搭載した２チャンネ
ルＤ／ＡコンバータＩＣの場合、各チャンネルに共通の
端子として１系統のクロック端子４が設けられた構成と
なっていた。
【０００３】ところで、例えば、テレビジョン信号のＹ
（輝度）信号とＣ（色差）信号をＤ／Ａ変換する場合な
どに用いられる多チャンネルＤ／ＡコンバータＩＣにお
いては、Ｙ信号とＣ信号とは帯域が異なるので、Ｃ信号
用のＤ／ＡコンバータはＹ信号用のＤ／Ａコンバータほ
ど速いクロックを必要としない。
（輝度）信号とＣ（色差）信号をＤ／Ａ変換する場合な
どに用いられる多チャンネルＤ／ＡコンバータＩＣにお
いては、Ｙ信号とＣ信号とは帯域が異なるので、Ｃ信号
用のＤ／ＡコンバータはＹ信号用のＤ／Ａコンバータほ
ど速いクロックを必要としない。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
多チャンネルＤ／ＡコンバータＩＣでは、各チャンネル
に共通に１系統しかクロック端子４を持っていなかった
ため、クロック速度が異なる場合には、当然速いクロッ
クの方でＤ／Ａ変換しなければならず、したがってＣ信
号の方も必要以上のクロック周波数でＤ／Ａ変換される
ことになる。
多チャンネルＤ／ＡコンバータＩＣでは、各チャンネル
に共通に１系統しかクロック端子４を持っていなかった
ため、クロック速度が異なる場合には、当然速いクロッ
クの方でＤ／Ａ変換しなければならず、したがってＣ信
号の方も必要以上のクロック周波数でＤ／Ａ変換される
ことになる。
【０００５】その結果、特にＣＭＯＳ ＩＣなどでは、
ディジタル部の消費電流はクロック周波数に依存してい
るため、上述したように必要以上のクロック周波数でＤ
／Ａ変換を行うことによりＩＣの消費電流が増大してし
まうという欠点があった。
ディジタル部の消費電流はクロック周波数に依存してい
るため、上述したように必要以上のクロック周波数でＤ
／Ａ変換を行うことによりＩＣの消費電流が増大してし
まうという欠点があった。
【０００６】そこで、本発明は、各チャンネル毎に信号
に最適な周波数でのＤ／Ａ変換を可能とした多チャンネ
ルＤ／ＡコンバータＩＣを提供することを目的とする。
に最適な周波数でのＤ／Ａ変換を可能とした多チャンネ
ルＤ／ＡコンバータＩＣを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による多チャンネ
ルＤ／ＡコンバータＩＣは、基板上に複数個のＤ／Ａコ
ンバータを搭載し、これら複数個のＤ／Ａコンバータの
各々に専用のクロック端子を設けた構成となっている。
また、そのＩＣパッケージにおいて、複数個のＤ／Ａコ
ンバータの各クロック端子を互いに隣り合わせて配置し
た構成となっている。
ルＤ／ＡコンバータＩＣは、基板上に複数個のＤ／Ａコ
ンバータを搭載し、これら複数個のＤ／Ａコンバータの
各々に専用のクロック端子を設けた構成となっている。
また、そのＩＣパッケージにおいて、複数個のＤ／Ａコ
ンバータの各クロック端子を互いに隣り合わせて配置し
た構成となっている。
【０００８】
【作用】多チャンネルＤ／ＡコンバータＩＣにおいて、
複数個のＤ／Ａコンバータの各々に専用のクロック端子
を設けたことで、各チャンネル毎にそれぞれ異なった周
波数のクロックを供給できる。これにより、各チャンネ
ル毎に信号に最適な周波数でのＤ／Ａ変換が可能とな
る。
複数個のＤ／Ａコンバータの各々に専用のクロック端子
を設けたことで、各チャンネル毎にそれぞれ異なった周
波数のクロックを供給できる。これにより、各チャンネ
ル毎に信号に最適な周波数でのＤ／Ａ変換が可能とな
る。
【０００９】また、そのＩＣパッケージにおいて、複数
個のＤ／Ａコンバータの各クロック端子を隣り合わせて
配置することで、各クロック端子間相互の短絡を容易に
行えることから、必要に応じて各クロック端子間を短絡
する組み合わせを選定することにより、複数個のＤ／Ａ
コンバータに対して任意の系統でのクロック入力の設定
が可能となる。
個のＤ／Ａコンバータの各クロック端子を隣り合わせて
配置することで、各クロック端子間相互の短絡を容易に
行えることから、必要に応じて各クロック端子間を短絡
する組み合わせを選定することにより、複数個のＤ／Ａ
コンバータに対して任意の系統でのクロック入力の設定
が可能となる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明の一実施例を示すブロック図
であり、例えば２チャンネルＤ／Ａコンバータ（ＤＡ
Ｃ）ＩＣに適用した例を示す。図において、ＩＣ内部に
は基板上に２個のＤ／Ａコンバータ１ａ，１ｂが搭載さ
れており、これらＤ／Ａコンバータ１ａ，１ｂの各々に
は、信号入力端子２ａ，２ｂおよび信号出力端子３ａ，
３ｂが、さらに専用のクロック端子４ａ，４ｂが設けら
れている。
に説明する。図１は本発明の一実施例を示すブロック図
であり、例えば２チャンネルＤ／Ａコンバータ（ＤＡ
Ｃ）ＩＣに適用した例を示す。図において、ＩＣ内部に
は基板上に２個のＤ／Ａコンバータ１ａ，１ｂが搭載さ
れており、これらＤ／Ａコンバータ１ａ，１ｂの各々に
は、信号入力端子２ａ，２ｂおよび信号出力端子３ａ，
３ｂが、さらに専用のクロック端子４ａ，４ｂが設けら
れている。
【００１１】かかる構成のＤ／ＡコンバータＩＣを、例
えば、テレビジョン信号のＹ信号とＣ信号とをＤ／Ａ変
換するのに用いる場合、Ｙ信号とＣ信号とは帯域が異な
り、Ｃ信号のＤ／Ａ変換にはＹ信号のＤ／Ａ変換ほど速
いクロックを必要としないことから、クロック端子４
ａ，４ｂには周波数の異なるクロックＡ，Ｂがそれぞれ
入力されることになる。
えば、テレビジョン信号のＹ信号とＣ信号とをＤ／Ａ変
換するのに用いる場合、Ｙ信号とＣ信号とは帯域が異な
り、Ｃ信号のＤ／Ａ変換にはＹ信号のＤ／Ａ変換ほど速
いクロックを必要としないことから、クロック端子４
ａ，４ｂには周波数の異なるクロックＡ，Ｂがそれぞれ
入力されることになる。
【００１２】このように、２個のＤ／Ａコンバータ１
ａ，１ｂの各々に専用のクロック端子４ａ，４ｂを設け
たことにより、各チャンネル毎にそれぞれ異なった周波
数のクロックＡ，Ｂを供給でき、各チャンネル毎に信号
に最適な周波数でのＤ／Ａ変換が可能となるので、ＩＣ
の消費電力を最小限に抑制できることになる。
ａ，１ｂの各々に専用のクロック端子４ａ，４ｂを設け
たことにより、各チャンネル毎にそれぞれ異なった周波
数のクロックＡ，Ｂを供給でき、各チャンネル毎に信号
に最適な周波数でのＤ／Ａ変換が可能となるので、ＩＣ
の消費電力を最小限に抑制できることになる。
【００１３】なお、上記実施例においては、基板上に２
個のＤ／Ａコンバータ１ａ，１ｂを搭載した２チャンネ
ルのＤ／ＡコンバータＩＣに適用した場合について説明
したが、２チャンネルに限定されるものではなく、３チ
ャンネル以上のＤ／ＡコンバータＩＣにも適用し得るこ
とは勿論である。
個のＤ／Ａコンバータ１ａ，１ｂを搭載した２チャンネ
ルのＤ／ＡコンバータＩＣに適用した場合について説明
したが、２チャンネルに限定されるものではなく、３チ
ャンネル以上のＤ／ＡコンバータＩＣにも適用し得るこ
とは勿論である。
【００１４】また、例えば３チャンネルのＤ／Ａコンバ
ータＩＣにおいて、各チャンネルのＤ／Ａコンバータを
カラービデオ信号のＲ（赤），Ｇ（緑），Ｂ（青）の各
色信号のＤ／Ａ変換に用いる場合、そのＩＣパッケージ
の例えば６４ピンの端子配列を、図２にピン番号３３〜
３５で示すように、各Ｄ／Ａコンバータのクロック端子
ＲＣＫ，ＧＣＫ，ＢＣＫが互いに隣り合うように配置す
れば良い。
ータＩＣにおいて、各チャンネルのＤ／Ａコンバータを
カラービデオ信号のＲ（赤），Ｇ（緑），Ｂ（青）の各
色信号のＤ／Ａ変換に用いる場合、そのＩＣパッケージ
の例えば６４ピンの端子配列を、図２にピン番号３３〜
３５で示すように、各Ｄ／Ａコンバータのクロック端子
ＲＣＫ，ＧＣＫ，ＢＣＫが互いに隣り合うように配置す
れば良い。
【００１５】この端子配列によれば、Ｒ，Ｇ，Ｂの各色
信号のＤ／Ａ変換の場合、Ｙ信号およびＣ信号のＤ／Ａ
変換の場合のように、クロックの周波数を異ならしめる
必要はないことから、クロックを共用するに当たって３
本のクロック端子ＲＣＫ，ＧＣＫ，ＢＣＫを容易に短絡
できることになる。
信号のＤ／Ａ変換の場合、Ｙ信号およびＣ信号のＤ／Ａ
変換の場合のように、クロックの周波数を異ならしめる
必要はないことから、クロックを共用するに当たって３
本のクロック端子ＲＣＫ，ＧＣＫ，ＢＣＫを容易に短絡
できることになる。
【００１６】また、複数本のクロック端子を隣り合わせ
て配置した場合において、必ずしも全てのクロック端子
を相互に短絡する必要はなく、必要に応じて各クロック
端子間を短絡する組み合わせを選定することにより、複
数個のＤ／Ａコンバータに対して任意の系統でのクロッ
ク入力の設定が可能となる。
て配置した場合において、必ずしも全てのクロック端子
を相互に短絡する必要はなく、必要に応じて各クロック
端子間を短絡する組み合わせを選定することにより、複
数個のＤ／Ａコンバータに対して任意の系統でのクロッ
ク入力の設定が可能となる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
複数個のＤ／Ａコンバータの各々に専用のクロック端子
を設けたことにより、各チャンネル毎にそれぞれ異なっ
た周波数のクロックの供給が可能となるので、各チャン
ネル毎に信号に最適な周波数でのＤ／Ａ変換ができ、よ
ってＩＣの消費電力を最小限に抑えることができること
になる。
複数個のＤ／Ａコンバータの各々に専用のクロック端子
を設けたことにより、各チャンネル毎にそれぞれ異なっ
た周波数のクロックの供給が可能となるので、各チャン
ネル毎に信号に最適な周波数でのＤ／Ａ変換ができ、よ
ってＩＣの消費電力を最小限に抑えることができること
になる。
【００１８】また、多チャンネルＤ／ＡコンバータＩＣ
のパッケージにおいて、複数個のＤ／Ａコンバータの各
クロック端子を隣り合わせて配置したことにより、各ク
ロック端子間相互の短絡を容易に行えるので、必要に応
じて各クロック端子間を短絡する組み合わせを選定する
ことにより、複数個のＤ／Ａコンバータに対して任意の
系統でのクロック入力の設定が可能となる。
のパッケージにおいて、複数個のＤ／Ａコンバータの各
クロック端子を隣り合わせて配置したことにより、各ク
ロック端子間相互の短絡を容易に行えるので、必要に応
じて各クロック端子間を短絡する組み合わせを選定する
ことにより、複数個のＤ／Ａコンバータに対して任意の
系統でのクロック入力の設定が可能となる。
【図１】本発明の一実施例を示すブロック図であり、２
チャンネルＤ／ＡコンバータＩＣに適用した例を示す。
チャンネルＤ／ＡコンバータＩＣに適用した例を示す。
【図２】本発明に係るＩＣパッケージの端子配列図であ
る。
る。
【図３】２チャンネルＤ／ＡコンバータＩＣの従来例を
示すブロック図である。
示すブロック図である。
１ａ，１ｂ Ｄ／Ａコンバータ ２ａ，２ｂ 信号入力端子 ３ａ，３ｂ 信号出力端子 ４ａ，４ｂ クロック端子
Claims (2)
- 【請求項１】 基板上に複数個のＤ／Ａコンバータを搭
載し、 前記複数個のＤ／Ａコンバータの各々に専用のクロック
端子を設けたことを特徴とする多チャンネルＤ／Ａコン
バータＩＣ。 - 【請求項２】 前記複数個のＤ／Ａコンバータの各クロ
ック端子を互いに隣り合わせて配置したことを特徴とす
る請求項１記載の多チャンネルＤ／ＡコンバータＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173792A JPH05191288A (ja) | 1992-01-10 | 1992-01-10 | 多チャンネルｄ／ａコンバータｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173792A JPH05191288A (ja) | 1992-01-10 | 1992-01-10 | 多チャンネルｄ／ａコンバータｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191288A true JPH05191288A (ja) | 1993-07-30 |
Family
ID=12063393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173792A Pending JPH05191288A (ja) | 1992-01-10 | 1992-01-10 | 多チャンネルｄ／ａコンバータｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191288A (ja) |
-
1992
- 1992-01-10 JP JP2173792A patent/JPH05191288A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6223947B2 (ja) | ||
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| EP0282569A1 (en) | APPARATUS FOR CORRECTING COLOR VIDEO SIGNALS. | |
| JPS59111492A (ja) | デジタル信号処理回路 | |
| JPH07236151A (ja) | デジタルビデオスイッチャ | |
| JPH05191288A (ja) | 多チャンネルｄ／ａコンバータｉｃ | |
| US4887160A (en) | Image-pickup device and system capable of outputting either combined (high band) or separate (low band) signals | |
| TW200516865A (en) | D/A converter applied in the multi-channel data driver circuit of display | |
| JPH0756543A (ja) | 液晶表示装置の駆動回路 | |
| US4507677A (en) | Method of improving the resolution of the semiconductor sensor type of television camera | |
| JP2621346B2 (ja) | 映像信号処理回路 | |
| JPH07193500A (ja) | ビデオデジタル／アナログ変換器 | |
| JPH02114721A (ja) | デジタル−アナログ変換器 | |
| US5055917A (en) | Output apparatus for image signals | |
| JPS60143023A (ja) | デイジタル信号処理装置 | |
| JPS63209392A (ja) | 映像処理装置 | |
| JPS6025389A (ja) | 撮像装置 | |
| JP3069024B2 (ja) | Ｒｇｂエンコーダ | |
| JPS6237874B2 (ja) | ||
| JPH09116927A (ja) | エンコーダ | |
| JPS5525207A (en) | Standard color display device | |
| JPS60153089A (ja) | デイジタル多色変換装置 | |
| JPH0561434A (ja) | インターフエイス回路 | |
| JPH01238937A (ja) | カラー画像処理装置 | |
| JPS6210995A (ja) | ス−パ−インポ−ズ装置 |