JPH05191266A - 論理信号回路 - Google Patents
論理信号回路Info
- Publication number
- JPH05191266A JPH05191266A JP4023182A JP2318292A JPH05191266A JP H05191266 A JPH05191266 A JP H05191266A JP 4023182 A JP4023182 A JP 4023182A JP 2318292 A JP2318292 A JP 2318292A JP H05191266 A JPH05191266 A JP H05191266A
- Authority
- JP
- Japan
- Prior art keywords
- logic signal
- power supply
- terminal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F9/00—Details other than those peculiar to special kinds or types of apparatus
- G07F9/06—Coin boxes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 Ｐチャンネル型ＭＩＳ電界効果トランジスタ
とｎチャンネル型ＭＩＳ電界効果トランジスタとを有す
るインバータ回路と、ゲート回路とを有する、論理信号
回路において、雑音マージンが大きく、少ない消費電力
しか伴わないようにする。 【構成】 第１の電源電圧Ｖ１を受け、第２の電源電圧
Ｖ２と等しいかまたはそれに近い第３の電源電圧Ｖ
３を、第３の電源端子Ｅ３に出力する分圧回路５を有
し、第３の電源端子Ｅ３がインバータ回路１の入力端子
Ａ１に接続されている。論理信号入力端子ＡＯに、入力
論理信号Ｓ１が高電圧で供給されるとき、インバータ回
路１の論理信号入力端子Ａ１に電源電圧Ｖ２と等しいか
またはそれに近い電源電圧Ｖ３が与えられるので、雑音
マージンが高い。入力信号Ｓ１が、電源電圧Ｖ２より高
くても、Ｐチャンネル型ＭＩＳ電界効果トランジスタＭ
１がオフしていて、貫通電流が流れることがない。
とｎチャンネル型ＭＩＳ電界効果トランジスタとを有す
るインバータ回路と、ゲート回路とを有する、論理信号
回路において、雑音マージンが大きく、少ない消費電力
しか伴わないようにする。 【構成】 第１の電源電圧Ｖ１を受け、第２の電源電圧
Ｖ２と等しいかまたはそれに近い第３の電源電圧Ｖ
３を、第３の電源端子Ｅ３に出力する分圧回路５を有
し、第３の電源端子Ｅ３がインバータ回路１の入力端子
Ａ１に接続されている。論理信号入力端子ＡＯに、入力
論理信号Ｓ１が高電圧で供給されるとき、インバータ回
路１の論理信号入力端子Ａ１に電源電圧Ｖ２と等しいか
またはそれに近い電源電圧Ｖ３が与えられるので、雑音
マージンが高い。入力信号Ｓ１が、電源電圧Ｖ２より高
くても、Ｐチャンネル型ＭＩＳ電界効果トランジスタＭ
１がオフしていて、貫通電流が流れることがない。
Description
【０００１】
【産業上の利用分野】本発明は、外部から供給される第
１の電源電圧よりも低い第２の電源電圧で動作する論理
信号回路に関する。
１の電源電圧よりも低い第２の電源電圧で動作する論理
信号回路に関する。
【０００２】
【従来の技術】従来、図４を伴って次に述べる論理信号
回路が提案されている。
回路が提案されている。
【０００３】すなわち、接地を基準として正極性の電源
電圧Ｖ1 が外部から供給される電源端子Ｅ１と、その電
源端子Ｅ１に供給される電源電圧Ｖ1 を受け、接地を基
準として電源電圧Ｖ1 よりも低い正極性の電源電圧Ｖ2
を電源端子Ｅ２に出力する電源電圧変換回路４とを有す
る。
電圧Ｖ1 が外部から供給される電源端子Ｅ１と、その電
源端子Ｅ１に供給される電源電圧Ｖ1 を受け、接地を基
準として電源電圧Ｖ1 よりも低い正極性の電源電圧Ｖ2
を電源端子Ｅ２に出力する電源電圧変換回路４とを有す
る。
【０００４】また、論理信号入力端子Ａ１と、論理信号
出力端子Ｂ１と、電源端子Ｅ２に接続している電源接続
端子Ｈ１と、接地に接続している電源接続端子Ｈ１′と
を有するインバ―タ回路１を有する。
出力端子Ｂ１と、電源端子Ｅ２に接続している電源接続
端子Ｈ１と、接地に接続している電源接続端子Ｈ１′と
を有するインバ―タ回路１を有する。
【０００５】この場合、インバ―タ回路１は、ソ―スを
電源接続端子Ｈ１に接続し、ドレインを論理信号出力端
子Ｂ１に接続し、ゲ―トを論理信号入力端子Ａ１に接続
しているｐチャンネル型ＭＩＳ電界効果トランジスタＭ
１と、ドレインをｐチャンネル型ＭＩＳ電界効果トラン
ジスタＭ１のドレイン及び論理信号出力端子Ｂ１に接続
し、ソ―スを電源接続端子Ｈ１′に接続し、ゲ―トを論
理信号入力端子Ａ１に接続しているｎチャンネル型ＭＩ
Ｓ電界効果トランジスタＭ２とを有する。
電源接続端子Ｈ１に接続し、ドレインを論理信号出力端
子Ｂ１に接続し、ゲ―トを論理信号入力端子Ａ１に接続
しているｐチャンネル型ＭＩＳ電界効果トランジスタＭ
１と、ドレインをｐチャンネル型ＭＩＳ電界効果トラン
ジスタＭ１のドレイン及び論理信号出力端子Ｂ１に接続
し、ソ―スを電源接続端子Ｈ１′に接続し、ゲ―トを論
理信号入力端子Ａ１に接続しているｎチャンネル型ＭＩ
Ｓ電界効果トランジスタＭ２とを有する。
【０００６】そして、上述したインバ―タ回路１の論理
信号入力端子Ａ１から、論理信号回路としての論理信号
入力端子Ａ０が導出され、また、インバ―タ回路１の論
理信号出力端子Ｂ１から、論理信号回路としての論理信
号出力端子ＢＯが導出されている。
信号入力端子Ａ１から、論理信号回路としての論理信号
入力端子Ａ０が導出され、また、インバ―タ回路１の論
理信号出力端子Ｂ１から、論理信号回路としての論理信
号出力端子ＢＯが導出されている。
【０００７】以上が、従来提案されている論理信号回路
の構成である。
の構成である。
【０００８】このような構成を有する従来の論理信号回
路によれば、論理信号入力端子ＡＯに、電源端子Ｅ２で
得られる電源電圧Ｖ2 と等しいまたはそれに近い値を有
する高電圧ＶH と接地電圧（ＯＶ）と等しいまたはそれ
に近い値を有する低電圧ＶL との２値をとる入力論理信
号Ｓ１が、低電圧ＶL で供給されれば、その低電圧ＶL
がインバ―タ回路１の論理信号入力端子Ａ１に与えられ
るので、インバ―タ回路１のｎチャンネル型ＭＩＳ電界
効果トランジスタＭ２はオンしないが、ｐチャンネル型
ＭＩＳ電界効果トランジスタＭ１がオンし、このため、
インバ―タ回路１の論理信号出力端子Ｂ１、従って論理
信号出力端子ＢＯに、出力論理信号Ｓ２が、電源端子Ｅ
２で得られている電源電圧Ｖ2 とほぼ等しい値を有する
高電圧ＶH で得られる。
路によれば、論理信号入力端子ＡＯに、電源端子Ｅ２で
得られる電源電圧Ｖ2 と等しいまたはそれに近い値を有
する高電圧ＶH と接地電圧（ＯＶ）と等しいまたはそれ
に近い値を有する低電圧ＶL との２値をとる入力論理信
号Ｓ１が、低電圧ＶL で供給されれば、その低電圧ＶL
がインバ―タ回路１の論理信号入力端子Ａ１に与えられ
るので、インバ―タ回路１のｎチャンネル型ＭＩＳ電界
効果トランジスタＭ２はオンしないが、ｐチャンネル型
ＭＩＳ電界効果トランジスタＭ１がオンし、このため、
インバ―タ回路１の論理信号出力端子Ｂ１、従って論理
信号出力端子ＢＯに、出力論理信号Ｓ２が、電源端子Ｅ
２で得られている電源電圧Ｖ2 とほぼ等しい値を有する
高電圧ＶH で得られる。
【０００９】また、論理信号入力端子ＡＯに、入力論理
信号Ｓ１が高電圧ＶH で供給されれば、インバ―タ回路
１のｐチャンネル型ＭＩＳ電界効果トランジスタＭ１は
オンしないが、ｎチャンネル型ＭＩＳ電界効果トランジ
スタＭ２がオンし、このため、論理信号出力端子Ｂ１、
従って、論理信号出力端子ＢＯに、出力論理信号Ｓ２
が、低電圧ＶL で得られる。
信号Ｓ１が高電圧ＶH で供給されれば、インバ―タ回路
１のｐチャンネル型ＭＩＳ電界効果トランジスタＭ１は
オンしないが、ｎチャンネル型ＭＩＳ電界効果トランジ
スタＭ２がオンし、このため、論理信号出力端子Ｂ１、
従って、論理信号出力端子ＢＯに、出力論理信号Ｓ２
が、低電圧ＶL で得られる。
【００１０】従って、図４に示す従来の論理信号回路に
よれば、論理信号入力端子ＡＯに、入力論理信号Ｓ１
が、高電圧ＶH で供給されるかまたは低電圧ＶL で供給
されるかに応じて、論理信号出力端子ＢＯに、出力論理
信号Ｓ２が、低電圧ＶL で得られるかまたは高電圧ＶH
で得られる、という機能を呈する。
よれば、論理信号入力端子ＡＯに、入力論理信号Ｓ１
が、高電圧ＶH で供給されるかまたは低電圧ＶL で供給
されるかに応じて、論理信号出力端子ＢＯに、出力論理
信号Ｓ２が、低電圧ＶL で得られるかまたは高電圧ＶH
で得られる、という機能を呈する。
【００１１】また、図４に示す従来の論理信号回路の場
合、インバ―タ回路１を、電源端子Ｅ１に供給される電
源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる電源電
圧Ｖ 2 で動作するようにさせているので、インバ―タ回
路１を構成しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１及びｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２が、微細に形成されて比較的低い耐圧しか有
しなくても、上述した機能を得ることができる。
合、インバ―タ回路１を、電源端子Ｅ１に供給される電
源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる電源電
圧Ｖ 2 で動作するようにさせているので、インバ―タ回
路１を構成しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１及びｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２が、微細に形成されて比較的低い耐圧しか有
しなくても、上述した機能を得ることができる。
【００１２】また、従来、図５を伴って次に述べる論理
信号回路も提案されている。
信号回路も提案されている。
【００１３】すなわち、図４で上述した従来の論理信号
回路において、インバ―タ回路１から論理信号回路とし
ての論理信号入力端子ＡＯが導出されているのに代え、
論理信号入力端子Ａ２と、インバ―タ回路１の論理信号
入力端子Ａ１に接続している論理信号出力端子Ｂ２と、
電源端子Ｅ２に接続している制御端子Ｃとを有するゲ―
ト回路２を有し、そして、そのゲ―ト回路２が、ソ―ス
を論理信号入力端子Ａ２に接続し、ドレインを論理信号
出力端子Ｂ２に接続し、ゲ―トを制御端子Ｃに接続して
いるｎチャンネル型ＭＩＳ電界効果トランジスタＭ３を
有し、また、このゲ―ト回路２の論理信号入力端子Ａ２
から論理信号回路としての論理信号入力端子ＡＯが導出
されている。
回路において、インバ―タ回路１から論理信号回路とし
ての論理信号入力端子ＡＯが導出されているのに代え、
論理信号入力端子Ａ２と、インバ―タ回路１の論理信号
入力端子Ａ１に接続している論理信号出力端子Ｂ２と、
電源端子Ｅ２に接続している制御端子Ｃとを有するゲ―
ト回路２を有し、そして、そのゲ―ト回路２が、ソ―ス
を論理信号入力端子Ａ２に接続し、ドレインを論理信号
出力端子Ｂ２に接続し、ゲ―トを制御端子Ｃに接続して
いるｎチャンネル型ＭＩＳ電界効果トランジスタＭ３を
有し、また、このゲ―ト回路２の論理信号入力端子Ａ２
から論理信号回路としての論理信号入力端子ＡＯが導出
されている。
【００１４】以上が、従来提案されている論理信号回路
の他の構成である。
の他の構成である。
【００１５】このような構成を有する図５に示す従来の
論理信号回路によれば、論理信号入力端子ＡＯに、図４
で上述した従来の論理信号回路について上述したと同様
の高電圧ＶH と低電圧ＶL との２値をとる入力論理信号
Ｓ１が、低電圧ＶL で供給されれば、ゲ―ト回路２のｎ
チャンネル型ＭＩＳ電界効果トランジスタＭ３がオンす
るので、ゲ―ト回路２の論理信号出力端子Ｂ２、従っ
て、インバ―タ回路１の論理信号入力端子Ａ１に、電圧
Ｖx が、低電圧ＶL と等しい値で得られ、よって、図４
で上述した従来の論理信号回路の場合と同様に、インバ
―タ回路１のｎチャンネル型ＭＩＳ電界効果トランジス
タＭ２はオンしないが、ｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１がオンし、このため、図４で上述した
従来の論理信号回路の場合と同様に、インバ―タ回路１
の論理信号出力端子Ｂ１、従って、論理信号出力端子Ｂ
Ｏに、出力論理信号Ｓ２が、高電圧ＶH で得られる。な
お、図６は、論理信号入力端子ＡＯに供給する入力論理
信号Ｓ１に対する、インバ―タ回路１の論理信号入力端
子Ａ１に得られる電圧Ｖx の関係を示す。
論理信号回路によれば、論理信号入力端子ＡＯに、図４
で上述した従来の論理信号回路について上述したと同様
の高電圧ＶH と低電圧ＶL との２値をとる入力論理信号
Ｓ１が、低電圧ＶL で供給されれば、ゲ―ト回路２のｎ
チャンネル型ＭＩＳ電界効果トランジスタＭ３がオンす
るので、ゲ―ト回路２の論理信号出力端子Ｂ２、従っ
て、インバ―タ回路１の論理信号入力端子Ａ１に、電圧
Ｖx が、低電圧ＶL と等しい値で得られ、よって、図４
で上述した従来の論理信号回路の場合と同様に、インバ
―タ回路１のｎチャンネル型ＭＩＳ電界効果トランジス
タＭ２はオンしないが、ｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１がオンし、このため、図４で上述した
従来の論理信号回路の場合と同様に、インバ―タ回路１
の論理信号出力端子Ｂ１、従って、論理信号出力端子Ｂ
Ｏに、出力論理信号Ｓ２が、高電圧ＶH で得られる。な
お、図６は、論理信号入力端子ＡＯに供給する入力論理
信号Ｓ１に対する、インバ―タ回路１の論理信号入力端
子Ａ１に得られる電圧Ｖx の関係を示す。
【００１６】また、論理信号入力端子ＡＯに、入力論理
信号Ｓ１が、高電圧ＶH で供給されれば、ゲ―ト回路２
の論理信号出力端子Ｂ２、従って、インバ―タ回路１の
論理信号入力端子Ａ１に、電圧Ｖx が、高電圧ＶH より
もゲ―ト回路２を構成しているｎチャンネル型ＭＩＳ電
界効果トランジスタＭ３の閾値電圧（０．７Ｖ）分しか
低くない値で得られるので、ｎチャンネル型ＭＩＳ電界
効果トランジスタＭ２がオンし、このため、論理信号出
力端子Ｂ１、従って、論理信号出力端子ＢＯに、出力論
理信号Ｓ２が、低電圧ＶL で得られる。
信号Ｓ１が、高電圧ＶH で供給されれば、ゲ―ト回路２
の論理信号出力端子Ｂ２、従って、インバ―タ回路１の
論理信号入力端子Ａ１に、電圧Ｖx が、高電圧ＶH より
もゲ―ト回路２を構成しているｎチャンネル型ＭＩＳ電
界効果トランジスタＭ３の閾値電圧（０．７Ｖ）分しか
低くない値で得られるので、ｎチャンネル型ＭＩＳ電界
効果トランジスタＭ２がオンし、このため、論理信号出
力端子Ｂ１、従って、論理信号出力端子ＢＯに、出力論
理信号Ｓ２が、低電圧ＶL で得られる。
【００１７】従って、図５に示す従来の論理信号回路の
場合も、図４で上述した従来の論理信号回路の場合と同
様に、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、
高電圧ＶH で供給されるかまたは低電圧ＶL で供給され
るかに応じて、論理信号出力端子ＢＯに、出力論理信号
Ｓ２が、低電圧ＶL で得られるかまたは高電圧ＶH で得
られる、という機能を呈する。
場合も、図４で上述した従来の論理信号回路の場合と同
様に、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、
高電圧ＶH で供給されるかまたは低電圧ＶL で供給され
るかに応じて、論理信号出力端子ＢＯに、出力論理信号
Ｓ２が、低電圧ＶL で得られるかまたは高電圧ＶH で得
られる、という機能を呈する。
【００１８】また、図５に示す従来の論理信号回路の場
合も、図４で前述した従来の論理信号回路の場合と同様
に、インバ―タ回路１を、電源端子Ｅ１に供給される電
源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる電源電
圧Ｖ2 で動作するようにさせているので、インバ―タ回
路１を構成しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１及びｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２が、微細に形成されて比較的低い耐圧しか有
しなくても、上述した機能を得ることができる。
合も、図４で前述した従来の論理信号回路の場合と同様
に、インバ―タ回路１を、電源端子Ｅ１に供給される電
源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる電源電
圧Ｖ2 で動作するようにさせているので、インバ―タ回
路１を構成しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１及びｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２が、微細に形成されて比較的低い耐圧しか有
しなくても、上述した機能を得ることができる。
【００１９】さらに、図５に示す従来の論理信号回路の
場合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、
電源電圧Ｖ2 よりも高い電圧で供給されても、その高い
電圧が、電源電圧Ｖ2 の２倍以下である限り、ゲ―ト回
路２のｎチャンネル型ＭＩＳ電界効果トランジスタＭ３
のゲ―ト・ソ―ス間には、電源電圧Ｖ2 以下の電圧しか
印加されないので、ｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ３がその耐圧のために損傷するということが
ない。また、インバ―タ回路１のｎチャンネル型ＭＩＳ
電界効果トランジスタＭ２のゲ―ト・ソ―ス間には、電
源電圧Ｖ2 よりもｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２の閾値電圧（０．７Ｖ）よりも低い電圧しか
印加されないので、ｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ２が損傷せず、従って、図４で上述した従来
の論理信号回路の、上述した欠点を有効に回避させるこ
とができる。
場合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、
電源電圧Ｖ2 よりも高い電圧で供給されても、その高い
電圧が、電源電圧Ｖ2 の２倍以下である限り、ゲ―ト回
路２のｎチャンネル型ＭＩＳ電界効果トランジスタＭ３
のゲ―ト・ソ―ス間には、電源電圧Ｖ2 以下の電圧しか
印加されないので、ｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ３がその耐圧のために損傷するということが
ない。また、インバ―タ回路１のｎチャンネル型ＭＩＳ
電界効果トランジスタＭ２のゲ―ト・ソ―ス間には、電
源電圧Ｖ2 よりもｎチャンネル型ＭＩＳ電界効果トラン
ジスタＭ２の閾値電圧（０．７Ｖ）よりも低い電圧しか
印加されないので、ｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ２が損傷せず、従って、図４で上述した従来
の論理信号回路の、上述した欠点を有効に回避させるこ
とができる。
【００２０】
【発明が解決しようとする課題】図４に示す従来の論理
信号回路の場合、論理信号入力端子ＡＯに、入力論理信
号Ｓ１が、接地を基準として、電源端子Ｅ２で得られる
電源電圧Ｖ2 よりも高い電圧（電源電圧Ｖ1 及びＶ
2 を、それぞれ５．５Ｖ及び３．３Ｖとするとき、最大
５．５Ｖ）で、高電圧ＶH として供給されれば、その高
い電圧とほぼ等しい電圧が、インバ―タ回路１のｎチャ
ンネル型ＭＩＳ電界効果トランジスタＭ２のゲ―ト・ソ
―ス間に印加されるので、その高い電圧が、ｎチャンネ
ル型ＭＩＳ電界効果トランジスタＭ２のゲ―ト・ソ―ス
間耐圧Ｖgs（電源電圧Ｖ2 よりも例えば１０％程度しか
高くない）よりも高ければ、そのｎチャンネル型ＭＩＳ
電界効果トランジスタＭ２が損傷する（なお、この場
合、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１の
ゲ―ト・ソ―ス間電圧は、ｐチャンネル型ＭＩＳ電界効
果トランジスタＭ１のゲ―ト・ソ―ス間耐圧よりも高く
ならないので、そのｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１は損傷しない。）、という欠点を有してい
た。
信号回路の場合、論理信号入力端子ＡＯに、入力論理信
号Ｓ１が、接地を基準として、電源端子Ｅ２で得られる
電源電圧Ｖ2 よりも高い電圧（電源電圧Ｖ1 及びＶ
2 を、それぞれ５．５Ｖ及び３．３Ｖとするとき、最大
５．５Ｖ）で、高電圧ＶH として供給されれば、その高
い電圧とほぼ等しい電圧が、インバ―タ回路１のｎチャ
ンネル型ＭＩＳ電界効果トランジスタＭ２のゲ―ト・ソ
―ス間に印加されるので、その高い電圧が、ｎチャンネ
ル型ＭＩＳ電界効果トランジスタＭ２のゲ―ト・ソ―ス
間耐圧Ｖgs（電源電圧Ｖ2 よりも例えば１０％程度しか
高くない）よりも高ければ、そのｎチャンネル型ＭＩＳ
電界効果トランジスタＭ２が損傷する（なお、この場
合、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１の
ゲ―ト・ソ―ス間電圧は、ｐチャンネル型ＭＩＳ電界効
果トランジスタＭ１のゲ―ト・ソ―ス間耐圧よりも高く
ならないので、そのｐチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ１は損傷しない。）、という欠点を有してい
た。
【００２１】また、図５に示す従来の論理信号回路の場
合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、高
電圧ＶH で供給されるとき、ゲ―ト回路２の論理信号出
力端子Ｂ２、従ってインバ―タ回路１の論理信号入力端
子Ａ１の電圧Ｖx が、電源電圧Ｖ2 よりもｎチャンネル
型ＭＩＳ電界効果トランジスタＭ２の閾値電圧分低いの
で、論理信号入力端子Ａ１に雑音が印加された場合、論
理信号出力端子Ｂ１、従って論理信号出力端子ＢＯに出
力される論理信号Ｓ２が、その雑音の影響を受けている
ものとして得られる。従って、図５に示す従来の論理信
号回路の場合、いわゆる雑音マ―ジンが、図４に示す従
来の論理信号回路の場合に比しｎチャンネル型ＭＩＳ電
界効果トランジスタＭ２の閾値電圧に応じた分、低いと
いう欠点を有していた。
合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、高
電圧ＶH で供給されるとき、ゲ―ト回路２の論理信号出
力端子Ｂ２、従ってインバ―タ回路１の論理信号入力端
子Ａ１の電圧Ｖx が、電源電圧Ｖ2 よりもｎチャンネル
型ＭＩＳ電界効果トランジスタＭ２の閾値電圧分低いの
で、論理信号入力端子Ａ１に雑音が印加された場合、論
理信号出力端子Ｂ１、従って論理信号出力端子ＢＯに出
力される論理信号Ｓ２が、その雑音の影響を受けている
ものとして得られる。従って、図５に示す従来の論理信
号回路の場合、いわゆる雑音マ―ジンが、図４に示す従
来の論理信号回路の場合に比しｎチャンネル型ＭＩＳ電
界効果トランジスタＭ２の閾値電圧に応じた分、低いと
いう欠点を有していた。
【００２２】また、図５に示す従来の論理信号回路の場
合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、高
電圧ＶH で供給されるとき、インバ―タ回路１のｐチャ
ンネル型ＭＩＳ電界効果トランジスタＭ１のゲ―トに、
電源電圧Ｖ2 よりもｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ３の閾値電圧分低い電圧が、印加されるの
で、インバ―タ回路１のｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１のゲ―ト・ソ―ス間に、絶対値がｎチ
ャンネル型ＭＩＳ電界効果トランジスタＭ３の閾値電圧
と等しい負極性の電圧が印加され、このため、入力論理
信号Ｓ１が高電圧ＶH をとるとき、インバ―タ回路１の
ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１がオン
に近い状態になっており、一方、このときｎチャンネル
型ＭＩＳ電界効果トランジスタＭ２はオンになってお
り、従って、電源端子Ｅ１から、ｐチャンネル型ＭＩＳ
電界効果トランジスタＭ１及びｎチャンネル型ＭＩＳ電
界効果トランジスタＭ２を通じて、電流が、いわゆる貫
通電流として流れる。よって、図５に示す従来の論理信
号回路の場合、比較的大きな電力消費を伴う、という欠
点を有していた。
合、論理信号入力端子ＡＯに、入力論理信号Ｓ１が、高
電圧ＶH で供給されるとき、インバ―タ回路１のｐチャ
ンネル型ＭＩＳ電界効果トランジスタＭ１のゲ―トに、
電源電圧Ｖ2 よりもｎチャンネル型ＭＩＳ電界効果トラ
ンジスタＭ３の閾値電圧分低い電圧が、印加されるの
で、インバ―タ回路１のｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１のゲ―ト・ソ―ス間に、絶対値がｎチ
ャンネル型ＭＩＳ電界効果トランジスタＭ３の閾値電圧
と等しい負極性の電圧が印加され、このため、入力論理
信号Ｓ１が高電圧ＶH をとるとき、インバ―タ回路１の
ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１がオン
に近い状態になっており、一方、このときｎチャンネル
型ＭＩＳ電界効果トランジスタＭ２はオンになってお
り、従って、電源端子Ｅ１から、ｐチャンネル型ＭＩＳ
電界効果トランジスタＭ１及びｎチャンネル型ＭＩＳ電
界効果トランジスタＭ２を通じて、電流が、いわゆる貫
通電流として流れる。よって、図５に示す従来の論理信
号回路の場合、比較的大きな電力消費を伴う、という欠
点を有していた。
【００２３】よって、本発明は、図４及び図５で上述し
た従来の論理信号回路の上述した欠点のない、新規な論
理信号回路を提案せんとするものである。
た従来の論理信号回路の上述した欠点のない、新規な論
理信号回路を提案せんとするものである。
【００２４】
【課題を解決するための手段】本発明による論理信号回
路は、図５で前述した従来の論理信号回路の場合と同様
に、（ｉ）接地を基準として正極性の第１の電源電圧が
外部から供給される第１の電源端子と、（ｉｉ）上記第
１の電源電圧を受け、接地を基準として上記第１の電源
電圧よりも低い正極性の第２の電源電圧を第２の電源端
子に出力する電源電圧変換回路と、（ｉｉｉ）第１の論
理信号入力端子と、第１の論理信号出力端子と、上記第
２の電源端子に接続している第１の電源接続端子と、接
地に接続している第２の電源接続端子とを有するインバ
―タ回路と、（ｉｖ）第２の論理信号入力端子と、上記
インバ―タ回路の第１の論理信号入力端子に接続してい
る第２の論理信号出力端子と、上記第２の電源端子に接
続している制御端子とを有するゲ―ト回路とを有し、そ
して、（ｖ）上記インバ―タ回路が、ソ―スを上記第１
の電源接続端子に接続し、ドレインを上記第１の論理信
号出力端子に接続し、ゲ―トを上記第１の論理信号入力
端子に接続しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタと、ドレインを上記ｐチャンネル型ＭＩＳ電界
効果トランジスタのドレイン及び上記第１の論理信号出
力端子に接続し、ソ―スを上記第２の電源接続端子に接
続し、ゲ―トを上記第１の論理信号入力端子に接続して
いるｎチャンネル型ＭＩＳ電界効果トランジスタとを有
し、また、（ｖｉ）上記ゲ―ト回路が、ソ―スを上記第
２の論理信号入力端子に接続し、ドレインを上記第２の
論理信号出力端子に接続し、ゲ―トを上記制御端子に接
続しているｎチャンネル型ＭＩＳ電界効果トランジスタ
を有し、さらに、（ｖｉｉ）上記ゲ―ト回路の第２の論
理信号入力端子から、論理信号入力端子が導出され、ま
た、（ｖｉｉｉ）上記インバ―タ回路の第１の論理信号
出力端子から、論理信号出力端子が導出されている。
路は、図５で前述した従来の論理信号回路の場合と同様
に、（ｉ）接地を基準として正極性の第１の電源電圧が
外部から供給される第１の電源端子と、（ｉｉ）上記第
１の電源電圧を受け、接地を基準として上記第１の電源
電圧よりも低い正極性の第２の電源電圧を第２の電源端
子に出力する電源電圧変換回路と、（ｉｉｉ）第１の論
理信号入力端子と、第１の論理信号出力端子と、上記第
２の電源端子に接続している第１の電源接続端子と、接
地に接続している第２の電源接続端子とを有するインバ
―タ回路と、（ｉｖ）第２の論理信号入力端子と、上記
インバ―タ回路の第１の論理信号入力端子に接続してい
る第２の論理信号出力端子と、上記第２の電源端子に接
続している制御端子とを有するゲ―ト回路とを有し、そ
して、（ｖ）上記インバ―タ回路が、ソ―スを上記第１
の電源接続端子に接続し、ドレインを上記第１の論理信
号出力端子に接続し、ゲ―トを上記第１の論理信号入力
端子に接続しているｐチャンネル型ＭＩＳ電界効果トラ
ンジスタと、ドレインを上記ｐチャンネル型ＭＩＳ電界
効果トランジスタのドレイン及び上記第１の論理信号出
力端子に接続し、ソ―スを上記第２の電源接続端子に接
続し、ゲ―トを上記第１の論理信号入力端子に接続して
いるｎチャンネル型ＭＩＳ電界効果トランジスタとを有
し、また、（ｖｉ）上記ゲ―ト回路が、ソ―スを上記第
２の論理信号入力端子に接続し、ドレインを上記第２の
論理信号出力端子に接続し、ゲ―トを上記制御端子に接
続しているｎチャンネル型ＭＩＳ電界効果トランジスタ
を有し、さらに、（ｖｉｉ）上記ゲ―ト回路の第２の論
理信号入力端子から、論理信号入力端子が導出され、ま
た、（ｖｉｉｉ）上記インバ―タ回路の第１の論理信号
出力端子から、論理信号出力端子が導出されている。
【００２５】しかしながら、本発明による論理信号回路
は、このような構成を有する論理信号回路において、
（ｉｘ）上記第１の電源電圧を受け、接地を基準として
上記第２の電源電圧と等しいまたはそれに近い第３の電
源電圧を第３の電源端子に出力する分圧回路を有し、そ
して、（ｘ）上記第３の電源端子が、上記インバ―タ回
路の第１の論理信号入力端子に接続されている。
は、このような構成を有する論理信号回路において、
（ｉｘ）上記第１の電源電圧を受け、接地を基準として
上記第２の電源電圧と等しいまたはそれに近い第３の電
源電圧を第３の電源端子に出力する分圧回路を有し、そ
して、（ｘ）上記第３の電源端子が、上記インバ―タ回
路の第１の論理信号入力端子に接続されている。
【００２６】
【作用・効果】本発明による論理信号回路によれば、実
施例で後述するところから明らかとなるので、詳細説明
は省略するが、図５で前述した従来の論理信号回路の場
合と同様の機能を呈し、そして、雑音マ―ジンが図５で
前述した従来の論理信号回路の場合に比し高く、また、
電力消費を図５で前述した従来の論理信号回路の場合に
比し格段的に削減させることができる。
施例で後述するところから明らかとなるので、詳細説明
は省略するが、図５で前述した従来の論理信号回路の場
合と同様の機能を呈し、そして、雑音マ―ジンが図５で
前述した従来の論理信号回路の場合に比し高く、また、
電力消費を図５で前述した従来の論理信号回路の場合に
比し格段的に削減させることができる。
【００２７】
【実施例１】次に、図１を伴って、本発明による論理信
号回路の第１の実施例を述べよう。
号回路の第１の実施例を述べよう。
【００２８】図１において、図５との対応部分には同一
符号を付し詳細説明を省略する。
符号を付し詳細説明を省略する。
【００２９】図１に示す本発明による論理信号回路は、
図５で前述した従来の論理信号回路において、電源端子
Ｅ１に外部から供給される電源電圧Ｖ3 を受け、接地を
基準として電源端子Ｅ２で得られる電源電圧Ｖ2 と等し
いまたはそれに近い電源電圧Ｖ3 を電源端子Ｅ３に出力
する分圧回路５を有し、そして、その電源端子Ｅ３が、
インバ―タ回路１の論理信号入力端子Ａ１に接続されて
いる構成を有する。
図５で前述した従来の論理信号回路において、電源端子
Ｅ１に外部から供給される電源電圧Ｖ3 を受け、接地を
基準として電源端子Ｅ２で得られる電源電圧Ｖ2 と等し
いまたはそれに近い電源電圧Ｖ3 を電源端子Ｅ３に出力
する分圧回路５を有し、そして、その電源端子Ｅ３が、
インバ―タ回路１の論理信号入力端子Ａ１に接続されて
いる構成を有する。
【００３０】この場合、分圧回路５は、複数のダイオ―
ド６と複数の抵抗７とが直列に接続され、その直列回路
の接続点から、電源端子Ｅ３を導出している構成とし得
る。
ド６と複数の抵抗７とが直列に接続され、その直列回路
の接続点から、電源端子Ｅ３を導出している構成とし得
る。
【００３１】また、この場合、実際上、電源電圧Ｖ
3 は、インバ―タ回路１のｎチャンネル型ＭＩＳ電界効
果トランジスタＭ２のゲ―ト・ソ―ス間耐圧以下にする
必要から、このゲ―ト・ソ―ス間耐圧を上限とし、ま
た、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１が
オフする条件を満たす必要から、Ｖ2 （３．３Ｖ）とｐ
チャンネル型ＭＩＳ電界効果トランジスタＭ１の閾値電
圧（−０．７Ｖ）との和（２．６Ｖ）を下限とする値を
有し、また、Ｖ3 は、０．１×Ｖ2 の上限設定マ―ジン
と、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１の
閾値電圧の絶対値の下限マ―ジンとを有するが、できる
だけＶ2 に近いのを可とし、Ｖ1 ＝５Ｖ、Ｖ2 ＝３．３
Ｖの場合、例えば、分圧回路５のダイオ―ド６を３個、
抵抗７を３個として、Ｖ1 を２／３に分圧し、Ｖ3 ＝
３．３３Ｖとする。
3 は、インバ―タ回路１のｎチャンネル型ＭＩＳ電界効
果トランジスタＭ２のゲ―ト・ソ―ス間耐圧以下にする
必要から、このゲ―ト・ソ―ス間耐圧を上限とし、ま
た、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１が
オフする条件を満たす必要から、Ｖ2 （３．３Ｖ）とｐ
チャンネル型ＭＩＳ電界効果トランジスタＭ１の閾値電
圧（−０．７Ｖ）との和（２．６Ｖ）を下限とする値を
有し、また、Ｖ3 は、０．１×Ｖ2 の上限設定マ―ジン
と、ｐチャンネル型ＭＩＳ電界効果トランジスタＭ１の
閾値電圧の絶対値の下限マ―ジンとを有するが、できる
だけＶ2 に近いのを可とし、Ｖ1 ＝５Ｖ、Ｖ2 ＝３．３
Ｖの場合、例えば、分圧回路５のダイオ―ド６を３個、
抵抗７を３個として、Ｖ1 を２／３に分圧し、Ｖ3 ＝
３．３３Ｖとする。
【００３２】以上が、本発明による論理信号回路の第１
の実施例の構成である。
の実施例の構成である。
【００３３】このような構成を有する本発明による論理
信号回路によれば、論理信号入力端子ＡＯに、図５で前
述した従来の論理信号回路について上述したと同様の高
電圧ＶH と低電圧ＶL との２値をとる入力論理信号Ｓ１
が、低電圧ＶL で供給されれば、図５で前述した従来の
論理信号回路の場合と同様に、ゲ―ト回路２のｎチャン
ネル型ＭＩＳ電界効果トランジスタＭ３がオンするの
で、ゲ―ト回路２の論理信号出力端子Ｂ２、従って、イ
ンバ―タ回路１の論理信号入力端子Ａ１に、電圧Ｖ
x が、低電圧ＶL と等しい値で得られ、よって、図５で
前述した従来の論理信号回路の場合と同様に、インバ―
タ回路１のｎチャンネル型ＭＩＳ電界効果トランジスタ
Ｍ２はオンしないが、ｐチャンネル型ＭＩＳ電界効果ト
ランジスタＭ１がオンし、このため、図５で前述した従
来の論理信号回路の場合と同様に、インバ―タ回路１の
論理信号出力端子Ｂ１、従って、論理信号出力端子ＢＯ
に、出力論理信号Ｓ２が、高電圧ＶH で得られる。
信号回路によれば、論理信号入力端子ＡＯに、図５で前
述した従来の論理信号回路について上述したと同様の高
電圧ＶH と低電圧ＶL との２値をとる入力論理信号Ｓ１
が、低電圧ＶL で供給されれば、図５で前述した従来の
論理信号回路の場合と同様に、ゲ―ト回路２のｎチャン
ネル型ＭＩＳ電界効果トランジスタＭ３がオンするの
で、ゲ―ト回路２の論理信号出力端子Ｂ２、従って、イ
ンバ―タ回路１の論理信号入力端子Ａ１に、電圧Ｖ
x が、低電圧ＶL と等しい値で得られ、よって、図５で
前述した従来の論理信号回路の場合と同様に、インバ―
タ回路１のｎチャンネル型ＭＩＳ電界効果トランジスタ
Ｍ２はオンしないが、ｐチャンネル型ＭＩＳ電界効果ト
ランジスタＭ１がオンし、このため、図５で前述した従
来の論理信号回路の場合と同様に、インバ―タ回路１の
論理信号出力端子Ｂ１、従って、論理信号出力端子ＢＯ
に、出力論理信号Ｓ２が、高電圧ＶH で得られる。
【００３４】また、論理信号入力端子ＡＯに、入力論理
信号Ｓ１が、高電圧ＶH で供給されれば、このとき、ゲ
―ト回路２の論理信号出力端子Ｂ２に、電源端子Ｅ３か
ら、電源端子Ｅ２で得られる電源電圧Ｖ2 と等しいかそ
れに近い電圧が印加されているので、ゲ―ト回路２のｎ
チャンネル型ＭＩＳ電界効果トランジスタＭ３がカット
オフの状態にある。このため、インバ―タ回路１の論理
信号入力端子Ａ１に、電圧Ｖx が、電源端子Ｅ３で得ら
れる電圧Ｖ3 と等しい値で得られるので、インバ―タ回
路１のｎチャンネル型ＭＩＳ電界効果トランジスタＭ２
がオンし、このため、論理信号出力端子Ｂ１、従って、
論理信号出力端子ＢＯに、出力論理信号Ｓ２が、低電圧
ＶL で得られる。
信号Ｓ１が、高電圧ＶH で供給されれば、このとき、ゲ
―ト回路２の論理信号出力端子Ｂ２に、電源端子Ｅ３か
ら、電源端子Ｅ２で得られる電源電圧Ｖ2 と等しいかそ
れに近い電圧が印加されているので、ゲ―ト回路２のｎ
チャンネル型ＭＩＳ電界効果トランジスタＭ３がカット
オフの状態にある。このため、インバ―タ回路１の論理
信号入力端子Ａ１に、電圧Ｖx が、電源端子Ｅ３で得ら
れる電圧Ｖ3 と等しい値で得られるので、インバ―タ回
路１のｎチャンネル型ＭＩＳ電界効果トランジスタＭ２
がオンし、このため、論理信号出力端子Ｂ１、従って、
論理信号出力端子ＢＯに、出力論理信号Ｓ２が、低電圧
ＶL で得られる。
【００３５】従って、図１に示す本発明による論理信号
回路の場合も、図５で前述した従来の論理信号回路の場
合と同様に、論理信号入力端子ＡＯに、入力論理信号Ｓ
１が、高電圧ＶH で供給されるかまたは低電圧ＶL で供
給されるかに応じて、論理信号出力端子ＢＯに、出力論
理信号Ｓ２が、低電圧ＶL で得られるかまたは高電圧Ｖ
H で得られる、という機能を呈する。
回路の場合も、図５で前述した従来の論理信号回路の場
合と同様に、論理信号入力端子ＡＯに、入力論理信号Ｓ
１が、高電圧ＶH で供給されるかまたは低電圧ＶL で供
給されるかに応じて、論理信号出力端子ＢＯに、出力論
理信号Ｓ２が、低電圧ＶL で得られるかまたは高電圧Ｖ
H で得られる、という機能を呈する。
【００３６】また、図１に示す本発明による論理信号回
路の場合も、図５で前述した従来の論理信号回路の場合
と同様に、インバ―タ回路１を、電源端子Ｅ１に供給さ
れる電源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる
電源電圧Ｖ2 で動作するようにさせているので、インバ
―タ回路１を構成しているｐチャンネル型ＭＩＳ電界効
果トランジスタＭ１及びｎチャンネル型ＭＩＳ電界効果
トランジスタＭ２が、微細に形成されて比較的低い耐圧
しか有しなくても、上述した機能を得ることができる。
路の場合も、図５で前述した従来の論理信号回路の場合
と同様に、インバ―タ回路１を、電源端子Ｅ１に供給さ
れる電源電圧Ｖ1 よりも低い、電源端子Ｅ２で得られる
電源電圧Ｖ2 で動作するようにさせているので、インバ
―タ回路１を構成しているｐチャンネル型ＭＩＳ電界効
果トランジスタＭ１及びｎチャンネル型ＭＩＳ電界効果
トランジスタＭ２が、微細に形成されて比較的低い耐圧
しか有しなくても、上述した機能を得ることができる。
【００３７】なお、図２は、論理信号入力端子ＡＯに供
給される入力論理信号Ｓ１の電圧に対する、インバ―タ
回路１の論理信号入力端子Ａ１の電圧Ｖx の関係を示し
ている。
給される入力論理信号Ｓ１の電圧に対する、インバ―タ
回路１の論理信号入力端子Ａ１の電圧Ｖx の関係を示し
ている。
【００３８】しかしながら、図１に示す本発明による論
理信号回路の場合、論理信号入力端子ＡＯに、入力論理
信号Ｓ１が高電圧ＶH で供給されるとき、インバ―タ回
路１の論理信号入力端子Ａ１に電源電圧Ｖ2 と等しいま
たはそれに近い電源電圧Ｖ3 が与えられるので、図５で
前述した従来の論理信号回路の場合に比し、雑音マ―ジ
ンが高い。
理信号回路の場合、論理信号入力端子ＡＯに、入力論理
信号Ｓ１が高電圧ＶH で供給されるとき、インバ―タ回
路１の論理信号入力端子Ａ１に電源電圧Ｖ2 と等しいま
たはそれに近い電源電圧Ｖ3 が与えられるので、図５で
前述した従来の論理信号回路の場合に比し、雑音マ―ジ
ンが高い。
【００３９】また、図１に示す本発明による論理信号回
路の場合、入力濾紙Ｓ１が、電源電圧Ｖ2 よりも高くて
も、インバ―タ回路１のｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１のゲ―ト・ソ―ス間には、（Ｖ3 −Ｖ
2 ）の電圧しか与えられないので、ｐチャンネル型ＭＩ
Ｓ電界効果トランジスタＭ１がオフしている。このた
め、電源端子Ｅ１から、ｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１及びｎチャンネル型ＭＩＳ電界効果ト
ランジスタＭ２を通じて、電流が、いわゆる貫通電流と
して流れることがなく、従って、図５で前述した従来の
論理信号回路の場合に比し格段的に少ない消費電力しか
伴わない。
路の場合、入力濾紙Ｓ１が、電源電圧Ｖ2 よりも高くて
も、インバ―タ回路１のｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１のゲ―ト・ソ―ス間には、（Ｖ3 −Ｖ
2 ）の電圧しか与えられないので、ｐチャンネル型ＭＩ
Ｓ電界効果トランジスタＭ１がオフしている。このた
め、電源端子Ｅ１から、ｐチャンネル型ＭＩＳ電界効果
トランジスタＭ１及びｎチャンネル型ＭＩＳ電界効果ト
ランジスタＭ２を通じて、電流が、いわゆる貫通電流と
して流れることがなく、従って、図５で前述した従来の
論理信号回路の場合に比し格段的に少ない消費電力しか
伴わない。
【００４０】
【実施例２】次に、図３を伴って本発明の第２の実施例
を述べよう。
を述べよう。
【００４１】図３において、図１との対応部分には同一
符号を付し、詳細説明を省略する。
符号を付し、詳細説明を省略する。
【００４２】図３に示す本発明による論理信号回路は、
図１に示す本発明による論理信号回路において、インバ
―タ回路１の論理信号出力端子ＢＯに導出されているの
に代え、インバ―タ回路１の論理信号出力端子Ｂ１に接
続して論理信号入力端子Ａ３と、ゲ―ト回路２の論理信
号出力端子Ｂ２に接続している論理信号入力端子Ａ３′
と、論理信号出力端子ＢＯを導出している論理信号出力
端子Ｂ３と、電源端子Ｅ２に接続している電源接続端子
Ｈ３と、接地に接続している電源接続端子Ｈ３′とを有
する他のインバ―タ回路３を有し、そして、そのインバ
―タ回路３が、コレクタを電源接続端子Ｈ３に接続し、
エミッタを論理信号出力端子Ｂ３に接続し、ベ―スを論
理信号入力端子Ａ３に接続しているｎｐｎ型バイポ―ラ
トランジスタＱと、ドレインをｎｐｎ型バイポ―ラトラ
ンジスタＱのエミッタ及び論理信号出力端子Ｂ３に接続
し、ソ―スを電源接続端子Ｈ３′に接続し、ゲ―トを論
理信号入力端子Ａ３′に接続しているｎチャンネル型Ｍ
ＩＳ電界効果トランジスタＭ４とを有する。
図１に示す本発明による論理信号回路において、インバ
―タ回路１の論理信号出力端子ＢＯに導出されているの
に代え、インバ―タ回路１の論理信号出力端子Ｂ１に接
続して論理信号入力端子Ａ３と、ゲ―ト回路２の論理信
号出力端子Ｂ２に接続している論理信号入力端子Ａ３′
と、論理信号出力端子ＢＯを導出している論理信号出力
端子Ｂ３と、電源端子Ｅ２に接続している電源接続端子
Ｈ３と、接地に接続している電源接続端子Ｈ３′とを有
する他のインバ―タ回路３を有し、そして、そのインバ
―タ回路３が、コレクタを電源接続端子Ｈ３に接続し、
エミッタを論理信号出力端子Ｂ３に接続し、ベ―スを論
理信号入力端子Ａ３に接続しているｎｐｎ型バイポ―ラ
トランジスタＱと、ドレインをｎｐｎ型バイポ―ラトラ
ンジスタＱのエミッタ及び論理信号出力端子Ｂ３に接続
し、ソ―スを電源接続端子Ｈ３′に接続し、ゲ―トを論
理信号入力端子Ａ３′に接続しているｎチャンネル型Ｍ
ＩＳ電界効果トランジスタＭ４とを有する。
【００４３】以上が、本発明による論理信号回路の第２
の実施例の構成である。
の実施例の構成である。
【００４４】このような構成を有する本発明による論理
信号回路によれば、詳細説明は省略するが、インバ―タ
回路３とともに、図１に示す本発明による論理信号回路
の場合と同様の作用効果が得られることは明らかであ
る。
信号回路によれば、詳細説明は省略するが、インバ―タ
回路３とともに、図１に示す本発明による論理信号回路
の場合と同様の作用効果が得られることは明らかであ
る。
【図１】本発明による論理信号回路の第１の実施例を示
す、接続図である。
す、接続図である。
【図２】図１に示す本発明による論理信号回路の動作の
説明に供する、入力論理信号の電圧に対する出力論理信
号の電圧の関係を示す図である。
説明に供する、入力論理信号の電圧に対する出力論理信
号の電圧の関係を示す図である。
【図３】本発明による論理信号回路の第２の実施例を示
す接続図である。
す接続図である。
【図４】従来の論理信号回路を示す接続図である。
【図５】従来の他の論理信号回路を示す接続図である。
【図６】図５に示す従来の論理信号回路の動作の説明に
供する、入力論理信号の電圧に対する出力論理信号の電
圧の関係を示す図である。
供する、入力論理信号の電圧に対する出力論理信号の電
圧の関係を示す図である。
１ インバ―タ回路 ２ ゲ―ト回路 ３ インバ―タ回路 ４ 電源電圧変換回路 ５ 分圧回路 ６ ダイオ―ド ７ 抵抗 ＡＯ、Ａ１、Ａ２、Ａ３ 論理信号入力端子 Ａ３′ 論理信号入力端子 ＢＯ、Ｂ１、Ｂ２、Ｂ３ 論理信号出力端子 Ｃ 制御端子 Ｅ１、Ｅ２、Ｅ３ 電源端子 Ｈ１、Ｈ３、 電源接続端子 Ｈ１′、Ｈ３′ 電源接続端子 Ｍ１ ｐチャンネル型ＭＩＳ電界効
果トランジスタ Ｍ２、Ｍ３、Ｍ４ ｎチャンネル型ＭＩＳ電界効
果トランジスタ Ｓ１ 入力論理信号 Ｓ２ 出力論理信号 Ｑ ｎｐｎ型バイポ―ラトランジ
スタ
果トランジスタ Ｍ２、Ｍ３、Ｍ４ ｎチャンネル型ＭＩＳ電界効
果トランジスタ Ｓ１ 入力論理信号 Ｓ２ 出力論理信号 Ｑ ｎｐｎ型バイポ―ラトランジ
スタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/003 Ｃ 8941−5Ｊ (72)発明者 家田 信明 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 接地を基準として正極性の第１の電源電
圧が外部から供給される第１の電源端子と、 上記第１の電源電圧を受け、接地を基準として上記第１
の電源電圧よりも低い正極性の第２の電源電圧を第２の
電源端子に出力する電源電圧変換回路と、 第１の論理信号入力端子と、第１の論理信号出力端子
と、上記第２の電源端子に接続している第１の電源接続
端子と、接地に接続している第２の電源接続端子とを有
するインバ―タ回路と、 第２の論理信号入力端子と、上記インバ―タ回路の第１
の論理信号入力端子に接続している第２の論理信号出力
端子と、上記第２の電源端子に接続している制御端子と
を有するゲ―ト回路とを有し、 上記インバ―タ回路が、ソ―スを上記第１の電源接続端
子に接続し、ドレインを上記第１の論理信号出力端子に
接続し、ゲ―トを上記第１の論理信号入力端子に接続し
ているｐチャンネル型ＭＩＳ電界効果トランジスタと、
ドレインを上記ｐチャンネル型ＭＩＳ電界効果トランジ
スタのドレイン及び上記第１の論理信号出力端子に接続
し、ソ―スを上記第２の電源接続端子に接続し、ゲ―ト
を上記第１の論理信号入力端子に接続しているｎチャン
ネル型ＭＩＳ電界効果トランジスタとを有し、 上記ゲ―ト回路が、ソ―スを上記第２の論理信号入力端
子に接続し、ドレインを上記第２の論理信号出力端子に
接続し、ゲ―トを上記制御端子に接続しているｎチャン
ネル型ＭＩＳ電界効果トランジスタを有し、 上記ゲ―ト回路の第２の論理信号入力端子から、論理信
号入力端子が導出され、 上記インバ―タ回路の第１の論理信号出力端子から、論
理信号出力端子が導出されている論理信号回路におい
て、 上記第１の電源電圧を受け、接地を基準として上記第２
の電源電圧と等しいまたはそれに近い第３の電源電圧を
第３の電源端子に出力する分圧回路を有し、 上記第３の電源端子が、上記インバ―タ回路の第１の論
理信号入力端子に接続されていることを特徴とする論理
信号回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023182A JP2894578B2 (ja) | 1992-01-13 | 1992-01-13 | 論理信号回路 |
| EP19930301925 EP0561579B1 (en) | 1992-01-13 | 1993-03-15 | Coin box structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023182A JP2894578B2 (ja) | 1992-01-13 | 1992-01-13 | 論理信号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191266A true JPH05191266A (ja) | 1993-07-30 |
| JP2894578B2 JP2894578B2 (ja) | 1999-05-24 |
Family
ID=12103508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023182A Expired - Fee Related JP2894578B2 (ja) | 1992-01-13 | 1992-01-13 | 論理信号回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0561579B1 (ja) |
| JP (1) | JP2894578B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538475A (ja) * | 2004-05-19 | 2007-12-27 | インターナショナル レクティファイアー コーポレイション | 高く、かつ広い作動電圧レンジのためのバイアス回路を備えるゲートドライバー出力ステージ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5385225A (en) * | 1994-02-10 | 1995-01-31 | Chen; Chung-Ho | Apparatus for preventing a coin drop mechanism and a coin box from burglary |
| US5873446A (en) * | 1996-11-29 | 1999-02-23 | Paokai Electronic Enterprise Co., Ltd. | Coin box assembly |
| US6062560A (en) * | 1997-12-22 | 2000-05-16 | Vsm Marketing, Inc. | Game apparatus and related methods |
| FR2817377B1 (fr) * | 2000-11-30 | 2003-01-24 | Schlumberger Systems & Service | Appareil securise a pieces de monnaie |
| DE102006055085A1 (de) * | 2006-11-21 | 2008-05-29 | Siemens Ag | Kassensystem für einen Verkaufsautomaten |
| DE102007058658A1 (de) | 2007-12-06 | 2009-06-10 | Giesecke & Devrient Gmbh | Behälter zur Aufnahme von Münzen und/oder Wertdokumenten |
| CN106652185B (zh) * | 2016-11-11 | 2022-09-02 | 上海华铭智能终端设备股份有限公司 | 一种硬币回收钱箱 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1442132A (en) * | 1920-12-03 | 1923-01-16 | Arthur Rogers Jenkins | Slot lock for coin-collecting boxes |
| FR1177563A (fr) * | 1956-06-27 | 1959-04-27 | Ass Automation Ltd | Appareil perfectionné pour la collecte des pièces de monnaie |
| US3083896A (en) * | 1961-05-01 | 1963-04-02 | Rhodes Inc M H | Locking device |
| CH643962A5 (en) * | 1980-01-31 | 1984-06-29 | Sodeco Compteurs De Geneve | Coin cassette with a coin-entry orifice closable by a closing body and with a control member for actuating the latter |
| CH661091A5 (de) * | 1982-11-22 | 1987-06-30 | Sodeco Compteurs De Geneve | Verschlussmechanismus an einer mit einem deckel versehene kassette. |
-
1992
- 1992-01-13 JP JP4023182A patent/JP2894578B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-15 EP EP19930301925 patent/EP0561579B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007538475A (ja) * | 2004-05-19 | 2007-12-27 | インターナショナル レクティファイアー コーポレイション | 高く、かつ広い作動電圧レンジのためのバイアス回路を備えるゲートドライバー出力ステージ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0561579B1 (en) | 1999-06-09 |
| EP0561579A3 (en) | 1996-12-27 |
| JP2894578B2 (ja) | 1999-05-24 |
| EP0561579A2 (en) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939393A (en) | ECL to TTL/CMOS translator using a single power supply | |
| JPS6157118A (ja) | レベル変換回路 | |
| JPH01288010A (ja) | ドライバ回路 | |
| JPH05191266A (ja) | 論理信号回路 | |
| US4716310A (en) | Logical biMOS gate circuit having low power dissipation | |
| US4612458A (en) | Merged PMOS/bipolar logic circuits | |
| WO1999003206A1 (en) | Output stage with slewing control means | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| US6340911B1 (en) | Level conversion circuit having differential circuit employing MOSFET | |
| US4977339A (en) | Semiconductor integrated circuit having a MOS transistor with a threshold level to enable a level conversion | |
| WO1993017499A1 (en) | Bi-cmos output circuit | |
| US5329185A (en) | CMOS logic circuitry providing improved operating speed | |
| US5162677A (en) | ECL to CMOS level conversion circuit | |
| KR920004343B1 (ko) | 인터페이스 회로 | |
| US5162673A (en) | Bi-CMOS logic circuit | |
| JP2544826B2 (ja) | 半導体集積回路 | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| IE911333A1 (en) | Switching stage | |
| JPH06196996A (ja) | 出力バッファ回路 | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| JP3018681B2 (ja) | Ｄ／ａ変換装置 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2882193B2 (ja) | 信号制御回路 | |
| EP0651510B1 (en) | Input/output stage adapted to operate with low and high voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |