JPH05191073A - 高周波回路ユニット - Google Patents
高周波回路ユニットInfo
- Publication number
- JPH05191073A JPH05191073A JP281092A JP281092A JPH05191073A JP H05191073 A JPH05191073 A JP H05191073A JP 281092 A JP281092 A JP 281092A JP 281092 A JP281092 A JP 281092A JP H05191073 A JPH05191073 A JP H05191073A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- board
- high frequency
- circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】高周波回路ユニットにおいて、低コスト化、小
型化を図ることを目的とする。 【構成】少なくとも一層の回路パターン及び低周波絶縁
層からなる低周波基板部と、ストリップパターン及び高
周波絶縁層からなる高周波基板部とを接地導体層２５ｅ
を介して一体的に形成した多層プリント配線板２５の低
周波基板部に低周波回路部品２６を、高周波基板部に高
周波回路部品２９，３０を実装し、接地導体層２５ｅに
接続した金属ケース２１，２２，２３，２４により、該
高周波基板部を低周波基板部から電磁的に遮蔽してい
る。
型化を図ることを目的とする。 【構成】少なくとも一層の回路パターン及び低周波絶縁
層からなる低周波基板部と、ストリップパターン及び高
周波絶縁層からなる高周波基板部とを接地導体層２５ｅ
を介して一体的に形成した多層プリント配線板２５の低
周波基板部に低周波回路部品２６を、高周波基板部に高
周波回路部品２９，３０を実装し、接地導体層２５ｅに
接続した金属ケース２１，２２，２３，２４により、該
高周波基板部を低周波基板部から電磁的に遮蔽してい
る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波、ミリ波等
の高周波帯の多重無線装置、衛星通信装置、移動無線装
置等に用いられる高周波回路ユニットに関する。
の高周波帯の多重無線装置、衛星通信装置、移動無線装
置等に用いられる高周波回路ユニットに関する。
【０００２】近年、急速に発展したＩＣ製造技術や印刷
配線板のパターン成形技術を応用することにより、マイ
クロ波、ミリ波帯の高周波回路においても、誘電体基板
上にストリップパターンを形成し、半導体部品を実装し
てなるＭＩＣ（マイクロ波、ミリ波混成集積回路）や半
導体基板上に各種回路素子を一体形成してなるＭＭＩＣ
（マイクロ波、ミリ波モノリシック集積回路）等の高周
波回路部品が使用されるようになってきた。
配線板のパターン成形技術を応用することにより、マイ
クロ波、ミリ波帯の高周波回路においても、誘電体基板
上にストリップパターンを形成し、半導体部品を実装し
てなるＭＩＣ（マイクロ波、ミリ波混成集積回路）や半
導体基板上に各種回路素子を一体形成してなるＭＭＩＣ
（マイクロ波、ミリ波モノリシック集積回路）等の高周
波回路部品が使用されるようになってきた。
【０００３】高周波回路部品は一般に金属からなるベー
ス基板上に配置され、低周波回路部品からなる電源回路
や制御回路等が構成されたプリント配線板とともに、筐
体にに収容され、高周波回路ユニットとされる。
ス基板上に配置され、低周波回路部品からなる電源回路
や制御回路等が構成されたプリント配線板とともに、筐
体にに収容され、高周波回路ユニットとされる。
【０００４】この種の高周波回路ユニットにおいては、
高周波回路部品から種々の電磁波が放射されるので、電
源回路や制御回路等に影響を与えないよう、或いは他の
高周波回路ユニット間で相互に影響し合わないように、
電磁的に遮蔽する構造が採用される。
高周波回路部品から種々の電磁波が放射されるので、電
源回路や制御回路等に影響を与えないよう、或いは他の
高周波回路ユニット間で相互に影響し合わないように、
電磁的に遮蔽する構造が採用される。
【０００５】
【従来の技術】図７は従来の高周波回路ユニットの構成
を示す側断面図、図８は同じく一部を省略した平面図で
ある。
を示す側断面図、図８は同じく一部を省略した平面図で
ある。
【０００６】同図において、１は金属ブロックを切削加
工してなる筐体本体であり、筐体本体１には二つの収納
部２，３が横並びに形成されている。収納部２には、マ
イクロストリップ線路４が形成された誘電体等の基板５
上に抵抗やコンデンサ等の部品６等が実装されてなるＭ
ＩＣ８や能動素子部品７等の高周波回路部品が、筐体本
体１上に直接導電性接着剤或いはねじにより固定されて
いる。
工してなる筐体本体であり、筐体本体１には二つの収納
部２，３が横並びに形成されている。収納部２には、マ
イクロストリップ線路４が形成された誘電体等の基板５
上に抵抗やコンデンサ等の部品６等が実装されてなるＭ
ＩＣ８や能動素子部品７等の高周波回路部品が、筐体本
体１上に直接導電性接着剤或いはねじにより固定されて
いる。
【０００７】収納部３には電源回路、制御回路、コンバ
ータ等に接続するためのＩＦ回路等が構成されたプリン
ト配線板９がねじ１０により固定されている。ＭＩＣ８
とプリント配線板９とは、筐体本体１の収納部２と収納
部３間の隔壁１１に形成された切欠部１２を通過するよ
うに接続線１３を配置することにより接続されている。
ータ等に接続するためのＩＦ回路等が構成されたプリン
ト配線板９がねじ１０により固定されている。ＭＩＣ８
とプリント配線板９とは、筐体本体１の収納部２と収納
部３間の隔壁１１に形成された切欠部１２を通過するよ
うに接続線１３を配置することにより接続されている。
【０００８】筐体本体１の側壁には、マイクロ波等入出
力用のコネクタ１４及び端子１５が配置されている。筐
体本体１の上面には蓋体１６がねじ等で固定されること
により、両収納部２，３が電磁的に遮蔽される。
力用のコネクタ１４及び端子１５が配置されている。筐
体本体１の上面には蓋体１６がねじ等で固定されること
により、両収納部２，３が電磁的に遮蔽される。
【０００９】図９は他の従来の高周波回路ユニットの構
成を示す側断面図、図１０は同じく一部を省略した平面
図である。図７及び図８と実質的に同一の構成部分につ
いては同一の番号を付し、異なる部分のみについて説明
する。
成を示す側断面図、図１０は同じく一部を省略した平面
図である。図７及び図８と実質的に同一の構成部分につ
いては同一の番号を付し、異なる部分のみについて説明
する。
【００１０】図７及び図８と比較して、筐体本体１７の
構成が異なるものである。即ち、金属ブロックを切削加
工してなる筐体本体１７は、隔壁１８を挟んで収納部１
９，２０が縦並びに配置されて構成されている。収納部
１９と収納部２０はそれぞれ蓋体２１と蓋体２２により
電磁的に閉塞されるようになっている。
構成が異なるものである。即ち、金属ブロックを切削加
工してなる筐体本体１７は、隔壁１８を挟んで収納部１
９，２０が縦並びに配置されて構成されている。収納部
１９と収納部２０はそれぞれ蓋体２１と蓋体２２により
電磁的に閉塞されるようになっている。
【００１１】収納部１９に収納されたＭＩＣ８と収納部
２０に収納されたプリント配線板９とは、隔壁１８を貫
通する形で配置された貫通コンデンサからなる端子２３
を介して接続されている。
２０に収納されたプリント配線板９とは、隔壁１８を貫
通する形で配置された貫通コンデンサからなる端子２３
を介して接続されている。
【００１２】
【発明が解決しようとする課題】しかし、従来技術によ
ると、切削加工により筐体に二つの収納部をそれぞれ形
成する必要があるので、加工が煩雑でありコストが高い
とともに、その構成上小型化に限界があるという問題が
あった。
ると、切削加工により筐体に二つの収納部をそれぞれ形
成する必要があるので、加工が煩雑でありコストが高い
とともに、その構成上小型化に限界があるという問題が
あった。
【００１３】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、低コスト化、小型
化を図ることである。
のであり、その目的とするところは、低コスト化、小型
化を図ることである。
【００１４】
【課題を解決するための手段】上述した目的を達成する
ため、以下のように構成する。即ち、少なくとも一層の
回路パターン及び低周波絶縁層からなる低周波基板部
と、ストリップパターン及び高周波絶縁層からなる高周
波基板部とを接地導体を介して一体的に形成した多層プ
リント配線板の該低周波基板部に低周波回路部品を、該
高周波基板部に高周波回路部品を実装し、該接地導体に
接続した金属ケースにより、該高周波基板部を低周波基
板部から電磁的に遮蔽して構成する。
ため、以下のように構成する。即ち、少なくとも一層の
回路パターン及び低周波絶縁層からなる低周波基板部
と、ストリップパターン及び高周波絶縁層からなる高周
波基板部とを接地導体を介して一体的に形成した多層プ
リント配線板の該低周波基板部に低周波回路部品を、該
高周波基板部に高周波回路部品を実装し、該接地導体に
接続した金属ケースにより、該高周波基板部を低周波基
板部から電磁的に遮蔽して構成する。
【００１５】
【作用】本発明によると、低周波基板部と高周波基板部
を接地導体層を介して一体的に形成することにより多層
プリント配線板を構成しており、接地導体層は高周波回
路のベース基板として、或いは高周波基板部と低周波基
板部との間の遮蔽部材として作用するから、これらを収
納すべき筐体に従来のような隔壁を設ける必要がなくな
り、筐体の構成が簡略化されて筐体の加工が容易化さ
れ、コスト低減を図れるとともに、隔壁の分だけ小型化
されることになる。尚、筐体はその一部を板金により構
成すると、コスト的に有利である。
を接地導体層を介して一体的に形成することにより多層
プリント配線板を構成しており、接地導体層は高周波回
路のベース基板として、或いは高周波基板部と低周波基
板部との間の遮蔽部材として作用するから、これらを収
納すべき筐体に従来のような隔壁を設ける必要がなくな
り、筐体の構成が簡略化されて筐体の加工が容易化さ
れ、コスト低減を図れるとともに、隔壁の分だけ小型化
されることになる。尚、筐体はその一部を板金により構
成すると、コスト的に有利である。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明の実施例の構成を示す一部破断側面
図、図２は同じく一部を省略した平面図、図３は同じく
要部側面図、図４は同じく要部平面図である。
する。図１は本発明の実施例の構成を示す一部破断側面
図、図２は同じく一部を省略した平面図、図３は同じく
要部側面図、図４は同じく要部平面図である。
【００１７】この高周波回路ユニットの筐体は、金属ブ
ロックを略Ｌ字状に切削加工してなるＬ型ブロック２
１、略コの字状に形成された板金からなる枠体２２、及
び板金からなる上下蓋体２３，２４から構成されてい
る。
ロックを略Ｌ字状に切削加工してなるＬ型ブロック２
１、略コの字状に形成された板金からなる枠体２２、及
び板金からなる上下蓋体２３，２４から構成されてい
る。
【００１８】２５は多層プリント配線板であり、このプ
リント配線板２５は、図３に最もよく示されているよう
に、回路パターン２５ａ、エポキシ等からなる絶縁層２
５ｂ、回路パターン２５ｃ、エポキシ等からなる絶縁層
２５ｄ、アースパターン（接地導体層）２５ｅ、誘電体
等からなる絶縁層２５ｆ、及びストリップパターン２５
ｇをこの順に積層・配置した状態で一体的に形成されて
構成されている。
リント配線板２５は、図３に最もよく示されているよう
に、回路パターン２５ａ、エポキシ等からなる絶縁層２
５ｂ、回路パターン２５ｃ、エポキシ等からなる絶縁層
２５ｄ、アースパターン（接地導体層）２５ｅ、誘電体
等からなる絶縁層２５ｆ、及びストリップパターン２５
ｇをこの順に積層・配置した状態で一体的に形成されて
構成されている。
【００１９】回路パターン２５ａ上には低周波回路部品
２６等が半田付け等により実装されて、電源回路、制御
回路、ＩＦ回路等の低周波回路が構成されている。スト
リップパターン２５ｇは、図４に最もよく示されている
ように、マイクロストリップ線路２７、接続パターン２
８等から構成され、高周波能動素子２９や抵抗、コンデ
ンサ等の部品３０が半田付け等により実装されて高周波
回路が構成されている。接続パターン２８はプリント配
線板２５の周縁部近傍及びその他必要な部分に形成され
ており、アースパターン２５ｅと複数のビアホール３１
を介して導通接続されている。
２６等が半田付け等により実装されて、電源回路、制御
回路、ＩＦ回路等の低周波回路が構成されている。スト
リップパターン２５ｇは、図４に最もよく示されている
ように、マイクロストリップ線路２７、接続パターン２
８等から構成され、高周波能動素子２９や抵抗、コンデ
ンサ等の部品３０が半田付け等により実装されて高周波
回路が構成されている。接続パターン２８はプリント配
線板２５の周縁部近傍及びその他必要な部分に形成され
ており、アースパターン２５ｅと複数のビアホール３１
を介して導通接続されている。
【００２０】尚、図示は省略しているが、回路パターン
２５ａと２５ｃは適宜に形成されたビアホールにより接
続され、ストリップパターン２５ｇと回路パターン２５
ａ又は２５ｃとは適宜に形成された貫通コンデンサによ
り接続されている。
２５ａと２５ｃは適宜に形成されたビアホールにより接
続され、ストリップパターン２５ｇと回路パターン２５
ａ又は２５ｃとは適宜に形成された貫通コンデンサによ
り接続されている。
【００２１】プリント配線板２５は、Ｌ型ブロック２１
にねじ３２により固定されるとともに、接続パターン２
８の周縁部分が半田３３により所定の間隔で枠体２２に
接続された後、上下蓋体２３，２４をねじ等でＬ型ブロ
ック２１及び枠体２２に固定することにより、上下の開
口部分が閉塞され、内部が電磁的に遮蔽される。
にねじ３２により固定されるとともに、接続パターン２
８の周縁部分が半田３３により所定の間隔で枠体２２に
接続された後、上下蓋体２３，２４をねじ等でＬ型ブロ
ック２１及び枠体２２に固定することにより、上下の開
口部分が閉塞され、内部が電磁的に遮蔽される。
【００２２】尚、Ｌ型ブロック２１にはマイクロ波等入
出力用の複数のコネクタ３４が配置されており、枠体２
２には複数の端子３５が配置されている。プリント配線
板２５の接続パターン２８と枠体２２との半田３３によ
る接続間隔は、適用される高周波の遮蔽すべき波長の１
／４以下の間隔で行うのが望ましく、可能ならば全周に
わたって隙間なく半田付けするのがよい。
出力用の複数のコネクタ３４が配置されており、枠体２
２には複数の端子３５が配置されている。プリント配線
板２５の接続パターン２８と枠体２２との半田３３によ
る接続間隔は、適用される高周波の遮蔽すべき波長の１
／４以下の間隔で行うのが望ましく、可能ならば全周に
わたって隙間なく半田付けするのがよい。
【００２３】また、プリント配線板２５のアースパター
ン（接地導体層）２５ｅの厚さは以下のように設定す
る。即ち、高周波回路のアースパターン表面を流れる高
周波電流密度の厚み方向の減衰率は、指数関数的に減少
するが、その電流密度が１／ｅ（ｅ＝２．７１８…）と
なる表面深さ（Skin Depth）δは、比抵抗ρ［Ωｍ］、
透磁率μ＝μr μ0 （μ0 は４π×１０-7［Ｈ／ｍ］、
μr は比透磁率）、周波数ｆ［ＨZ ］とした場合に、
ン（接地導体層）２５ｅの厚さは以下のように設定す
る。即ち、高周波回路のアースパターン表面を流れる高
周波電流密度の厚み方向の減衰率は、指数関数的に減少
するが、その電流密度が１／ｅ（ｅ＝２．７１８…）と
なる表面深さ（Skin Depth）δは、比抵抗ρ［Ωｍ］、
透磁率μ＝μr μ0 （μ0 は４π×１０-7［Ｈ／ｍ］、
μr は比透磁率）、周波数ｆ［ＨZ ］とした場合に、
【００２４】
【数１】
【００２５】で与えられ、例えば、アースパターンに銅
を用いた場合には、ρ＝（１／５．８）×１０-7である
から、
を用いた場合には、ρ＝（１／５．８）×１０-7である
から、
【００２６】
【数２】
【００２７】となり、厚みが十分にとれないと高周波の
減衰量が増加するとともに、バイアス系、コントロール
系の回路に悪影響を与える。このため、アースパターン
２５ｇの厚さは、δの数倍以上とするのがよい。
減衰量が増加するとともに、バイアス系、コントロール
系の回路に悪影響を与える。このため、アースパターン
２５ｇの厚さは、δの数倍以上とするのがよい。
【００２８】尚、マイクロ波等入出力用のコネクタ３４
をＬ型ブロック２１を介してマイクロストリップ線路２
７等に接続しているのは、接続部のインピーダンスに不
整合が生ずるのを防止するためである。また、貫通コン
デンサはマイクロ波等が低周波基板部と高周波基板部と
の接続ラインから漏洩するのを防止するものである。
をＬ型ブロック２１を介してマイクロストリップ線路２
７等に接続しているのは、接続部のインピーダンスに不
整合が生ずるのを防止するためである。また、貫通コン
デンサはマイクロ波等が低周波基板部と高周波基板部と
の接続ラインから漏洩するのを防止するものである。
【００２９】図５は本発明の他の実施例の構成を示す一
部破断側面図、図６は同じく一部破断平面図である。図
１乃至図４に示した実施例ではバイアス系、コントロー
ル系の回路規模が比較的小さい例を示したが、この実施
例はバイアス系、コントロール系の回路規模が比較的大
きい場合の構成を示している。
部破断側面図、図６は同じく一部破断平面図である。図
１乃至図４に示した実施例ではバイアス系、コントロー
ル系の回路規模が比較的小さい例を示したが、この実施
例はバイアス系、コントロール系の回路規模が比較的大
きい場合の構成を示している。
【００３０】即ち、比較的大型の多層プリント配線板４
１の一方の面（上面）側の一部に高周波基板部４２をア
ースパターンを介して一体的に形成し、その他の部分を
低周波基板部４３とし、この高周波回路基板部４２を金
属ブロックを切削加工してなるＬ型ブロック４４及び板
金からなる内側筐体４５で覆って構成している。
１の一方の面（上面）側の一部に高周波基板部４２をア
ースパターンを介して一体的に形成し、その他の部分を
低周波基板部４３とし、この高周波回路基板部４２を金
属ブロックを切削加工してなるＬ型ブロック４４及び板
金からなる内側筐体４５で覆って構成している。
【００３１】Ｌ型ブロック４４とプリント配線板４１と
はねじにより固定されており、内側筐体４５はアースパ
ターンにビアホールを介して接続された接続パターン上
に所定の間隔で半田４６により接続・固定されている。
プリント配線板４１の一方の面（上面）側の高周波回路
基板部４２とされた部分には高周波回路部品４７が実装
され、それ以外の部分及び他方の面（下面）側には電源
回路、制御回路、ＩＦ回路等を構成する低周波回路部品
４８が実装されている。
はねじにより固定されており、内側筐体４５はアースパ
ターンにビアホールを介して接続された接続パターン上
に所定の間隔で半田４６により接続・固定されている。
プリント配線板４１の一方の面（上面）側の高周波回路
基板部４２とされた部分には高周波回路部品４７が実装
され、それ以外の部分及び他方の面（下面）側には電源
回路、制御回路、ＩＦ回路等を構成する低周波回路部品
４８が実装されている。
【００３２】そして、このプリント配線板４１は板金か
らなる外側筐体４９内に収容されている。尚、５０はマ
イクロ波等入出力用のコネクタであり、５１及び５２は
端子である。
らなる外側筐体４９内に収容されている。尚、５０はマ
イクロ波等入出力用のコネクタであり、５１及び５２は
端子である。
【００３３】上記二つの実施例の構成によると、筐体を
板金から構成し、インピーダンスの整合性が要求される
マイクロ波等入出力用のコネクタを装着する部分のみを
金属ブロックを切削加工してなるＬ型ブロックにより構
成しているので、特性が劣化することなく低コスト化を
図ることができる。
板金から構成し、インピーダンスの整合性が要求される
マイクロ波等入出力用のコネクタを装着する部分のみを
金属ブロックを切削加工してなるＬ型ブロックにより構
成しているので、特性が劣化することなく低コスト化を
図ることができる。
【００３４】
【発明の効果】本発明は以上詳述したように、低周波基
板部と高周波基板部を接地導体層を介して一体的に形成
することにより多層プリント配線板を構成しており、こ
の接地導体層は高周波回路のベース基板として、及び電
磁波遮蔽部材として作用するから、筐体の構成を従来よ
りも簡略化することができ、より小型の高周波回路ユニ
ットを安価に提供することができるようになるという効
果を奏する。
板部と高周波基板部を接地導体層を介して一体的に形成
することにより多層プリント配線板を構成しており、こ
の接地導体層は高周波回路のベース基板として、及び電
磁波遮蔽部材として作用するから、筐体の構成を従来よ
りも簡略化することができ、より小型の高周波回路ユニ
ットを安価に提供することができるようになるという効
果を奏する。
【図１】本発明実施例の一部破断側面図である。
【図２】本発明実施例の平面図である。
【図３】本発明実施例の要部側面図である。
【図４】本発明実施例の要部平面図である。
【図５】本発明他の実施例の一部破断側面図である。
【図６】本発明他の実施例の一部破断平面図である。
【図７】従来技術の側断面図である。
【図８】従来技術の平面図である。
【図９】他の従来技術の側断面図である。
【図１０】他の従来技術の平面図である。
２１ Ｌ型ブロック ２２ 枠部材 ２３ 上蓋部材 ２４ 下蓋部材 ２５ 多層プリント配線板 ２５ａ，２５ｃ 回路パターン ２５ｂ，２５ｄ 低周波用絶縁層 ２５ｅ アースパターン（接地導体層） ２５ｆ 高周波用絶縁層 ２５ｇ ストリップパターン ２７ マイクロストリップ線路 ２８ 接続パターン ２９ 高周波能動素子 ３３ 半田接続部 ３４ 入出力用コネクタ
Claims (3)
- 【請求項１】 少なくとも一層の回路パターン(25a,25
c) 及び低周波絶縁層(25b,25d) からなる低周波基板部
と、ストリップパターン(25g) 及び高周波絶縁層(25f)
からなる高周波基板部とを接地導体層(25e) を介して一
体的に形成した多層プリント配線板(25)の該低周波基板
部に低周波回路部品(26)を、該高周波基板部に高周波回
路部品(29,30) を実装し、 該接地導体層(25e) に接続した金属ケース(21,22,23,2
4) により、該高周波基板部を低周波基板部から電磁的
に遮蔽したことを特徴とする高周波回路ユニット。 - 【請求項２】 請求項１に記載の高周波回路ユニットに
おいて、 前記多層プリント配線板(25)の高周波基板部表面に、前
記接地導体層(25e) にビアホール(31)を介して接続され
た接続パターン(28)を形成し、 前記金属ケース(21,22,23,24) を該接続パターン(28)に
接続することにより、該接地導体層(25e) に接続したこ
とを特徴とする高周波回路ユニット。 - 【請求項３】 請求項２に記載の高周波回路ユニットに
おいて、 前記接続パターン(28)と前記金属ケース(21,22,23,24)
との接続部(33)の間隔を、遮蔽すべき高周波の波長の１
／４以下に設定したことを特徴とする高周波回路ユニッ
ト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281092A JPH05191073A (ja) | 1992-01-10 | 1992-01-10 | 高周波回路ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281092A JPH05191073A (ja) | 1992-01-10 | 1992-01-10 | 高周波回路ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191073A true JPH05191073A (ja) | 1993-07-30 |
Family
ID=11539750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP281092A Pending JPH05191073A (ja) | 1992-01-10 | 1992-01-10 | 高周波回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191073A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519577A (en) * | 1993-12-23 | 1996-05-21 | Symbol Technologies, Inc. | Spread spectrum radio incorporated in a PCMCIA Type II card holder |
| US6295031B1 (en) | 1993-12-23 | 2001-09-25 | Symbol Technologies, Inc. | Memory card assembly having an integral antenna |
| JP2004363445A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | ケーブルモデム装置およびその組立方法 |
-
1992
- 1992-01-10 JP JP281092A patent/JPH05191073A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519577A (en) * | 1993-12-23 | 1996-05-21 | Symbol Technologies, Inc. | Spread spectrum radio incorporated in a PCMCIA Type II card holder |
| US5946194A (en) * | 1993-12-23 | 1999-08-31 | Symbol Technologies, Inc. | Memory card assembly having an integral antenna |
| US6104620A (en) * | 1993-12-23 | 2000-08-15 | Symbol Technologies, Inc. | Shielded radio card assembly |
| US6295031B1 (en) | 1993-12-23 | 2001-09-25 | Symbol Technologies, Inc. | Memory card assembly having an integral antenna |
| JP2004363445A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | ケーブルモデム装置およびその組立方法 |
| JP4703104B2 (ja) * | 2003-06-06 | 2011-06-15 | 株式会社東芝 | 通信端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488540A (en) | Printed circuit board for reducing noise | |
| US6847276B2 (en) | Radio frequency circuit module on multi-layer substrate | |
| US6473314B1 (en) | RF power amplifier assembly employing multi-layer RF blocking filter | |
| US6683245B1 (en) | Electromagnetic shield | |
| US6778040B2 (en) | Feed-through filter having improved shielding and mounting functions | |
| KR101087733B1 (ko) | 배선기판과 회로모듈 | |
| JPH1117377A (ja) | 電子回路のシールド構造 | |
| US5083236A (en) | Inductor structure with integral components | |
| US4901203A (en) | Hybrid integrated circuit module assembly | |
| JPH09134981A (ja) | マイクロ波・ミリ波帯の機能モジュールパッケージ | |
| JP3235367B2 (ja) | アンテナ装置 | |
| JP2901793B2 (ja) | 高周波回路ユニット | |
| KR20060025516A (ko) | Ｅｍｉ－영향받는 전자 컴포넌트 및/또는 전자 장치의회로를 위한 차폐물 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH05191073A (ja) | 高周波回路ユニット | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JPH07283573A (ja) | シールド装置 | |
| JPH0697694A (ja) | 電磁シールドフィルム及びそれを用いたシールド構造体 | |
| JPS58123201A (ja) | マイクロ波回路の遮蔽構造 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP2005191827A (ja) | アンテナモジュール及びその取付装置 | |
| JP3127645B2 (ja) | パッケージ構造 | |
| JP3408376B2 (ja) | フィルタ回路 | |
| JPH11274674A (ja) | 金属ベース配線板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |