JPH05190542A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05190542A
JPH05190542A JP257192A JP257192A JPH05190542A JP H05190542 A JPH05190542 A JP H05190542A JP 257192 A JP257192 A JP 257192A JP 257192 A JP257192 A JP 257192A JP H05190542 A JPH05190542 A JP H05190542A
Authority
JP
Japan
Prior art keywords
film
insulating film
highly oriented
oriented layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP257192A
Other languages
Japanese (ja)
Inventor
Junichi Wada
純一 和田
Mie Matsuo
美恵 松尾
Haruo Okano
晴雄 岡野
Nobuo Hayasaka
伸夫 早坂
Kyoichi Suguro
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP257192A priority Critical patent/JPH05190542A/en
Publication of JPH05190542A publication Critical patent/JPH05190542A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To improve a stress migration resistance and an electro-migration resistance by a method wherein the surface of an insulating film is smoothened and after a highly orientated layer is formed on the insulating film, a metal film is formed on this highly orientated layer or the surface of the highly orientated layer is smoothened and a metal film is formed on the highly orientated layer. CONSTITUTION:A BPSG film is formed on an Si substrate 11 by a CVD method as an insulating film 12 and thereafter, the surface of the film 12 is subjected to smoothing treatment by a chemical polishing method. Then, a Ti film 13 and a TiN film 14, which are a highly orientated layer, are formed in order on the film 12 by sputtering. The surface of the film 14 is smoothened by a chemical polishing method. Moreover, an Al alloy film 15 is formed on the film 14 by sputtering, the films 15, 14 and 13 are etched and a wiring pattern is formed. Thereby, the orientation property of the highly orientated film is improved, the life of a metal wiring formed of this highly orientated film is prolonged and a wiring having a superior reliability can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関わり、
特に電極配線の形成方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a semiconductor device,
In particular, it relates to a method for forming electrode wiring.

【0002】[0002]

【従来の技術】これまでLSIの電極配線材料にはAl
を主成分とするAl合金が広く用いられてきたが、LS
Iの微細化にともなって配線幅や配線膜厚が縮小化し、
配線の信頼性が低下する問題が生じている。
2. Description of the Related Art Al has been used as a material for electrode wiring of LSI until now.
Al alloys containing Al as the main component have been widely used.
With the miniaturization of I, the wiring width and wiring film thickness have been reduced,
There is a problem that the reliability of wiring is lowered.

【0003】配線の信頼性低下の原因としては、エレク
トロマイグレーション現象やストレスマイグレーション
現象が考えられている。エレクトロマイグレーションは
配線に流れる電子がAl原子に衝突し、Al原子が移動
する現象であり、ストレスマイグレーションはLSIに
用いられる他材料からの機械的応力によりAl原子の移
動が引き起こされる現象であることが最近の研究で明ら
かになっている。
The electromigration phenomenon and the stress migration phenomenon are considered as the causes of the decrease in the reliability of the wiring. Electromigration is a phenomenon in which electrons flowing in a wiring collide with Al atoms and Al atoms move, and stress migration is a phenomenon in which Al atoms are moved by mechanical stress from another material used for LSI. Recent studies have revealed it.

【0004】このような配線の信頼性低下の問題を解決
するために、Al配線の結晶性を制御することが検討さ
れている。Alは面心立方構造を持ち、その界面エネル
ギーは(lll)面が最も小さい。そのため、Al膜を
スパッタリング法などで形成した場合、界面でのエネル
ギーが最小になるように(lll)主配向を示す傾向が
ある。Al膜が(lll)配向を示す場合、Al配線の
エレクトロマイグレーション耐性およびストレスマイグ
レーション耐性が向上し、配線の信頼性が向上する。A
lが(lll)配向性を示すと各マイグレーションに対
して耐性が増す理由として次のように考えられる。前述
したように、Alの(lll)面は界面エネルギーが小
さいため、Al配線が断線する場合、その破断面は(l
ll)面となる傾向がある。従って、Al膜が下地基板
から(lll)配向をすると、配線長方向に対し直角に
切った断面が前記(lll)面となることはなく、配線
は断線しづらくなる。即ち(lll)配向性が強いほど
スリット状のボイドが発生しにくくなる。
In order to solve the problem of the decrease in the reliability of the wiring, controlling the crystallinity of the Al wiring has been studied. Al has a face-centered cubic structure, and its interface energy is the smallest in the (lll) plane. Therefore, when the Al film is formed by the sputtering method or the like, there is a tendency that the main orientation is (lll) so that the energy at the interface is minimized. When the Al film exhibits the (lll) orientation, the electromigration resistance and the stress migration resistance of the Al wiring are improved, and the reliability of the wiring is improved. A
The reason why l shows the (llll) orientation increases the resistance to each migration is considered as follows. As described above, since the interface energy of the (lll) plane of Al is small, when the Al wiring is broken, the fracture surface is (l).
11) surface. Therefore, when the Al film is (lll) oriented from the underlying substrate, the cross section cut at right angles to the wiring length direction does not become the (lll) plane, and the wiring is hard to break. That is, as the (lll) orientation is stronger, the slit-shaped voids are less likely to occur.

【0005】また、現在の配線製造プロセスにおいて
は、Al膜と基板表面との反応および拡散を防ぐために
Al膜を形成する前に下地絶縁膜上にバリヤ金属膜を形
成する。この時バリヤ金属膜としてAl膜と下地基板間
の反応および拡散を防ぎ、さらにAl膜と原子間隔が近
く、かつ下地絶縁膜上で(lll)配向する材料を選択
することにより、上層Al膜の(lll)配向性が向上
する。以下、このような膜を高配向化層と呼ぶ。例え
ば、高配向化層としてTiN/Tiの様な金属積層膜が
考えられる。Tiは基板表面に形成した場合、最稠密面
(002)を形成しやすい材料で、稠密六方格子構造を
有する。上層TiNはNaCl型の結晶構造をもち、そ
の(lll)面はTiの最稠密面と原子間隔が近いため
Ti上のTiN膜は(lll)配向しやすくなる。さら
にAlの(lll)面とTiN(lll)面の原子間隔
が近いため、TiN/Ti積層膜はAl(lll)配向
させる高配向化層として用いることができる。
In the current wiring manufacturing process, a barrier metal film is formed on the base insulating film before forming the Al film in order to prevent reaction and diffusion between the Al film and the substrate surface. At this time, by selecting a material for the barrier metal film that prevents reaction and diffusion between the Al film and the underlying substrate, has a close atomic distance to the Al film, and has (lll) orientation on the underlying insulating film, the upper Al film (Lll) Orientation is improved. Hereinafter, such a film is referred to as a highly oriented layer. For example, a metal laminated film such as TiN / Ti can be considered as the highly oriented layer. When Ti is formed on the surface of the substrate, Ti is a material that easily forms the closest packed surface (002) and has a dense hexagonal lattice structure. The upper TiN has a NaCl type crystal structure, and its (ll) plane has a close atomic spacing to the densest plane of Ti, so that the TiN film on Ti is likely to be (lll) oriented. Furthermore, since the atomic spacing between the (ll) plane of Al and the TiN (lll) plane is close, the TiN / Ti laminated film can be used as a highly oriented layer for orienting Al (ll).

【0006】従ってこのような、Al膜と原子間隔が近
く、(lll)高配向した金属膜をAl膜下層に形成す
ることはAl(lll)配向性を向上し、電極配線の信
頼性を向上させる有効な手段であるといえる。
Therefore, forming such a metal film having a close atomic distance to the Al film and having a high (111) orientation is effective in improving the Al (111) orientation and the reliability of the electrode wiring. It can be said that it is an effective means to make.

【0007】しかしながら、スパッタリング法などで形
成したTiN膜などはその表面に結晶粒に起因する微小
な凹凸が存在し、基板表面に対し傾斜した結晶面が現れ
る(図8)。傾斜面を有する高配向化層上のAl結晶粒
は基板表面に対し垂直に(lll)軸を形成することは
できず、配線の信頼性を劣化させるという事が判明し
た。また、下地絶縁膜の微小な凹凸とAl膜の(ll
l)配向性との間にも密接な関係がある事が判った。
However, a TiN film or the like formed by the sputtering method or the like has minute irregularities due to crystal grains on its surface, and a crystal plane inclined with respect to the substrate surface appears (FIG. 8). It has been found that the Al crystal grains on the highly oriented layer having the inclined surface cannot form the (lll) axis perpendicular to the substrate surface and deteriorate the reliability of the wiring. In addition, minute unevenness of the base insulating film and (ll of the Al film
It was found that there is also a close relationship with l) orientation.

【0008】[0008]

【発明が解決しようとする課題】このように本発明者等
はAl配線の下地膜である高配向化層表面や高配向化層
下層の絶縁膜表面に存在する凹凸が上層Al膜の(ll
l)配向性を劣化させる要因となり、さらには配線の断
線にもなるという問題を見出した。
As described above, the present inventors have found that the unevenness present on the surface of the highly oriented layer which is the base film of the Al wiring or the surface of the insulating film which is the lower layer of the highly oriented layer has (11
l) A problem has been found that it becomes a factor that deteriorates the orientation, and also causes a disconnection of wiring.

【0009】本発明は、上記事情を考慮してなされたも
ので、その目的とするところはストレスマイグレーショ
ン及びエレクトロマイグレーション耐性に優れた電極配
線を形成することにある。
The present invention has been made in consideration of the above circumstances, and an object thereof is to form an electrode wiring having excellent resistance to stress migration and electromigration.

【0010】[0010]

【課題を解決するための手段】前述した問題を解決する
ため、本発明においては絶縁膜表面を平滑化し、その上
に高配向化層を形成した後にこの高配向化層上に金属膜
を形成するか、及び又は高配向化層表面を平滑化し、そ
の上に金属膜を形成することを特徴とする。絶縁膜表面
及び高配向化層表面の平滑化方法としてはポリッシング
法やハロゲンラジカルを用いたエッチング法等を用いる
ことができる。
In order to solve the above problems, in the present invention, the surface of an insulating film is smoothed, a highly oriented layer is formed thereon, and then a metal film is formed on the highly oriented layer. Or and / or smoothing the surface of the highly oriented layer, and forming a metal film thereon. As a method for smoothing the surface of the insulating film and the surface of the highly oriented layer, a polishing method, an etching method using a halogen radical, or the like can be used.

【0011】[0011]

【作用】絶縁膜表面を平滑化すると、その上の高配向化
層の(lll)配向性は向上し、その結果(lll)配
向性の高いAl膜が形成され、電極配線の信頼性が向上
する。また、絶縁膜の平滑化に加え、高配向化層表面も
平滑化すると上層Alの(lll)配向性はさらに向上
し、より信頼性の高い電極配線が得られる。
When the surface of the insulating film is smoothed, the (lll) orientation of the highly oriented layer on the insulating film is improved, and as a result, an Al film having a high (lll) orientation is formed, and the reliability of the electrode wiring is improved. To do. Further, if the surface of the highly oriented layer is also smoothed in addition to the smoothing of the insulating film, the (ll) orientation of the upper Al layer is further improved, and a more reliable electrode wiring can be obtained.

【0012】前記絶縁膜表面及び高配向化層表面の第1
の平滑化方法はポリッシングであり、例えば化学的なエ
ッチング作用を併用したケミカルポリッシングを用いる
ことができる。ケミカルポリッシングは研磨用粒子を含
むエッチング性溶液を用いて化学的に基板をエッチング
しながら研磨するものである。機械的に研磨された基板
表面の切削部は鋭角になるが化学的なエッチングにより
鋭角切削部は表面積を小さくする方向へエッチングさ
れ、これら2つのエッチングが同時進行することにより
原子レベルの平滑化に寄与する。
First of the insulating film surface and the highly oriented layer surface
The smoothing method is a polishing method, and for example, chemical polishing with a chemical etching action can be used. Chemical polishing is a method for polishing while chemically etching a substrate using an etching solution containing polishing particles. The cut part of the substrate surface mechanically polished has an acute angle, but by chemical etching, the acute-angled cut part is etched in a direction to reduce the surface area, and simultaneous progress of these two etching results in smoothing at the atomic level. Contribute.

【0013】前記絶縁膜表面及び高配向化層表面の第2
の平滑化方法はフッ素等、ハロゲンラジカルに絶縁膜を
晒すものであり、絶縁膜表面ではエッチングとエッチン
グ生成物の堆積が生じる。堆積物は凹凸を有する基板表
面に堆積する場合、その初期過程において凹部に堆積す
る傾向があり、凹部に選択的に堆積した堆積物はエッチ
ングに対してのマスクとして働き凸部が選択的にエッチ
ングされ原子レベルの平滑化が可能となる。
The second of the insulating film surface and the highly oriented layer surface
The method of smoothing is to expose the insulating film to halogen radicals such as fluorine, which causes etching and deposition of etching products on the surface of the insulating film. When deposits are deposited on the surface of a substrate having irregularities, they tend to deposit in the recesses in the initial process, and the deposits selectively deposited in the recesses act as a mask for etching and the protrusions selectively etch. This enables smoothing at the atomic level.

【0014】[0014]

【実施例】以下本発明の詳細を実施例を用いて説明す
る。図1は絶縁膜及び高配向化層の平滑化工程を含む電
極配線の形成方法を示す説明図である。
EXAMPLES The details of the present invention will be described below with reference to examples. FIG. 1 is an explanatory view showing a method for forming electrode wiring including a step of smoothing an insulating film and a highly oriented layer.

【0015】先ずSi基板11上に絶縁膜12としてB
PSG膜をCVD法により7000オングストロームの
厚さに形成した。このBPSG成膜は、常圧600℃で
行った。次にケミカルポリッシング法による平滑化処理
を行った(図1(a))。
First, B as an insulating film 12 is formed on the Si substrate 11.
The PSG film was formed by the CVD method to a thickness of 7,000 Å. This BPSG film formation was performed at a normal pressure of 600 ° C. Next, a smoothing process was performed by the chemical polishing method (FIG. 1A).

【0016】図2にポリッシング装置の上面図を示す。
ウェーハはロード部21からポリッシング部23に移動
して、ここでポリッシングが行われポリッシングが終了
するとブラシ水洗部22に移動して、ここでウェーハに
付着した研磨液や研磨屑が洗浄され、最後にアンロード
部24に到着する。図3(a)にポリッシング装置内の
ポリッシング部の構造、図3(b)にポリッシングのメ
カニズムを示す。図3(a)のポリッシング部は、トッ
プリング32にセットされたウェーハ33がターンテー
ブル35上で回転するようになっており、ターンテーブ
ル上にはポリッシングの間、研磨液供給液パイプ34を
通じて研磨液が供給され続ける。ポリッシングが終了
し、ウェーハが図2のブラシ水洗部22に移動するとポ
リッシング部ではターンテーブル上の古い研磨液を洗い
流すため、純水供給パイプ31より純水が供給される。
FIG. 2 shows a top view of the polishing apparatus.
The wafer moves from the loading unit 21 to the polishing unit 23, where polishing is performed and when the polishing is completed, the wafer is moved to the brush washing unit 22 where the polishing liquid and polishing debris adhering to the wafer are washed, and finally Arrives at the unloading section 24. FIG. 3A shows the structure of the polishing section in the polishing apparatus, and FIG. 3B shows the polishing mechanism. In the polishing part of FIG. 3A, the wafer 33 set on the top ring 32 is rotated on the turntable 35, and the polishing liquid is supplied through the polishing liquid supply pipe 34 during polishing on the turntable. Liquid continues to be supplied. When polishing is completed and the wafer moves to the brush water washing unit 22 of FIG. 2, the polishing unit flushes the old polishing liquid on the turntable, so pure water is supplied from the pure water supply pipe 31.

【0017】また、ポリッシングのメカニズムは図3
(b)に示したように微細多孔構造のポリウレタン性の
クロス37と研磨粒子36によってウェーハ表面の凹凸
が機械的に削られ、また、研磨液によっても化学的にエ
ッチングされるため、これらの相乗作用で原子レベルの
平滑化が可能となるものである。今回、研磨液としてN
aOHを主成分としたアルカリ性水溶液を用い、研磨粒
子にはコロイド状のSiO2 を用いた。
The polishing mechanism is shown in FIG.
As shown in (b), the unevenness of the wafer surface is mechanically scraped by the fine porous polyurethane cloth 37 and the polishing particles 36, and is chemically etched by the polishing liquid. By the action, smoothing at the atomic level is possible. This time, N as a polishing liquid
An alkaline aqueous solution containing aOH as a main component was used, and colloidal SiO 2 was used as abrasive particles.

【0018】次に図1(b)に示すように、絶縁膜12
上にスパッタリング法でTi膜13を200オングスト
ローム,TiN膜14を500オングストロームの厚さ
に順次形成した。Ti膜形成時のスパッタリング条件
は、Ar雰囲気10-3Torrとし、TiN膜形成時の
スパッタリング条件は、ArとN2 の混合雰囲気(1:
1),10-3Torrとし、夫々DCスパッタリングを
行なった。このTi膜,TiN膜は高配向化層である。
そして、TiN膜14の表面を図1(c)に示すように
平滑化する。このときの平滑化処理は、絶縁膜の平滑化
と同様にケミカルポリッシング法により行なった。次に
図1(d)に示すように、平滑化された
Next, as shown in FIG. 1B, the insulating film 12
A Ti film 13 having a thickness of 200 Å and a TiN film 14 having a thickness of 500 Å were sequentially formed thereon by a sputtering method. The sputtering conditions for forming the Ti film are Ar atmosphere 10 −3 Torr, and the sputtering conditions for forming the TiN film are mixed atmosphere of Ar and N 2 (1:
1), 10 −3 Torr, and DC sputtering was performed. The Ti film and the TiN film are highly oriented layers.
Then, the surface of the TiN film 14 is smoothed as shown in FIG. The smoothing treatment at this time was performed by the chemical polishing method similarly to the smoothing of the insulating film. Then, as shown in FIG.

【0019】TiN膜14上にスパッタリング法で、A
l合金膜(Al−Si−Cu)15を8000オングス
トロームの厚さに形成し、図1(f)に示すようにAl
合金膜15,TiN膜14,Ti膜13をエッチング
し、配線パターンを形成した。
On the TiN film 14 by sputtering,
The Al alloy film (Al-Si-Cu) 15 is formed to a thickness of 8000 angstroms, and Al is formed as shown in FIG.
The alloy film 15, the TiN film 14, and the Ti film 13 were etched to form a wiring pattern.

【0020】以上説明した方法は、絶縁膜及び高配向化
層を平滑化するものであるが、絶縁膜の平滑化のみを行
った場合でも従来の絶縁膜の平滑化を行わない場合に比
べ、出来上がった電極配線の信頼性は向上することがわ
かっている。しかし、絶縁膜の平滑化方法によって電極
配線の信頼性向上効果は変化する。図4は横軸に示した
各種平滑化方法で絶縁膜表面を平滑化した場合の絶縁膜
表面の平均表面粗さを示す図である。リフロー法,リフ
ローCVD(CVD時にリフロー),バイアススパッタ
法,レジストエッチバック法等の従来から下地絶縁膜の
平坦化に用いられてきた方法では、平均表面粗さは10
オングストローム以上になるのに対し、本実施例で用い
た方法であるケミカルポリッシング法を用いると、平均
表面粗さはおよそ5オングストロームとなることがわか
る。図5は条件の異なる下地絶縁膜上にTiN/Tiの
高配向化層を設け、その上にAl−Si−Cuを800
0オングストロームの厚さに形成したサンプルにおける
Al膜の配向性をX線回析法により評価した結果である
(尚、図5はTiNの平滑化は行っていない)。ここで
は、サンプルの結晶性を知る目安となるロッキングカー
ブ半値幅とXRD(θ−2θ)測定強度を評価量として
用いた。ロッキングカーブ半値幅が小さく、XRD(θ
−2θ)測定強度が大きい程、Al膜の(lll)配向
性が強いことがいえる。
The method described above smoothes the insulating film and the highly oriented layer. However, even when only the insulating film is smoothed, compared with the conventional case where the insulating film is not smoothed. It is known that the reliability of the finished electrode wiring is improved. However, the reliability improving effect of the electrode wiring changes depending on the smoothing method of the insulating film. FIG. 4 is a diagram showing the average surface roughness of the insulating film surface when the insulating film surface is smoothed by various smoothing methods shown on the horizontal axis. The average surface roughness is 10 in the conventional methods such as the reflow method, the reflow CVD (reflow during CVD), the bias sputtering method, the resist etch back method, etc.
It can be seen that the average surface roughness is about 5 Å when the chemical polishing method, which is the method used in the present embodiment, is used, whereas the average surface roughness is about 5 Å or more. In FIG. 5, a TiN / Ti highly oriented layer is provided on a base insulating film under different conditions, and Al-Si-Cu is formed on the layer by 800.
This is the result of evaluating the orientation of the Al film in the sample formed to a thickness of 0 angstrom by the X-ray diffraction method (note that FIG. 5 does not smooth TiN). Here, the rocking curve full width at half maximum and the XRD (θ-2θ) measurement strength, which are criteria for knowing the crystallinity of the sample, were used as evaluation quantities. The rocking curve half-width is small, and XRD (θ
It can be said that the higher the measured intensity is, the stronger the (lll) orientation of the Al film becomes.

【0021】図5より下地絶縁膜がasdepo−BP
SG(平坦化なし),melT−BPSG(リフロー法
による平坦化),t−SiO2 (Si基板をBOX即ち
燃焼酸化950°で酸化)の場合に比べ、下地絶縁膜が
ポリッシングによって平滑化を行ったBPSGの場合
は、上層Alの(lll)配向性が著しく向上すること
がわかる。
As shown in FIG. 5, the underlying insulating film is asdepo-BP.
Compared with the case of SG (no planarization), melT-BPSG (planarization by reflow method), and t-SiO 2 (Si substrate is oxidized by BOX, that is, combustion oxidation at 950 °), the underlying insulating film is smoothed by polishing. In the case of BPSG, it can be seen that the (lll) orientation of the upper Al layer is significantly improved.

【0022】つまり、絶縁膜表面の平均表面粗さをある
程度小さくすると、Ti膜を介して上層に形成されるT
iN膜の(lll)配向性が向上し、さらにこの上層に
形成されるAl膜にTiN膜の結晶情報が伝達されて、
Al膜の(lll)配向性が向上するという効果があ
る。鋭意検討の結果、信頼性の高い電極配線を得るため
には、上記絶縁膜表面の平均表面粗さが8オングストロ
ーム以下となることが望ましいことがわかった。このよ
うなレベルの平均表面粗さを得る平滑化方法としては、
上述のケミカルポリッシング法の他に、ハロゲン原子の
ラジカルを用いたエッチングによる平滑化方法もある。
That is, when the average surface roughness of the insulating film surface is reduced to some extent, T formed on the upper layer through the Ti film is increased.
The (lll) orientation of the iN film is improved, and the crystal information of the TiN film is transmitted to the Al film formed on the iN film,
There is an effect that the (lll) orientation of the Al film is improved. As a result of earnest studies, it has been found that the average surface roughness of the insulating film surface is desirably 8 angstroms or less in order to obtain a highly reliable electrode wiring. As a smoothing method for obtaining such a level of average surface roughness,
In addition to the chemical polishing method described above, there is also a smoothing method by etching using radicals of halogen atoms.

【0023】絶縁膜及び高配向化層の平滑化をこの方法
で行なったところ、ケミカルポリッシング法を行なうの
と同程度の膜の平滑性が得られた。ハロゲンラジカルを
用いた絶縁膜の平滑化処理は以下の条件で行なった。装
置として、ケミカルドライエッチング装置(CDE)を
用い、CF4 ガスをO2 ガスの混合ガスを各々100S
CCM,250SCCMの流量でウェーハのセットされ
ているチャンバーにマイクロ波放電部を通して導入し
た。チャンバー内の内圧は0.9Torrとし、ガス導
入前には0.01Torr以下に排気した。チャンバー
から離れたマイクロ波放電部に導入されたCF4 とO2
ガスから長寿命のフッ素原子のラジカルが生成される。
マイクロ波放電の投入パワーは600Wとした。
When the insulating film and the highly oriented layer were smoothed by this method, the same smoothness of the film as that obtained by the chemical polishing method was obtained. The smoothing treatment of the insulating film using halogen radicals was performed under the following conditions. As a device, a chemical dry etching device (CDE) is used, and a mixed gas of CF 4 gas and O 2 gas is 100 S each.
It was introduced into the chamber in which the wafer was set at a flow rate of CCM and 250 SCCM through the microwave discharge part. The internal pressure in the chamber was set to 0.9 Torr, and the gas was exhausted to 0.01 Torr or less before introducing the gas. CF 4 and O 2 introduced into the microwave discharge part away from the chamber
Long-lived radicals of fluorine atoms are generated from the gas.
The input power of microwave discharge was 600W.

【0024】また、高配向化層(TiN膜)表面の平滑
化処理は以下の条件で行った。即ち同様にCDE装置を
用い、CF4 ガスとO2 ガスを各々150SCCM,3
00SCCMの流量で導入した。チャンバー内圧は1T
orrとし、ガス導入前には0.01Torr以下に排
気した。マイクロ波投入パワーは600Wとした。
The surface of the highly oriented layer (TiN film) was smoothed under the following conditions. That is, similarly, a CDE device is used to supply CF 4 gas and O 2 gas at 150 SCCM and 3 respectively.
It was introduced at a flow rate of 00 SCCM. Chamber pressure is 1T
The pressure was set to orr, and the gas was evacuated to 0.01 Torr or less before gas introduction. The microwave input power was 600W.

【0025】上記の平滑化方法とケミカルポリッシング
法は同程度の平滑化効果が得られ、絶縁膜,高配向化層
の一方の平滑化を上記エッチングにより行い、他方をケ
ミカルポリッシングにより行ってもよい。
The above-described smoothing method and the chemical polishing method have the same smoothing effect. One of the insulating film and the highly oriented layer may be smoothed by the above etching, and the other may be chemically polished. ..

【0026】次に絶縁膜表面及びTiN膜表面の平滑化
処理の有無に対するAl膜の配向性をX線回析法により
評価した結果を図6に示す。図6は平滑化をケミカルポ
リッシングにより行った結果である。絶縁膜表面および
TiN膜表面を平滑化しない従来例に比べ、絶縁膜表面
を平滑化したものはAlの(lll)配向性が向上して
おり、また絶縁膜表面の平滑化に加えTiN膜表面も平
滑化したものは、Alの(lll)配向性がさらに向上
していることがわかる。
Next, FIG. 6 shows the results of evaluating the orientation of the Al film by the X-ray diffraction method with and without the smoothing treatment of the insulating film surface and the TiN film surface. FIG. 6 shows the result of performing smoothing by chemical polishing. Compared to the conventional example in which the surface of the insulating film and the surface of the TiN film are not smoothed, the one having the smoothed insulating film surface has improved (ll) orientation of Al. In addition to smoothing the surface of the insulating film, the TiN film surface is also smoothed. It can be seen that the (lll) orientation of Al is further improved in the case of smoothing.

【0027】さらに絶縁膜表面及びTiN膜表面の平滑
化処理の有無に対する配線の信頼性特性についての評価
結果を図7に示す。図7も図6同様、ケミカルポリッシ
ング法により平滑化を行ったものである。図7におい
て、縦軸は累積不良率を示し、横軸は断線時間を示して
いる。サンプルAは絶縁膜及びTiN膜の平滑化を行わ
ない従来のもの、サンプルBは絶縁膜の平滑化のみを行
ったもの、サンプルCは絶縁膜及びTiN膜の平滑化を
行ったものであり、各サンプル内の複数のチップの配線
評価を行い、累積不良率と断線時間の関係を対数正規確
率紙にプロットした。曲線の傾きが垂直に近い程、各チ
ップの配線の性能にバラツキが少なく、また、曲線が右
側にある程断線時間が長いことを示す。つまり、曲線の
すそひき等が少なく、垂直に近く、かつ右側にある程、
電極配線の信頼性が高いことがいえる。
Further, FIG. 7 shows the evaluation results of the reliability characteristics of the wiring with and without the smoothing treatment of the insulating film surface and the TiN film surface. Similar to FIG. 6, FIG. 7 also shows smoothing by the chemical polishing method. In FIG. 7, the vertical axis represents the cumulative defective rate and the horizontal axis represents the disconnection time. Sample A is a conventional one in which the insulating film and TiN film are not smoothed, Sample B is one in which only the insulating film is smoothed, Sample C is one in which the insulating film and TiN film are smoothed, The wiring of a plurality of chips in each sample was evaluated, and the relationship between the cumulative defective rate and the disconnection time was plotted on a log-normal probability paper. The closer the curve is to the vertical, the smaller the variation in the wiring performance of each chip, and the closer the curve is to the right, the longer the disconnection time. In other words, there are few curve tails, the closer to the vertical and to the right,
It can be said that the reliability of the electrode wiring is high.

【0028】図7よりサンプルC,サンプルB,サンプ
ルAの順に上述の条件を満たしており、絶縁膜及びTi
N膜表面を平滑化しない従来法に比べ、絶縁膜表面を平
滑化したものは、配線の信頼性が高く、さらに絶縁膜表
面及びTiN膜表面を平滑化したものはより信頼性が高
いことがわかる。
From FIG. 7, sample C, sample B and sample A satisfy the above conditions in this order, and the insulating film and Ti
As compared with the conventional method in which the N film surface is not smoothed, the one having the smoothed insulating film surface has higher wiring reliability, and the one having the smoothed insulating film surface and the TiN film surface has higher reliability. Recognize.

【0029】以上、絶縁膜の平滑化又は絶縁膜及び高配
向化層の平滑化を行うと、上層Alの(lll)配向性
が向上することを述べてきたが、高配向化層のみの平滑
化を行っても従来法に比べ、Alの(lll)配向性が
向上することを見出している。 高配向化層の平滑化方
法については、上述したようにケミカルポリッシング法
又はハロゲンラジカルを用いたエッチングによる方法等
がある。また、高配向化層についてもTiN/Ti以外
の材料でも良く、さらに金属配線材料としてもAlに限
らない事は勿論である。
It has been described above that the smoothing of the insulating film or the smoothing of the insulating film and the highly oriented layer improves the (ll) orientation of the upper Al, but only the highly oriented layer is smoothed. It has been found that the (lll) orientation of Al is improved as compared with the conventional method even if the conversion is performed. As a smoothing method for the highly oriented layer, there are the chemical polishing method and the etching method using halogen radicals as described above. The highly oriented layer may be made of a material other than TiN / Ti, and the metal wiring material is not limited to Al.

【0030】また、以上の実施例ではSi基板上に絶縁
膜を形成し、この絶縁膜をケミカルポリッシング法やエ
ッチングによって平滑化し、高配向化層,金属配線層を
順次形成する実験について述べたが、実際の製造にあた
り、絶縁膜を一旦、略平坦化しておいてから上述した平
滑化処理を行うようにしても良い。例えば、MOSトラ
ンジスタ等、素子が形成されたSi基板に対し、素子形
成に伴い凹凸が生じたこれら基板上にCVD法によって
先のBPSG膜を被着し、加熱してリフローさせ略平坦
にしてから、上記ケミカルポリッシングやエッチング等
によってBPSG膜表面をさらに平滑化するようにして
もよい。このリフロー用の熱処理によってBPSG膜中
の水分の排出が生じる。BPSG膜形成後のリフローに
代えてリフローCVD法によりBPSG膜を形成しても
よい。
Further, in the above embodiments, an experiment was described in which an insulating film was formed on a Si substrate, the insulating film was smoothed by a chemical polishing method or etching, and a highly oriented layer and a metal wiring layer were sequentially formed. In the actual manufacturing, the insulating film may be temporarily flattened and then the smoothing process described above may be performed. For example, on a Si substrate on which elements such as MOS transistors are formed, a BPSG film is deposited by CVD on these substrates having irregularities due to element formation, and then heated and reflowed to be substantially flat. The surface of the BPSG film may be further smoothed by the above chemical polishing or etching. This heat treatment for reflow causes the water content in the BPSG film to be discharged. The BPSG film may be formed by a reflow CVD method instead of the reflow after the formation of the BPSG film.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
配線金属膜を形成する前に下地絶縁膜を平滑化するた
め、高配向化膜の配向性が向上し、さらにこの膜上に形
成される金属膜についても結晶情報が伝達されて高配向
な膜が得られる。また、高配向化膜表面についても平滑
化することにより、高配向した金属膜が得られる。した
がって、このように形成された金属配線は配線寿命が従
来よりも長くなり、信頼性に優れた配線を得ることがで
きる。
As described above, according to the present invention,
Since the underlying insulating film is smoothed before forming the wiring metal film, the orientation of the highly oriented film is improved, and crystal information is also transmitted to the metal film formed on this film so that the highly oriented film is formed. Is obtained. Also, by smoothing the surface of the highly oriented film, a highly oriented metal film can be obtained. Therefore, the metal wiring formed in this way has a longer wiring life than the conventional one, and a highly reliable wiring can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例に関わる電極配線の製造工程
を示す断面図。
FIG. 1 is a cross-sectional view showing a manufacturing process of an electrode wiring according to an embodiment of the present invention.

【図2】 ポリッシング装置の上面図。FIG. 2 is a top view of a polishing device.

【図3】 ポリッシング装置中のポリッシング部の説明
(a)とポリッシングの機構(b)を示す図。
FIG. 3 is a diagram showing a polishing section (a) and a polishing mechanism (b) in the polishing apparatus.

【図4】 各種平滑化方法で平滑化を行った絶縁膜の平
均表面粗さを比較した図。
FIG. 4 is a diagram comparing average surface roughness of insulating films smoothed by various smoothing methods.

【図5】 各種絶縁膜上に形成したAl膜のX線回析法
による評価結果を示す図。
FIG. 5 is a diagram showing evaluation results of Al films formed on various insulating films by an X-ray diffraction method.

【図6】 本発明の方法と従来の方法で形成されたAl
膜のX線回析法による評価結果を示す図。
FIG. 6 Al formed by the method of the present invention and a conventional method
The figure which shows the evaluation result of the film | membrane by the X-ray diffraction method.

【図7】 本発明の方法と従来の方法で形成された配線
の信頼性特性を示す図。
FIG. 7 is a diagram showing reliability characteristics of wiring formed by the method of the present invention and the conventional method.

【図8】 スパッタリング直後のTiNの結晶粒構造を
示す模式図。
FIG. 8 is a schematic diagram showing the crystal grain structure of TiN immediately after sputtering.

【符号の説明】[Explanation of symbols]

11 Si基板 12 絶縁膜 13 Ti 14 TiN 15 Al 21 ロード部 22 ブラシ水洗部 23 ポリッシング部 24 アンロード部 31 純水供給パイプ 32 トップリング 33 ウェーハ 34 研磨液供給パイプ 35 ターンテーブル 36 研磨粒子 37 クロス 81 絶縁膜 82 TiN結晶粒 11 Si substrate 12 Insulating film 13 Ti 14 TiN 15 Al 21 Loading part 22 Brush water washing part 23 Polishing part 24 Unloading part 31 Pure water supply pipe 32 Top ring 33 Wafer 34 Polishing liquid supply pipe 35 Turntable 36 Polishing particles 37 Cross 81 Insulating film 82 TiN crystal grains

───────────────────────────────────────────────────── フロントページの続き (72)発明者 早坂 伸夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 (72)発明者 須黒 恭一 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Nobuo Hayasaka No. 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Inside the Toshiba Research Institute, Inc. (72) Inventor Kyoichi Sukuro Komukai-cho, Kozaki-ku, Kawasaki-shi, Kanagawa No. 1 Incorporated company Toshiba Research Institute

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜を平滑化する工程と、前記絶縁膜上に高
配向化層を形成する工程と、この高配向化層を平滑化す
る工程と、前記高配向化層上に金属膜を形成する工程と
を有する事を特徴とする半導体装置の製造方法。
1. A step of forming an insulating film on a semiconductor substrate, a step of smoothing the insulating film, a step of forming a highly oriented layer on the insulating film, and a step of smoothing the highly oriented layer. And a step of forming a metal film on the highly oriented layer, the method of manufacturing a semiconductor device.
【請求項2】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜を平均表面粗さが8オングストローム以
下になるように平滑化する工程と、前記絶縁膜上に高配
向化層を形成する工程と、この高配向化層上に金属膜を
形成する工程とを有する事を特徴とする半導体装置の製
造方法。
2. A step of forming an insulating film on a semiconductor substrate, a step of smoothing the insulating film so that the average surface roughness is 8 angstroms or less, and a highly oriented layer formed on the insulating film. And a step of forming a metal film on the highly oriented layer, the method of manufacturing a semiconductor device.
【請求項3】 絶縁膜の平滑化をポリッシングにより行
うことを特徴とする請求項1又は2記載の半導体装置の
製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the insulating film is smoothed by polishing.
【請求項4】 絶縁膜の平滑化をハロゲン原子のラジカ
ルに絶縁膜を晒すことにより行う事を特徴とする請求項
1又は2記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is smoothed by exposing the insulating film to radicals of halogen atoms.
【請求項5】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜上に高配向化層を形成する工程と、前記
高配向化層を平滑化する工程と、この高配向化層上に金
属膜を形成する工程とを有する事を特徴とする半導体装
置の製造方法。
5. A step of forming an insulating film on a semiconductor substrate, a step of forming a highly oriented layer on the insulating film, a step of smoothing the highly oriented layer, and a step of forming a highly oriented layer on the highly oriented layer. And a step of forming a metal film thereon.
【請求項6】 高配向化層の平滑化をポリッシングによ
り行うことを特徴とする請求項1又は5記載の半導体装
置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein the highly oriented layer is smoothed by polishing.
【請求項7】 高配向化層の平滑化をハロゲン原子のラ
ジカルに晒すことにより行うことを特徴とする請求項1
又は5記載の半導体装置の製造方法。
7. The high orientation layer is smoothed by exposing it to radicals of halogen atoms.
Or the method of manufacturing a semiconductor device according to item 5.
【請求項8】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜をポリッシングにより平滑化する工程
と、前記絶縁膜上に高配向化層を形成する工程と、この
高配向化層上に金属膜を形成する工程とを有する事を特
徴とする半導体装置の製造方法。
8. A step of forming an insulating film on a semiconductor substrate, a step of smoothing the insulating film by polishing, a step of forming a highly oriented layer on the insulating film, and a step of forming the highly oriented layer on the highly oriented layer. And a step of forming a metal film thereon.
【請求項9】 半導体基板上に絶縁膜を形成する工程
と、この絶縁膜をハロゲン原子のラジカルに晒すことに
より平滑化する工程と、前記絶縁膜上に高配向化層を形
成する工程と、この高配向化層上に金属膜を形成する工
程とを有する事を特徴とする半導体装置の製造方法。
9. A step of forming an insulating film on a semiconductor substrate, a step of smoothing the insulating film by exposing it to radicals of halogen atoms, and a step of forming a highly oriented layer on the insulating film. And a step of forming a metal film on the highly oriented layer.
【請求項10】 凹凸を有する基板上に略平坦な絶縁膜
を形成する工程と、この絶縁膜表面を更に平滑化する工
程と、前記絶縁膜上に高配向化層を形成する工程と、こ
の高配向化層上に金属膜を形成する工程とを有する事を
特徴とする半導体装置の製造方法。
10. A step of forming a substantially flat insulating film on a substrate having irregularities, a step of further smoothing the surface of the insulating film, a step of forming a highly oriented layer on the insulating film, And a step of forming a metal film on the highly oriented layer.
JP257192A 1992-01-10 1992-01-10 Manufacture of semiconductor device Pending JPH05190542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP257192A JPH05190542A (en) 1992-01-10 1992-01-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP257192A JPH05190542A (en) 1992-01-10 1992-01-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05190542A true JPH05190542A (en) 1993-07-30

Family

ID=11533059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP257192A Pending JPH05190542A (en) 1992-01-10 1992-01-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05190542A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179545A (en) * 2013-03-15 2014-09-25 Asahi Kasei Electronics Co Ltd Semiconductor device manufacturing method and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179545A (en) * 2013-03-15 2014-09-25 Asahi Kasei Electronics Co Ltd Semiconductor device manufacturing method and semiconductor device

Similar Documents

Publication Publication Date Title
US5424246A (en) Method of manufacturing semiconductor metal wiring layer by reduction of metal oxide
US5670421A (en) Process for forming multilayer wiring
US5561082A (en) Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
CN1127132C (en) Copper interconnect structure and method of formation
US5854140A (en) Method of making an aluminum contact
JPH05218000A (en) Method for flattening of semiconductor device
JPH0684911A (en) Semiconductor device and its manufacture
US6383914B1 (en) Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
JP3586899B2 (en) Semiconductor device and manufacturing method thereof
JPH0786216A (en) Manufacture of semiconductor device
JP4949551B2 (en) A barrier layer tuned to improve the electrical transfer resistance of copper interconnects
JP2962181B2 (en) Dry etching method and apparatus
JPH05190542A (en) Manufacture of semiconductor device
JPH09167768A (en) Fabrication of semiconductor device
US6727172B1 (en) Process to reduce chemical mechanical polishing damage of narrow copper lines
JPH1056011A (en) Method and product for improving mutual connecting characteristic of aluminum
JP3429279B2 (en) Pattern formation method
JPH0864676A (en) Fabrication of semiconductor device
JP3312650B2 (en) Method for manufacturing semiconductor device
JP2001085430A (en) Wiring forming method for semiconductor device
TW452921B (en) Method for forming etching stop layer in dual damascene processing
TW442939B (en) Contact hole formation method to increase tungsten back-filling effect
JPH11297699A (en) Diffusion barrier layer and its manufacture
TW465031B (en) Copper manufacture process for semiconductor
TW389984B (en) Inter-metal dielectric process made by O3-TEOS