JPH05189710A - 振動によるオフトラック対策回路 - Google Patents

Abstract

(57)【要約】 【目的】 フロッピーディスク装置において、振動によ
って磁気ヘッドがオフトラック状態になってデータが書
き込まれることを防止するオフトラック対策回路を提供
する。 【構成】 オフトラックが発生したことをＣＰＵ１１が
検知すると、一発パルス信号を出力しモノステーブルマ
ルチバイブレータ９で一定期間ラッチする。ラッチ出力
はオフトラック検出信号１０としてインタフェース上の
レディー信号２ａと論理和が取られ、これによりレディ
ー信号がインアクティブになる。同時にステップパルス
モータ２０へ流す電流値を増加するためにステップ１８
を閉成制御して抵抗１９ａと抵抗１９ｂを並列に接続す
る。これによりステップパルスモータ２０の静推力を上
げ可動子の振動振幅を小さくしてオフトラック書き込み
を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は大容量フロッピーディス
ク装置、さらに詳しくいえば、ヘッドが振動発生時にト
ラックより外れた場合の対策を講じたオフトラック対策
回路に関する。

【０００２】

【従来の技術】図５に従来のフロッピーディスク装置の
書込読出回路の構成を示す。図示しないフロッピーディ
スク媒体への書き込みは上位装置機種１からのレディー
信号２とライトゲート信号３がともにアクティブになっ
ているとき（Ｌレベル）書き込みモードになり、リード
ライト回路１３からのリードデータ５をロジック回路８
とインタフェース６を介し、上位装置機種１で読み込ん
で目標のセクタのＩＤ部であることが確認されたときフ
ロッピーディスク媒体上にデータを書き込む構成になっ
ている。そして、インタフェース６上のレディー信号２
またはライトゲート信号３のどちらか一方でも、インア
クティブ（Ｈレベル）になるとデータを書き込まない。
また、リードゲート信号４はアクティブ（Ｌレベル）の
ときリードデータ５を読み込みインアクティブ（Ｈレベ
ル）のときは読み込まない。さらに書き込みモードにな
っているとき、リードデータ５を読み取っても目標のデ
ータＩＤ部のデータが見つからないときは上位機種１に
おいてエラーが発生し、フロッピーディスク媒体上には
書き込まない。

【０００３】また、サーボ回路１５はリード波形１４か
ら図２のサーボ領域２２の波形を抽出しサーボＩＤ部か
ら定められたタイミングで、サーボデータ部をＡ／Ｄ変
換し、サーボデータ１６をＣＰＵ１１に出力する。そし
て、ＣＰＵ１１はサーボデータ１６から各セクタの位置
誤差量を計算することにより磁気ヘッドのオフトラック
量を得ている。ステップパルスモータ２０へ流す最大電
流はある値に固定されていた。

【０００４】

【発明が解決しようとする課題】ところで、上記従来の
大容量フロッピーディスク装置ではサーボの引き込みが
甘くなる高周波域での振動に対しては、一部のセクタが
オフトラックする場合があり、この状態でデータを書き
込むという問題点があった。本発明の目的は上記問題点
を解決するもので、振動によってオフトラックが発生し
た場合にデータの書き込みを防止するオフトラック対策
回路を提供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に本発明によるオフトラック対策回路はインタフェース
上の信号が負論理のときアクティブになるフロッピーデ
ィスク装置において、磁気ヘッドがオフトラックしたと
きオフトラックを検出したことを示す一発パルス信号を
出力するＣＰＵと、前記一発パルスを一定期間ラッチす
る回路と、前記一定期間ラッチされた信号とインタフェ
ース上のレディー信号またはライトゲート信号またはリ
ードゲート信号との論理和を取る論理回路と、前記オフ
トラックがある定められた時間より長く続く場合にステ
ップパルスモータのコイルへ最大電流を流すように抵抗
を並列に接続する回路とを備えて構成してある。

【０００６】また、インタフェース上の信号が負論理の
ときアクティブになるフロッピーディスク装置におい
て、磁気ヘッドがオフトラックしたときオフトラックを
検出したことを示す一発パルス信号を出力するＣＰＵ
と、前記一発パルスを一定期間ラッチする回路と、前記
一定期間ラッチされた信号とリードライト回路のリード
データとの論理和を取る論理回路と、前記オフトラック
がある定められた時間より長く続く場合にステップパル
スモータのコイルへ最大電流を流すように抵抗を並列に
接続する回路とを備えて構成してある。

【０００７】さらに本発明は上記構成において、前記最
大電流を流すように抵抗を並列に接続する回路の代わり
に、前記オフトラックがある定められた時間より長く続
く場合にステップパルスモータへ電流を流す抵抗の両端
の電圧を、前記ステップパルスモータに最大電流が流れ
るように大きくする電圧変調回路を設けて構成してあ
る。

【０００８】さらには本発明は上記構成において、前記
磁気ヘッドがオフトラックしたときオフトラックを検出
したことを示す一発パルス信号を出力するＣＰＵの代わ
りに、ある定められた加速度以上の振動を検知し一発パ
ルス信号を出力する振動センサを設けて構成してある。

【０００９】

【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明による振動によるオフトラック
対策回路の実施例を示す回路ブロック図である。サーボ
回路１５はリードライト回路１３から送出されるリード
波形出力１４からサーボ領域を抽出してサーボデータ部
出力をサーボＩＤ部から定められたタイミングでＡ／Ｄ
変換することにより、サーボデータ１６を各セクタごと
に出力している。この出力はＣＰＵ１１に送られ、ＣＰ
Ｕ１１はサーボ計算を行い、これにより磁気ヘッドのオ
フトラック量を知ることができる。そこで、磁気ヘッド
のオフトラック量がある定められた値より大きくなった
場合、ＣＰＵ１１は正論理の一発パルス信号１２を出力
し、モノステーブルマルチバイブレータ９で一定期間ラ
ッチさせる。このモノステーブルマルチバイブレータ９
が一定期間出す出力がオフトラック検出信号１０であ
る。

【００１０】このときインタフェース上の信号が負論理
である場合には、オフトラックが発生したときにオフト
ラック検出信号１０と上位機種１からのレディー信号２
ａの論理和をとれば、オフトラック検出信号１０はこの
ときＨレベルになっているので、論理和はレディー信号
２ａによらずＨレベルになる。そこで、その論理和を改
めてレディー信号２ｂとしており、論理和回路７ａによ
りレディー信号はＨレベルとなるので、レディー状態で
はなく書き込みは行われない。ＣＰＵ１１はついでスイ
ッチ１８に対しスイッチを閉じる信号を送出し、ステッ
プパルスモータ電流設定用抵抗１９ａ，１９ｂを並列に
つなぐ。これにより抵抗値が下がりステップパルスモー
タ２０の電流値は増加しステップパルスモータの静推力
は上がりモータのスティフネスが大きくなる。この結
果、可動子の振動振幅が小さくなりオフトラック量が小
さくなる。

【００１１】つぎに図１を参照して第２の実施例を説明
する。上記第１の実施例ではオフトラック検出信号１０
はレディー信号２ａと論理和を取っていた。しかし、こ
の第２の実施例ではオフトラック検出信号１０はインタ
フェース上のライトゲート信号３ａと論理和を取ってい
る点およびインタフェース上のリードゲート信号４ａと
論理和を取っている点で異なっている。他の構成部分は
第１の実施例と変わらない。オフトラック検出信号１０
はライトゲート信号３ａと論理和をとり、その結果ライ
トゲート信号３ｂを改めてライトゲート信号として論理
回路８へ送出する構成にしているので、オフトラック発
生時にはライトゲート信号はインアクティブになり、図
示しないフロッピーディスク媒体上にデータは書き込ま
れない。

【００１２】一方、オフトラック検出信号１０はリード
ゲート信号４ａと論理和をとり、その結果、リードゲー
ト信号４ｂを改めてリードゲート信号として論理回路８
へ送出する構成にしているので、上位機種１はリードデ
ータを読むことができず、エラーが発生し再度、書き込
み動作をしようとする。そこで、ステップパルスモータ
２０の静推力を上げていると、今度はオフトラックせず
に書き込める可能性が高まる。

【００１３】さらに図１と図２を用いて第３の実施例を
説明する。図３は媒体上のセクタの簡単なフォーマット
の一例を示す図である。第１の実施例はオフトラック検
出信号とレディー信号２ａの論理和を取り、ステップパ
ルスモータの静推力を上げていたが、第３の実施例はこ
の代わりにオフトラック検出信号とリードライト回路１
３からのリードデータ５ａの論理和を取ることによりオ
フトラック書き込みを防止している。オフトラック発生
時にはリードデータ５ａとオフトラック検出信号１０と
の論理和を取る論理和回路７ｄの出力５ｂは常にＨレベ
ルとなりリードデータビットがなくなり、この区間を図
２のデータＩＤ部２４まで続くようにモノステーブルマ
ルチバイブレータ９の時定数を調整してある。これによ
り目標のセクタのリードＩＤ部を読むことができなくな
りオフトラックして書き込むことがなくなる。

【００１４】つぎに図１と図３を用いて第４の実施例を
説明する。第１の実施例ではステップパルスモータの静
推力を上げるためにステップパルスモータ電流値２１が
増加するように電流値設定抵抗値を小さくしたが、この
代わりにステップパルスモータの最大電流値設定抵抗の
両端の電位差を大きくするように電圧変調回路２７を設
けている。これによりオフトラック発生時に電位差を大
きくしてステップパルスモータの静推力を上げている。

【００１５】最後に第５の実施例について図４を参照し
て説明する。第１の実施例ではＣＰＵ１１でオフトラッ
ク量を調べオフトラック量が大きくなったとき処置をと
っていたが、この実施例ではこの代わりに振動センサ２
９を設け、振動がある定められた値以上になったとき、
振動センサ２９から一発パルス信号１２を出力するよう
に構成してある。同時にステップパルスモータの抵抗値
制御信号１７を出力してスイッチ１８を閉じるようにし
ている。

【００１６】

【発明の効果】以上，説明したように本発明はオフトラ
ック発生時にデータの書き込みを防止するとともにステ
ップパルスモータの静推力を上げて可動子の振動振幅を
小さくするように構成されているので、振動によるオフ
トラック書き込みを防止できるという効果がある。

【図面の簡単な説明】

【図１】本発明による振動によるオフトラック対策回路
の実施例を示す回路ブロック図である。

【図２】セクタの簡単なフォーマットの一例を示す図で
ある。

【図３】本発明の第４の実施例を示す回路ブロック図で
ある。

【図４】本発明の第５の実施例を示す回路ブロック図で
ある。

【図５】従来のフロッピーディスク装置の書込読出回路
の構成を示すブロック図である。

【符号の説明】

１…上位機種 ２，２ａ，２ｂ…レディー信号 ３，３ａ，３ｂ…ライトゲート信号 ４，４ａ，４ｂ…リードゲート信号 ５，５ａ，５ｂ…リードデータ ６…インタフェース ８…論理回路 ９…モノステーブルマルチバイブレータ １０…オフトラック検出信号 １１…ＣＰＵ １２…一発パルス信号 １３…リードライト回路 １４…リード波形 １５…サーボ回路 １６…サーボデータ １７…抵抗値制御信号 １８…スイッチ １９ａ，１９ｂ…抵抗 ２０…ステップパルスモータ ２１…ステップパルスモータ電流 ２２…サーボ領域 ２４…データ領域 ３０…振動検出信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 インタフェース上の信号が負論理のとき
   アクティブになるフロッピーディスク装置において、 磁気ヘッドがオフトラックしたときオフトラックを検出
   したことを示す一発パルス信号を出力するＣＰＵと、 前記一発パルスを一定期間ラッチする回路と、 前記一定期間ラッチされた信号とインタフェース上のレ
   ディー信号またはライトゲート信号またはリードゲート
   信号との論理和を取る論理回路と、 前記オフトラックがある定められた時間より長く続く場
   合にステップパルスモータのコイルへ最大電流を流すよ
   うに抵抗を並列に接続する回路と、 を備えたことを特徴とする振動によるオフトラック対策
   回路。
2. 【請求項２】 インタフェース上の信号が負論理のとき
   アクティブになるフロッピーディスク装置において、 磁気ヘッドがオフトラックしたときオフトラックを検出
   したことを示す一発パルス信号を出力するＣＰＵと、 前記一発パルスを一定期間ラッチする回路と、 前記一定期間ラッチされた信号とリードライト回路のリ
   ードデータとの論理和を取る論理回路と、 前記オフトラックがある定められた時間より長く続く場
   合にステップパルスモータのコイルへ最大電流を流すよ
   うに抵抗を並列に接続する回路と、 を備えたことを特徴とする振動によるオフトラック対策
   回路。
3. 【請求項３】 前記最大電流を流すように抵抗を並列に
   接続する回路の代わりに、前記オフトラックがある定め
   られた時間より長く続く場合にステップパルスモータへ
   電流を流す抵抗の両端の電圧を、前記ステップパルスモ
   ータに最大電流が流れるように大きくする電圧変調回路
   を設けたことを特徴とする請求項１または２記載の振動
   によるオフトラック対策回路。
4. 【請求項４】 前記磁気ヘッドがオフトラックしたとき
   オフトラックを検出したことを示す一発パルス信号を出
   力するＣＰＵの代わりに、ある定められた加速度以上の
   振動を検知し一発パルス信号を出力する振動センサを設
   けたことを特徴とする請求項１または２記載の振動によ
   るオフトラック対策回路。