JPH0518295B2 - - Google Patents
Info
- Publication number
- JPH0518295B2 JPH0518295B2 JP58010697A JP1069783A JPH0518295B2 JP H0518295 B2 JPH0518295 B2 JP H0518295B2 JP 58010697 A JP58010697 A JP 58010697A JP 1069783 A JP1069783 A JP 1069783A JP H0518295 B2 JPH0518295 B2 JP H0518295B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- stereo
- phase
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002131 composite material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 28
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/54—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving generating subcarriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデイジタルPLLの中でも、特にFMス
テレオ受信機においてFM検波信号（ステレオコ
ンポジツト信号）中のステレオパイロツト信号に
同期した信号およびステレオコンポジツト信号中
からステレオパイロツト信号を除去するための除
去レベルを出力するためのデイジタルPLL方法
に関する。
テレオ受信機においてFM検波信号（ステレオコ
ンポジツト信号）中のステレオパイロツト信号に
同期した信号およびステレオコンポジツト信号中
からステレオパイロツト信号を除去するための除
去レベルを出力するためのデイジタルPLL方法
に関する。
従来例の構成とその問題点
従来、ステレオパイロツト信号に同期したステ
レオ復調用タイミング信号を発生させる方法とし
ては、アナログPLL方式が一般的である。
レオ復調用タイミング信号を発生させる方法とし
ては、アナログPLL方式が一般的である。
第１図はアナログPLL方式を用いたFMステレ
オ復調の概要を示す。１は位相比較器で、入力信
号としてのステレオコンポジツト信号〔第２図Ｄ
に上記ステレオコンポジツト信号の一部であるス
テレオパイロツト信号（周波数19kHz）を示す〕
を後述のスイツチング信号〔第２図Ｃ〕によりス
イツチングし、スイツチング信号が“Ｈ”レベル
のときのステレオコンポジツト信号を位相誤差信
号とする。２はループフイルタで、位相比較器１
の出力の位相誤差信号を後述のVCO制御電圧に
変換するものである。３はループフイルタ２出力
のVCO制御電圧により出力周波数が制御される
電圧制御発振器〔以下、VCOと称す〕で、この
VCO３の出力波形を第２図Ａに示す。なお、
VCO３の出力信号の基本周波数は第１図のPLL
回路が同期したとき、即ち、前記ステレオコンポ
ジツト信号中のステレオパイロツト信号と前記ス
イツチング信号の位相関係が第２図ＤとＣに示す
関係〔スイツチング信号レベルが“Ｈ”の間のス
テレオパイロツト信号成分の積分値が“０”とな
る関係〕となつたとき、76kHz（＝19kHz×４）
となる。また、第１図において、４はVCO３の
出力信号周波数を２分周する第１の分周回路で、
第１図のPLL回路が同期したときの第１の分周
回路４の出力は第２図Ｂのように基本周波数38k
Hzとなる。５はステレオ復調回路で、ステレオコ
ンポジツト信号〔第２図Ｅにステレオコンポジツ
ト信号から前記ステレオパイロツト信号成分を除
去した信号波形を示す〕から左チヤンネルと右チ
ヤンネルの音声信号を復調するものである。すな
わち、第２図Ｂに示す信号で第２図Ｅに示す信号
をスイツチングすれば左チヤンネル音声信号が、
また、第２図Ｂの位相反転した信号で第２図Ｅの
信号をスイツチングすれば右チヤンネル音声信号
がそれぞれ復調される。６は第１の分周回路４出
力を再度２分周して第２図Ｃに示すように基本周
波数19kHzのスイツチング信号を出力する第２の
分周回路で、この第２の分周回路６の出力信号が
位相比較器１にスイツチング信号として印加され
ている。
オ復調の概要を示す。１は位相比較器で、入力信
号としてのステレオコンポジツト信号〔第２図Ｄ
に上記ステレオコンポジツト信号の一部であるス
テレオパイロツト信号（周波数19kHz）を示す〕
を後述のスイツチング信号〔第２図Ｃ〕によりス
イツチングし、スイツチング信号が“Ｈ”レベル
のときのステレオコンポジツト信号を位相誤差信
号とする。２はループフイルタで、位相比較器１
の出力の位相誤差信号を後述のVCO制御電圧に
変換するものである。３はループフイルタ２出力
のVCO制御電圧により出力周波数が制御される
電圧制御発振器〔以下、VCOと称す〕で、この
VCO３の出力波形を第２図Ａに示す。なお、
VCO３の出力信号の基本周波数は第１図のPLL
回路が同期したとき、即ち、前記ステレオコンポ
ジツト信号中のステレオパイロツト信号と前記ス
イツチング信号の位相関係が第２図ＤとＣに示す
関係〔スイツチング信号レベルが“Ｈ”の間のス
テレオパイロツト信号成分の積分値が“０”とな
る関係〕となつたとき、76kHz（＝19kHz×４）
となる。また、第１図において、４はVCO３の
出力信号周波数を２分周する第１の分周回路で、
第１図のPLL回路が同期したときの第１の分周
回路４の出力は第２図Ｂのように基本周波数38k
Hzとなる。５はステレオ復調回路で、ステレオコ
ンポジツト信号〔第２図Ｅにステレオコンポジツ
ト信号から前記ステレオパイロツト信号成分を除
去した信号波形を示す〕から左チヤンネルと右チ
ヤンネルの音声信号を復調するものである。すな
わち、第２図Ｂに示す信号で第２図Ｅに示す信号
をスイツチングすれば左チヤンネル音声信号が、
また、第２図Ｂの位相反転した信号で第２図Ｅの
信号をスイツチングすれば右チヤンネル音声信号
がそれぞれ復調される。６は第１の分周回路４出
力を再度２分周して第２図Ｃに示すように基本周
波数19kHzのスイツチング信号を出力する第２の
分周回路で、この第２の分周回路６の出力信号が
位相比較器１にスイツチング信号として印加され
ている。
なお、前述のように、第２図の各波形は前記
VCO３が前記ステレオコンポジツト信号に同期
した状態を示している。
VCO３が前記ステレオコンポジツト信号に同期
した状態を示している。
以上説明のように、従来のFMステレオ復調用
タイミング信号の発生はアナログPLLで行われ
ており、デイジタルPLL化は成されていない。
タイミング信号の発生はアナログPLLで行われ
ており、デイジタルPLL化は成されていない。
一方、デイジタルPLLに関して種々の提案が
成されているが、これらは一般的に入力信号を単
一信号と考えており〔単一信号でない場合には入
力に先立つて信号をフイルタリングして単一信号
とする〕、FMステレオコンポジツト信号を直接
にデイジタルPLLの入力信号とし、このコンポ
ジツト信号中の一信号であるステレオパイロツト
信号に同期させようとするたぐいのものはない。
成されているが、これらは一般的に入力信号を単
一信号と考えており〔単一信号でない場合には入
力に先立つて信号をフイルタリングして単一信号
とする〕、FMステレオコンポジツト信号を直接
にデイジタルPLLの入力信号とし、このコンポ
ジツト信号中の一信号であるステレオパイロツト
信号に同期させようとするたぐいのものはない。
発明の目的
本発明はFMステレオ復調に際して前記アナロ
グPLLと同一動作をデイジタル的に行なわせる
ことができるデイジタルPLL方法を提供するこ
とを目的とする。
グPLLと同一動作をデイジタル的に行なわせる
ことができるデイジタルPLL方法を提供するこ
とを目的とする。
更に本発明は、ステレオ復調信号中からステレ
オパイロツト信号をも除去できるデイジタル
PLL方法を提供することを目的とする。
オパイロツト信号をも除去できるデイジタル
PLL方法を提供することを目的とする。
発明の構成
本発明のデイジタルPLL方法は、デイジタル
可変分周器出力から１／fs（fs≒76kHz）の時間間
隔のタイミングパルスPTを作り、このタイミン
グパルスPTのタイミングでFMステレオコンポジ
ツト信号をデイジタル変換した出力を順次、…
DA(i-1)，DB(i-1)，DC(i-1)，DD(i-1)，DAi，DBi，DCi
，
DDi，DA(i+1)，DB(i+1)…とするとき、 PSN＝DAN−DBN−DCN＋DDN 但し、Ｎは（ｉ−２），（ｉ−１），ｉ，（ｉ＋
１），…のPSN値を４／fs周期毎に算出し、この
PSN値を前記FMステレオコンポジツト信号中の
ステレオパイロツト信号と前記タイミングパルス
PTとの間の位相誤差信号として位相同期ループ
を動作させると共に、４／fs周期毎に、 LPN＝DAN＋DBN−DCN−DDN のLPN値を算出し、これを積分したLPM値をステ
レオコンポジツト信号中より除去すべきステレオ
パイロツト信号レベルとすることを特徴とする。
可変分周器出力から１／fs（fs≒76kHz）の時間間
隔のタイミングパルスPTを作り、このタイミン
グパルスPTのタイミングでFMステレオコンポジ
ツト信号をデイジタル変換した出力を順次、…
DA(i-1)，DB(i-1)，DC(i-1)，DD(i-1)，DAi，DBi，DCi
，
DDi，DA(i+1)，DB(i+1)…とするとき、 PSN＝DAN−DBN−DCN＋DDN 但し、Ｎは（ｉ−２），（ｉ−１），ｉ，（ｉ＋
１），…のPSN値を４／fs周期毎に算出し、この
PSN値を前記FMステレオコンポジツト信号中の
ステレオパイロツト信号と前記タイミングパルス
PTとの間の位相誤差信号として位相同期ループ
を動作させると共に、４／fs周期毎に、 LPN＝DAN＋DBN−DCN−DDN のLPN値を算出し、これを積分したLPM値をステ
レオコンポジツト信号中より除去すべきステレオ
パイロツト信号レベルとすることを特徴とする。
実施例の説明
以下本発明のデイジタルPLL方法を具体的な
一実施例に基づいて説明する。
一実施例に基づいて説明する。
第３図はデイジタルPLL回路の構成図を示す。
７は後述の可変分周器１１出力によつて入力信号
としてのステレオコンポジツト信号を１／fs（こ
こでfs＝76kHz）なる周期でサンプルホールドし、
これをデジタル変換するアナログ−デジタル変換
器〔以下、ADCと称す〕、８は加減算回路で、
ADC７の出力データを、順にDA(i-1)，DB(i-1)，
DC(i-1)，DD(i-1)，DAi，DBi，DCi，DDi，DA(i+1)，
DB(i+1)，…とした場合に、 PSN＝DAN−DBN−DCN＋DDN 但し、ｉ：整数，Ｎ：…，（ｉ−１），ｉ，（ｉ
＋１）…なるPSN値を４／fsの周期で計算するも
のである。９は加減算回路８出力のPSN値を入力
信号とし第５図のフローチヤートに従つて処理し
て後述の分周比を決定する処理回路、１０は周波
数Ｎ・fsの信号を出力する固定周波数発振器、１
１は固定周波数発振器１０の出力を処理回路９出
力によつて決定される分周比のＮまたは（Ｎ＋
１）または（Ｎ−１）によつて分周する可変分周
器である。
７は後述の可変分周器１１出力によつて入力信号
としてのステレオコンポジツト信号を１／fs（こ
こでfs＝76kHz）なる周期でサンプルホールドし、
これをデジタル変換するアナログ−デジタル変換
器〔以下、ADCと称す〕、８は加減算回路で、
ADC７の出力データを、順にDA(i-1)，DB(i-1)，
DC(i-1)，DD(i-1)，DAi，DBi，DCi，DDi，DA(i+1)，
DB(i+1)，…とした場合に、 PSN＝DAN−DBN−DCN＋DDN 但し、ｉ：整数，Ｎ：…，（ｉ−１），ｉ，（ｉ
＋１）…なるPSN値を４／fsの周期で計算するも
のである。９は加減算回路８出力のPSN値を入力
信号とし第５図のフローチヤートに従つて処理し
て後述の分周比を決定する処理回路、１０は周波
数Ｎ・fsの信号を出力する固定周波数発振器、１
１は固定周波数発振器１０の出力を処理回路９出
力によつて決定される分周比のＮまたは（Ｎ＋
１）または（Ｎ−１）によつて分周する可変分周
器である。
なお、加減算回路８，処理回路９などはシグナ
ルプロセツサを用いれば一体化が可能であるが、
ここでは機能別に区分して説明されている。
ルプロセツサを用いれば一体化が可能であるが、
ここでは機能別に区分して説明されている。
また、上記デイジタルPLLが位相誤差「零」
で同期した場合、前記ADC７の出力のDAN，DBN，
DCN，DDNのうち、DAN，DCNは左チヤンネル音声
信号成分とパイロツト信号成分を、DBN，DDNは
右チヤンネル音声信号成分とパイロツト信号成分
を持つこととする。従つて、前記DAN，DBN，
DCN，DDN中からパイロツト信号成分を除去すれ
ば、それぞれ左、右チヤンネル音声信号成分のみ
となる。
で同期した場合、前記ADC７の出力のDAN，DBN，
DCN，DDNのうち、DAN，DCNは左チヤンネル音声
信号成分とパイロツト信号成分を、DBN，DDNは
右チヤンネル音声信号成分とパイロツト信号成分
を持つこととする。従つて、前記DAN，DBN，
DCN，DDN中からパイロツト信号成分を除去すれ
ば、それぞれ左、右チヤンネル音声信号成分のみ
となる。
次に、第５図のフローチヤートを説明する前
に、このような処理が必要な理由をデイジタル
PLLの位相比較動作において説明する。
に、このような処理が必要な理由をデイジタル
PLLの位相比較動作において説明する。
ステレオコンポジツト信号Scは次式で表わさ
れる。
れる。
Sc＝（Ｌ＋Ｒ）＋Ｐ・sinωP・ｔ
＋（Ｌ−Ｒ）sinωS・ｔ
Ｌ：左チヤンネル音声信号、Ｒ：右チヤンネル
音声信号、Ｐ：パイロツト信号振幅、ωP：パイ
ロツト信号角周波数で、ここでは2π×19kHz、
ωS：サブキヤリア角周波数で、ここでは2π×38k
Hzである。ここで、Ｐ・sinωP・ｔで表わされる
パイロツト信号SPのみに着目し、DAN′，DBN′，
DCN′，DDN′を、パイロツト信号SPがωP・ｔ＝
π／４，3π／４，5π／４，7π／４なるタイミングで
サンプル ホールドした信号をデジタル変換した値とする
と、 となる。また、サンプリングの上記タイミングか
らのずれの位相換算値をΔθとすると、PSN′とΔθ
の関係は第４図のようになる。即ち、第３図のデ
イジタルPLLが入力信号中のパイロツト信号に
前記位相関係で同期しているときは、前記PSN値
中の19kHzパイロツト信号成分相当値PSN′は零と
なり、位相が進んでいる（Δθ＞０）のときは
PSN′＜０，位相が遅れている（Δθ＜０）のとき
はPSN′＞０となる。一方、第３図デイジタルPLL
の入力信号はパイロツト信号のみではなくて、ス
テレオコンポジツト信号であるから、位相の進
み、遅れの判定はPSN′値ではなくPSN値で行なわ
ざるを得ない。上記判定をステレオコンポジツト
信号中のパイロツト信号成分以外の信号成分の影
響を無視できるようにした処理が第５図のフロー
チヤートである。
音声信号、Ｐ：パイロツト信号振幅、ωP：パイ
ロツト信号角周波数で、ここでは2π×19kHz、
ωS：サブキヤリア角周波数で、ここでは2π×38k
Hzである。ここで、Ｐ・sinωP・ｔで表わされる
パイロツト信号SPのみに着目し、DAN′，DBN′，
DCN′，DDN′を、パイロツト信号SPがωP・ｔ＝
π／４，3π／４，5π／４，7π／４なるタイミングで
サンプル ホールドした信号をデジタル変換した値とする
と、 となる。また、サンプリングの上記タイミングか
らのずれの位相換算値をΔθとすると、PSN′とΔθ
の関係は第４図のようになる。即ち、第３図のデ
イジタルPLLが入力信号中のパイロツト信号に
前記位相関係で同期しているときは、前記PSN値
中の19kHzパイロツト信号成分相当値PSN′は零と
なり、位相が進んでいる（Δθ＞０）のときは
PSN′＜０，位相が遅れている（Δθ＜０）のとき
はPSN′＞０となる。一方、第３図デイジタルPLL
の入力信号はパイロツト信号のみではなくて、ス
テレオコンポジツト信号であるから、位相の進
み、遅れの判定はPSN′値ではなくPSN値で行なわ
ざるを得ない。上記判定をステレオコンポジツト
信号中のパイロツト信号成分以外の信号成分の影
響を無視できるようにした処理が第５図のフロー
チヤートである。
次に第５図のフローチヤートを詳細に説明す
る。始めに、位相比較結果に基づくデイジタル
PLL出力信号の位相（換言すると、１／fs周期の
サンプルパルスの出力タイミング）の補正動作に
ついて説明する。可変分周器１１および処理回路
９を〔ａ−１〕と〔ａ−２〕で初期設定（Ｎ＝
NO，NP＝NN＝０，PSUM＝０）した後、４／fsに
１回の周期で更新されるデータDAN，DBN，DCN，
DDNから、 PSN＝DAN−DBN＋DCN−DDN を計算〔ａ−３〕し、PSN値の大きさを〔ａ−４〕
と〔ａ−５〕で判定する。PSN値が、 −K1PSNK1 を満足するときには、可変分周器１１の分周比Ｎ
をNOにセツト〔ａ−６〕して次のデータ更新を
持つ。
る。始めに、位相比較結果に基づくデイジタル
PLL出力信号の位相（換言すると、１／fs周期の
サンプルパルスの出力タイミング）の補正動作に
ついて説明する。可変分周器１１および処理回路
９を〔ａ−１〕と〔ａ−２〕で初期設定（Ｎ＝
NO，NP＝NN＝０，PSUM＝０）した後、４／fsに
１回の周期で更新されるデータDAN，DBN，DCN，
DDNから、 PSN＝DAN−DBN＋DCN−DDN を計算〔ａ−３〕し、PSN値の大きさを〔ａ−４〕
と〔ａ−５〕で判定する。PSN値が、 −K1PSNK1 を満足するときには、可変分周器１１の分周比Ｎ
をNOにセツト〔ａ−６〕して次のデータ更新を
持つ。
〔ａ−４〕，〔ａ−５〕において、
PSN＞K1，PSN＜−K1
の場合には、それぞれ〔ｂ−１〕，〔ｃ−１〕で
NP値、NN値をインクリメントすると共に、PSUM
値にPSN値を加える。〔ｂ−１〕または〔ｃ−１〕
を実行すると、それぞれPSUM値の大きさを〔ｂ−
２〕〔ｃ−２〕で判定する。〔ｂ−２〕でPSUM＞
K3を満足した場合には次いで分周比ＮをNO−１
にセツト〔ｂ−３〕し、PSUM値、NP値、NN値を
初期設定〔ａ−２〕して次のデータ更新を持つ。
また、〔ｃ−２〕でPSUM＜−K3を満足した場合に
は次いで分周比ＮをNO＋１セツト〔ｃ−３〕し、
初期設定〔ａ−２〕して次のデータ更新を持つ。
〔ｂ−２〕〔ｃ−２〕において、 PSUMK3，PSUM−K3 の場合にはそれぞれ〔ｂ−４〕，〔ｃ−４〕で、 NPNC，NNNC を判定し、 NP＜NC，NN＜NC の場合には何れの場合も〔ａ−６〕を実行し、次
のデータ更新〔ａ−３〕を待つ。また、〔ｂ−
４〕，〔ｃ−４〕で、 NPNC，NNNC を満足する場合には、何れの場合もNP，NN，NC
およびK2′より、 K2＝NP＋NN／NC）・K2′ を計算〔ｄ−１〕し、〔ｄ−２〕，〔ｄ−３〕で算
出されたK2値の大きさを判定する。〔ｄ−２〕で
PSUM＞K2を満足する場合、〔ｄ−３〕でPSUM＜−
K2を満足する場合には、それぞれ〔ｂ−３〕と
〔ｃ−３〕を実行し、−K2PSUMK2の場合には
分周比ＮをNOにセツト〔ｄ−４〕し、〔ｂ−３〕，
〔ｃ−３〕の実行時と同様に初期設定〔ａ−２〕
を実行する。
NP値、NN値をインクリメントすると共に、PSUM
値にPSN値を加える。〔ｂ−１〕または〔ｃ−１〕
を実行すると、それぞれPSUM値の大きさを〔ｂ−
２〕〔ｃ−２〕で判定する。〔ｂ−２〕でPSUM＞
K3を満足した場合には次いで分周比ＮをNO−１
にセツト〔ｂ−３〕し、PSUM値、NP値、NN値を
初期設定〔ａ−２〕して次のデータ更新を持つ。
また、〔ｃ−２〕でPSUM＜−K3を満足した場合に
は次いで分周比ＮをNO＋１セツト〔ｃ−３〕し、
初期設定〔ａ−２〕して次のデータ更新を持つ。
〔ｂ−２〕〔ｃ−２〕において、 PSUMK3，PSUM−K3 の場合にはそれぞれ〔ｂ−４〕，〔ｃ−４〕で、 NPNC，NNNC を判定し、 NP＜NC，NN＜NC の場合には何れの場合も〔ａ−６〕を実行し、次
のデータ更新〔ａ−３〕を待つ。また、〔ｂ−
４〕，〔ｃ−４〕で、 NPNC，NNNC を満足する場合には、何れの場合もNP，NN，NC
およびK2′より、 K2＝NP＋NN／NC）・K2′ を計算〔ｄ−１〕し、〔ｄ−２〕，〔ｄ−３〕で算
出されたK2値の大きさを判定する。〔ｄ−２〕で
PSUM＞K2を満足する場合、〔ｄ−３〕でPSUM＜−
K2を満足する場合には、それぞれ〔ｂ−３〕と
〔ｃ−３〕を実行し、−K2PSUMK2の場合には
分周比ＮをNOにセツト〔ｄ−４〕し、〔ｂ−３〕，
〔ｃ−３〕の実行時と同様に初期設定〔ａ−２〕
を実行する。
なお、上記説明におけるNC，K1，K2′，K3は
零または正の定数である。
零または正の定数である。
以上のように、処理回路９は、PSN＞K1または
PSN＜−K1となる回数（NPまたはNN）を計数す
ると共に、上記条件を満足するときのPSN値を積
算してPSUMとし、このPSUM値が、 PSUM＞K3またはPSUM＜−K3 の場合には、NP，NN値は無関係に可変分周器１
１の分周比Ｎを、 Ｎ＝NO−１またはＮ＝NO＋１ としてデイジタルVCO出力信号の位相を進ませ、
または遅らせ、 −K3PSUMK3 の場合には、NP値またはNN値の何れか一方が一
定値NCに達したとき、 K2＝（NP＋NN／NC）・K2′ なるK2値を計算し、PSUM＞K2のときにはＮ＝NO
−１としてデイジタルVCO出力位相を進ませ、
PSUM＜−K2のときにはＮ＝NO＋１としてデイジ
タルVCOの出力位相を遅らせるよう制御する。
PSN＜−K1となる回数（NPまたはNN）を計数す
ると共に、上記条件を満足するときのPSN値を積
算してPSUMとし、このPSUM値が、 PSUM＞K3またはPSUM＜−K3 の場合には、NP，NN値は無関係に可変分周器１
１の分周比Ｎを、 Ｎ＝NO−１またはＮ＝NO＋１ としてデイジタルVCO出力信号の位相を進ませ、
または遅らせ、 −K3PSUMK3 の場合には、NP値またはNN値の何れか一方が一
定値NCに達したとき、 K2＝（NP＋NN／NC）・K2′ なるK2値を計算し、PSUM＞K2のときにはＮ＝NO
−１としてデイジタルVCO出力位相を進ませ、
PSUM＜−K2のときにはＮ＝NO＋１としてデイジ
タルVCOの出力位相を遅らせるよう制御する。
このように、PSNを処理して可変分周器１１の
分周比を設定することによつて、ステレオコンポ
ジツト信号中のパイロツト信号以外の信号成分に
よる妨害を除去でき、周期的な位相誤差を実用上
全く問題のない範囲内〔ステレオ分離度が充分取
れる範囲内〕とすることができる。
分周比を設定することによつて、ステレオコンポ
ジツト信号中のパイロツト信号以外の信号成分に
よる妨害を除去でき、周期的な位相誤差を実用上
全く問題のない範囲内〔ステレオ分離度が充分取
れる範囲内〕とすることができる。
デイジタルPLL出力信号の位相（換言すると
１／fs周期のサンプルパルスの出力タイミング）
を意図的にずらすことにより、ステレオ復調の
左・右分離度を調整することについて説明する。
一定値K1，−K1，K2′，−K2′，K3，−K3値をそれ
ぞれK1＋A1，−K1＋A1，K2′＋A2，−K2′＋A2，
K3＋A3，−K3＋A3と云うように、一定値A1，
A2，A3だけオフセツトすることにより、19kHz
パイロツト信号とデイジタルVCO出力の位相を、
前記所定の位相からオフセツトして同期させるこ
とができ、これをもつてステレオ復調時の分離度
の調整に用いることができる。
１／fs周期のサンプルパルスの出力タイミング）
を意図的にずらすことにより、ステレオ復調の
左・右分離度を調整することについて説明する。
一定値K1，−K1，K2′，−K2′，K3，−K3値をそれ
ぞれK1＋A1，−K1＋A1，K2′＋A2，−K2′＋A2，
K3＋A3，−K3＋A3と云うように、一定値A1，
A2，A3だけオフセツトすることにより、19kHz
パイロツト信号とデイジタルVCO出力の位相を、
前記所定の位相からオフセツトして同期させるこ
とができ、これをもつてステレオ復調時の分離度
の調整に用いることができる。
ステレオコンポジツト信号中のパイロツト信号
レベルの抽出方法について説明する。加減算回路
８において、DAN，DBN，DCN，DDN値より、 LPN＝DAN＋DBN−DCN−DDN をも４／fs毎に計算し、このLPN値を処理回路９
において第６図に示すように積分処理することに
より、その出力値LPMをDAN，DBN，DCN，DDNから
除去すべきパイロツト信号成分レベルとし、かつ
受信電波のステレオ／モノラル判別信号とするこ
ともできる。NSは一定値〔積分定数〕である。
更に、K1，K2′，K3，A1，A2，A3値等を前記
LPM値に比例して変化させれば、FM検波回路の
感度のばらつきによるデイジタルPLLの同期状
態のばらつき〔位相誤差範囲のばらつき〕を除去
することもできる。
レベルの抽出方法について説明する。加減算回路
８において、DAN，DBN，DCN，DDN値より、 LPN＝DAN＋DBN−DCN−DDN をも４／fs毎に計算し、このLPN値を処理回路９
において第６図に示すように積分処理することに
より、その出力値LPMをDAN，DBN，DCN，DDNから
除去すべきパイロツト信号成分レベルとし、かつ
受信電波のステレオ／モノラル判別信号とするこ
ともできる。NSは一定値〔積分定数〕である。
更に、K1，K2′，K3，A1，A2，A3値等を前記
LPM値に比例して変化させれば、FM検波回路の
感度のばらつきによるデイジタルPLLの同期状
態のばらつき〔位相誤差範囲のばらつき〕を除去
することもできる。
発明の効果
以上説明のように本発明のデイジタルPLL方
法によると、ステレオコンポジツト信号をデジタ
ル変換した出力を処理して可変分周器の分周比を
設定するため、周期的な位相誤差を実用上全く問
題のない範囲内とすることができる。
法によると、ステレオコンポジツト信号をデジタ
ル変換した出力を処理して可変分周器の分周比を
設定するため、周期的な位相誤差を実用上全く問
題のない範囲内とすることができる。
また、４／fs周期毎にLPN値を算出してこれを
積分したLPM値を除去すべきパイロツト信号成分
レベルとするため、ステレオ復調信号中からステ
レオパイロツト信号をも除去できるものである。
積分したLPM値を除去すべきパイロツト信号成分
レベルとするため、ステレオ復調信号中からステ
レオパイロツト信号をも除去できるものである。
このように本発明によると、半導体技術の進歩
によつて複雑なデイジタル処理回路あるいはアナ
ログ・デジタル変換器、デジタル・アナログ変換
器等が安価にできるようになつた場合に非常に有
効なものである。
によつて複雑なデイジタル処理回路あるいはアナ
ログ・デジタル変換器、デジタル・アナログ変換
器等が安価にできるようになつた場合に非常に有
効なものである。
第１図はアナログ方式によるパイロツト信号同
期用PLL回路構成図、第２図は第１図の動作説
明波形図、第３図は本発明によるデイジタル
PLL方法の具体的な一実施例のデイジタルPLL
回路構成図、第４図は第３図の動作原理説明図、
第５図、第６図はそれぞれ第３図の要部フローチ
ヤート図である。 ７……アナログ・デイジタル変換器、８……加
減算回路、９……処理回路、１０……固定周波数
発振器、１１……可変分周器。
期用PLL回路構成図、第２図は第１図の動作説
明波形図、第３図は本発明によるデイジタル
PLL方法の具体的な一実施例のデイジタルPLL
回路構成図、第４図は第３図の動作原理説明図、
第５図、第６図はそれぞれ第３図の要部フローチ
ヤート図である。 ７……アナログ・デイジタル変換器、８……加
減算回路、９……処理回路、１０……固定周波数
発振器、１１……可変分周器。
Claims (1)
- 【特許請求の範囲】 １ デイジタル可変分周器出力から１／fs（fs≒
76kHz）の時間間隔のタイミングパルスPTを作
り、このタイミングパルスPTのタイミングでFM
ステレオコンポジツト信号をデイジタル変換した
出力を順次、…DA(i-1)，DB(i-1)，DC(i-1)，DD(i-1)，
DAi，DBi，DCi，DDi，DA(i+1)，DB(i+1)…とすると
き、 PSN＝DAN−DBN−DCN＋DDN 但し、Ｎは（ｉ−２），（ｉ−１），ｉ，（ｉ＋
１）… のPSN値を４／fs周期毎に算出し、このPSN値を前
記FMステレオコンポジツト信号中のステレオパ
イロツト信号と前記タイミングパルスPTとの間
の位相誤差信号として位相同期ループを動作させ
ると共に、４／fs周期毎に、 LPN＝DAN＋DBN−DCN−DDN のLPN値を算出し、これを積分したLPM値をステ
レオコンポジツト信号中より除去すべきステレオ
パイロツト信号レベルとするデイジタルPLL方
法。 ２ 位相同期ループを、PSN＞K1またはPSN＜−
K1（但し、K1は零または正の一定値）となる回数
NPまたはNNを計数すると共に上記条件を満足す
るときのPSN値を積算してPSUN値とし、NP値また
はNN値の一方が一定値NOに達したとき、 K2＝（NP＋NN／NC）・K′2 但し、K′2は零または正の一定値 のK2値を算出し、前記PSUN値がPSUN＞K2の条件
を満足した場合にデイジタルPLLの一部を構成
するデイジタル可変分周器出力の位相を進め、
PSUN＜−K2の条件を満足した場合に前記位相を
遅らせるよう制御することを特徴とする特許請求
の範囲第１項記載のデイジタルPLL方法。 ３ デイジタル可変分周器出力の位相を、NP値
NN値に関係なくPSUN値がPSUN＞K3（但し、K3は
K2より大きい正の一定値）の条件を満足した場
合に進め、PSUN＜−K3の条件を満足した場合に
遅らせるよう制御することを特徴とする特許請求
の範囲第１項記載のデイジタルPLL方法。 ４ FMステレオコンポジツト信号とタイミング
パルスPTとの位相関係を、K1，−k1，K2，−K2，
K3，−K3値をそれぞれK1＋A1，−K1＋A1，K2＋
A2，−K2＋A2，K3＋A3，−K3＋A3 （但し、A2＝（NP＋NN／NC）・A′2、 A′1，A′2，A3はそれぞれ正または負の一定値） のように、A1，A2，A3だけオフセツトして、ス
テレオ分離度を調整することを特徴とする特許請
求の範囲第１項、第２項および第３項記載のデイ
ジタルPLL方法。 ５ LPN値をステレオ／モノラル判別信号とする
ことを特徴とする特許請求の範囲第１項記載のデ
イジタルPLL方法。 ６ K1，K′2，K3，A1，A2，A3等の定数値をLPN
値に比例して設定することを特徴とする特許請求
の範囲第１項、第２項、第３項および第４項記載
のデイジタルPLL方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010697A JPS59135945A (ja) | 1983-01-25 | 1983-01-25 | デイジタルｐｌｌ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58010697A JPS59135945A (ja) | 1983-01-25 | 1983-01-25 | デイジタルｐｌｌ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135945A JPS59135945A (ja) | 1984-08-04 |
| JPH0518295B2 true JPH0518295B2 (ja) | 1993-03-11 |
Family
ID=11757474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58010697A Granted JPS59135945A (ja) | 1983-01-25 | 1983-01-25 | デイジタルｐｌｌ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135945A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895691B2 (ja) * | 2006-06-05 | 2012-03-14 | アロン化成株式会社 | 圧力開放式のます又はマンホールの蓋 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130902A (en) * | 1977-04-20 | 1978-11-15 | Matsushita Electric Ind Co Ltd | Fm stereo receiver |
-
1983
- 1983-01-25 JP JP58010697A patent/JPS59135945A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53130902A (en) * | 1977-04-20 | 1978-11-15 | Matsushita Electric Ind Co Ltd | Fm stereo receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59135945A (ja) | 1984-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1192643A3 (ru) | Устройство автоматической настройки полосового фильтра (его варианты) | |
| US5548244A (en) | Method and apparatus for eliminating DC offset for digital I/Q demodulators | |
| JPH07120987B2 (ja) | デジタル復調装置 | |
| KR930011590B1 (ko) | Pll 회로 | |
| US6255858B1 (en) | Phase-frequency detector and phase-locked loop circuit incorporating the same | |
| US4635103A (en) | Phase locked loop system incorporating automatic gain control | |
| US6901146B1 (en) | All-digital FM stereo demodulator and demodulation method | |
| KR100505669B1 (ko) | 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법 | |
| JPH0518295B2 (ja) | ||
| JP2001095005A5 (ja) | ||
| US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
| US4145663A (en) | Digital synchronous detectors using time division for extracting carrier wave and demodulated signals | |
| US6914945B2 (en) | Clock recovery circuit | |
| JPH0542857B2 (ja) | ||
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
| JP2977456B2 (ja) | 多相ｐｓｋ信号復号装置 | |
| US5652769A (en) | Costas loop and data identification apparatus | |
| CA1293032C (en) | Fully digital phase-locked loop | |
| JPH0542856B2 (ja) | ||
| SU1614120A1 (ru) | Устройство тактовой синхронизации | |
| JPS63164531A (ja) | 完全ディジタルフェーズロックループ | |
| JPH09154152A (ja) | サンプリングクロック再生回路 | |
| JPH0653829A (ja) | オーバーサンプリングａ／ｄ変換器 | |
| JPH01274548A (ja) | 復調装置 |