JPH05175748A - 歪発生回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は小型かつ安価に構成することができる
歪発生回路を提供することを目的とする。 【構成】入力信号がエミッタ接地増幅手段のベース端に
供給されることにより、エミッタ接地増幅手段のコレク
タ端と、エミッタ端とから位相の１８０°ずれた同レベ
ルの信号が出力され、第１及び第２コレクタ接地増幅手
段のベース端に供給されるようにし、また、第２コレク
タ接地増幅手段のベース端に供給される信号には歪発生
手段から発生した歪が合成されるようにし、第１コレク
タ接地増幅手段のコレクタ端から出力される無歪の信号
と、第２コレクタ接地増幅手段のコレクタ端から出力さ
れる歪を含んだ信号とが合成され、ここで双方の信号の
基本波成分が打ち消され、歪Ｎのみが出力端子から出力
されるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は無線装置等に用いられる
プリディストータを構成する歪発生回路に関する。

【０００２】近年、無線装置においては、変調方式の多
値化に伴い増幅器等で発生する歪が問題となっている。
このためプリディストータによって、増幅器等で発生す
る歪を打ち消すための歪を予め信号に与えておき、その
発生する歪を補償することが行われている。

【０００３】しかし、プリディストータの構成要素であ
る歪発生回路はその構造上サイズが大きくなり、また高
価格になると言った欠点を有しているので、その欠点を
補うことのできる歪発生回路が要望されている。

【０００４】

【従来の技術】プリディストータに用いられる従来の歪
発生回路を図８に示し、その説明を行う。

【０００５】図８に示す歪発生回路は、１つの信号を２
つに分岐するハイブリッド回路１と、信号が入力される
と歪を発生するアンプによる歪発生部２と、信号を遅延
する同軸ケーブルによる遅延線３と、２つの入力信号の
位相を１８０度ずらす１８０度ハイブリッド回路（図に
は単にハイブリッド回路と記入）４とを有して構成され
ている。

【０００６】このような歪発生回路においては、まず、
入力端子Ｔ１に供給される入力信号Ｓ１が、ハイブリッ
ド回路１によって２つに分岐される。分岐された一方の
信号Ｓ２が歪発生部２に入力されることによって歪が生
じ、この生じた歪と信号Ｓ２成分から成る信号Ｓ３が歪
発生部２から出力され、１８０度ハイブリッド回路４の
一方の入力端に供給される。

【０００７】分岐された他方の信号Ｓ４は遅延線３によ
り所定時間遅延されて１８０度ハイブリッド回路４の他
方の入力端に供給される。この遅延によって信号Ｓ４
が、信号Ｓ３と同時に１８０度ハイブリッド回路４に供
給されるようになっている。

【０００８】１８０°ハイブリッド回路４では、信号Ｓ
３と信号Ｓ４とが合成される。この時、歪を含んだ信号
Ｓ３と無歪の信号Ｓ４との位相が１８０°ずれるので、
入力信号Ｓ１に基づく基本波成分が打ち消されて歪Ｎの
みが１８０°ハイブリッド回路４から出力端子Ｔ２へ出
力されることになる。

【０００９】

【発明が解決しようとする課題】ところで、上述した歪
発生回路においては、無歪信号Ｓ４を所定時間遅延させ
るための遅延線３が長くなるので、その分、大きなスペ
ースが必要となり回路全体が大きくなると言った問題が
ある。

【００１０】また、遅延線３に長い同軸ケーブルを使用
し、かつ、ハイブリッド回路を基板上にマイクロストリ
ップ線路等によって形成するために価格が高くなると言
った問題がある。

【００１１】本発明は、このような点に鑑みてなされた
ものであり、小型かつ安価に構成することができる歪発
生回路を提供することを目的としている。

【００１２】

【課題を解決するための手段】図１に本発明の歪発生回
路の原理図を示す。この歪発生回路は、電気及び電子装
置から発生する不用な歪を打ち消すための歪を発生する
ものである。

【００１３】図１において、１１はエミッタ接地増幅手
段であり、そのベース端が、入力信号Ｓ１が供給される
入力端子Ｔ１に接続されている。１２は第１コレクタ接
地増幅手段であり、そのベース端に、エミッタ接地増幅
手段１１のコレクタ端が接続されている。

【００１４】１３は第２コレクタ接地増幅手段であり、
そのベース端に、エミッタ接地増幅手段１１のエミッタ
端が接続されている。１４は歪を発生する歪発生手段で
あり、エミッタ接地増幅手段１２と第２コレクタ接地増
幅手段１３との間に接続されている。

【００１５】第１及び第２コレクタ接地増幅手段１２，
１３のエミッタ端は、歪Ｎを出力する出力端子Ｔ２に接
続されている。また、第１及び第２コレクタ接地増幅手
段１２，１３の各々のベース端に供給される信号レベル
が同一レベルとなるように、エミッタ接地増幅手段１１
の増幅度を予め設定することが好ましい。

【００１６】

【作用】上述した本発明の歪発生回路によれば、信号Ｓ
１がエミッタ接地増幅手段１１のベース端に供給される
ことにより、エミッタ接地増幅手段１１のコレクタ端
と、エミッタ端とから位相の１８０°ずれた同レベルの
信号が出力され、第１及び第２コレクタ接地増幅手段１
２，１３のベース端に供給される。

【００１７】第２コレクタ接地増幅手段１３のベース端
に供給される信号には歪発生手段１４から発生した歪が
合成されている。従って、第１コレクタ接地増幅手段１
２のコレクタ端から出力される信号は無歪であるが、第
２コレクタ接地増幅手段１３のコレクタ端から出力され
る信号は歪を含んでおり、それら各信号が合成されて出
力端子Ｔ２から出力される際には、１８０°位相のずれ
た基本波成分が打ち消されるので、歪Ｎのみが出力され
ることになる。

【００１８】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の第１実施例による歪発生回
路の構成を示す図である。

【００１９】この図において、破線枠１１にエミッタ接
地増幅器が構成され、破線枠１２に第１コレクタ接地増
幅器、破線枠１３に第２コレクタ接地増幅器、破線枠１
４に歪発生部が構成されている。

【００２０】以下全体の回路構成を説明する。信号Ｓ１
が供給される入力端子Ｔ１には、直流阻止用コンデンサ
Ｃ１を介してエミッタ接地増幅器１１を構成するトラン
ジスタＴＲ１のベース端が接続されている。また、トラ
ンジスタＴＲ１のベース端は、一方が接地され、他方が
電源Ｖｃｃに接続されたバイアス供給抵抗器Ｒ１，Ｒ２
の接続点に接続されている。

【００２１】トランジスタＴＲ１のコレクタ端は、バイ
アス供給抵抗器Ｒ３を介して電源Ｖｃｃに接続されると
共に、第１コレクタ接地増幅器１２を構成するトランジ
スタＴＲ２のベース端に接続されている。

【００２２】また、トランジスタＴＲ１のエミッタ端
は、バイアス供給抵抗器Ｒ４を介して接地されると共
に、歪発生部１４を構成する直流阻止用コンデンサＣ２
の一端、及び第２コレクタ接地増幅器１３を構成するト
ランジスタＴＲ３のベース端に接続されている。

【００２３】トランジスタＴＲ２のコレクタ端は電源Ｖ
ｃｃに接続されている。そのエミッタ端は直列接続され
たバイアス供給抵抗器Ｒ５，Ｒ６と更にバイアス供給抵
抗器Ｒ６と並列接続されたバイパス用コンデンサＣ３を
介して接地されると共に、直列接続された直流阻止用コ
ンデンサＣ４及びバイアス供給抵抗器Ｒ７を介して出力
端子Ｔ２に接続されている。

【００２４】トランジスタＴＲ３のコレクタ端は電源Ｖ
ｃｃに接続されており、エミッタ端はバイアス供給抵抗
器Ｒ８を介して接地されると共に、直列接続された直流
阻止用コンデンサＣ５及びバイアス供給抵抗器Ｒ９を介
して出力端子Ｔ２に接続されている。

【００２５】前記したコンデンサＣ２の他端は、抵抗器
Ｒ１０の一端に接続され、抵抗器Ｒ１０の他端は、並列
接続されたダイオードＤ１のアノード端、及びダイオー
ドＤ２のカソード端に接続されている。また、ダイオー
ドＤ１のカソード端、及びダイオードＤ２のアノード端
はそれぞれ接地されている。

【００２６】このように構成された歪発生回路の動作を
説明する。入力端子Ｔ１に供給された信号Ｓ１はコンデ
ンサＣ１を介してトランジスタＴＲ１のベース端に供給
され、これによってトランジスタＴＲ２のベース端に信
号Ｓ２として導かれると共に、トランジスタＴＲ３のベ
ース端に信号Ｓ２′として導かれる。

【００２７】信号Ｓ２及びＳ２′はトランジスタＴＲ１
によって位相が１８０°ずれる。また、信号Ｓ２，Ｓ
２′のレベル比は抵抗器Ｒ３とＲ４との抵抗比で決定す
るので、この時、信号Ｓ２とＳ２′とのレベルが同レベ
ルとなるように抵抗器Ｒ３、Ｒ４の抵抗値が予め設定さ
れているものとする。

【００２８】また、信号Ｓ２′には、歪発生部１４から
発生する歪が合成される。その歪は、トランジスタＴＲ
１のエミッタ電流が、歪発生部１４のコンデンサＣ２、
抵抗器Ｒ１０を介して各ダイオードＤ１，Ｄ２に供給さ
れた際にダイオードＤ１を＋側の脈流が通過し、ダイオ
ードＤ２を−側の脈流が通過する際に各ダイオードＤ
１，Ｄ２の指数関数特性に応じて生じるものである。

【００２９】信号Ｓ２及びＳ２′が、トランジスタＴＲ
２及びＴＲ３のベース端に各々供給されることによっ
て、トランジスタＴＲ２から信号Ｓ１の基本波成分を有
する無歪の信号Ｓ３が出力され、トランジスタＴＲ３か
ら信号Ｓ１の基本波成分及び歪成分を有する信号Ｓ３′
が出力される。

【００３０】信号Ｓ３はコンデンサＣ４、抵抗器Ｒ７を
通過し、信号Ｓ３′はコンデンサＣ５、抵抗器Ｒ９を通
過した後、結合部１５で合成される。この合成時にあっ
て各信号Ｓ３，Ｓ３′の基本波成分は位相が１８０°ず
れているので打ち消され、歪成分のみが現れる。

【００３１】従って、この歪発生回路の出力端子Ｔ２か
らは歪Ｎのみが出力されることになる。以上説明した第
１実施例による歪発生回路は、複数の受動素子、能動素
子及びそれらを接続する配線パターンによって構成する
ことができるので、図８に示した従来回路よりも小型に
かつ安価に構成することができる。

【００３２】次に、第２実施例を図３を参照して説明す
る。但し、この図３において上述した図２の第１実施例
の各部に対応する部分には同一の符号を付し、その説明
を省略する。

【００３３】第２実施例の歪発生回路が第１実施例の歪
発生回路と異なる点は、歪発生部の構成を変更した点に
ある。即ち、図３に示す破線枠１６で囲む歪発生部は、
直流阻止用コンデンサＣ６の一端がトランジスタＴＲ１
のエミッタ端とトランジスタＴＲ３のベース端との間に
接続され、他端が、並列接続されたダイオードＤ３のカ
ソード端、ダイオードＤ４のアノード端及び抵抗器Ｒ１
１の一端に接続され、また、ダイオードＤ３のアノード
端、ダイオードＤ４のカソード端及び抵抗器Ｒ１１の他
端がそれぞれ接地されて構成されている。

【００３４】この構成においても第１実施例と同様に歪
を発生させ、信号Ｓ２′に歪成分を合成することができ
るので、第１実施例と同様な効果を得ることが可能とな
る。次に、第３実施例を図４を参照して説明する。但
し、この図４において上述した図２の第１実施例の各部
に対応する部分には同一の符号を付し、その説明を省略
する。

【００３５】この第３実施例の歪発生回路においても歪
発生部の構成を変更した点に特徴がある。図４に示す破
線枠１７で囲む部分が第３実施例の歪発生部である。こ
の歪発生部１７は、直流阻止用コンデンサＣ７の一端が
トランジスタＴＲ１のエミッタ端とトランジスタＴＲ３
のベース端との間接続され、他端に抵抗器Ｒ１２の一端
が接続され、抵抗器Ｒ１２の他端が、並列関係にあるダ
イオードＤ５のカソード端、ダイオードＤ６のアノード
端に接続され、また、ダイオードＤ５のアノード端が接
地され、ダイオードＤ６のアノード端が直流阻止用コン
デンサＣ８を介して接地され、更には、ダイオードＤ６
とコンデンサＣ８との間に、一端が端子Ｔ３に接続され
たチョークコイルＬ１の他端が接続されて構成されてい
る。

【００３６】この歪発生部１７の特徴とするところは、
端子Ｔ３に所望のバイアス電圧Ｖｂを印加することによ
って発生する歪の種類を任意に変えることができる点に
ある。

【００３７】そもそもこの歪発生回路の出力端Ｔ２から
出力される歪Ｎは、産業上の利用分野にも記述したよう
に、伝送装置の増幅器等で発生する歪を打ち消すための
ものであるが、その増幅器から発生する歪は３次相互変
調歪が主なものである。

【００３８】このため、歪発生部１７からは３次相互変
調歪が発生するようにするのがベストである。歪発生部
１７においては、バイアス電圧Ｖｂを印加することによ
って任意の歪を発生することができるので、ダイオード
の特性の３次の歪みを発生するところにバイアス点がく
るようにバイアス電圧Ｖｂを印加すればよい。

【００３９】従って、第３実施例における歪発生部１７
によれば所望とする歪Ｎを任意に発生させることができ
る。次に、第４実施例を図５を参照して説明する。但
し、この図５において上述した図２の第１実施例の各部
に対応する部分には同一の符号を付し、その説明を省略
する。

【００４０】この第４実施例が第１実施例と異なる点
は、破線枠１７で示す増幅度設定部を設けた点にある。
増幅度設定部１７は、トランジスタＴＲ１の増幅度を変
えることにより信号Ｓ２とＳ２′のレベル比を変更する
ためのものであり、トランジスタＴＲ１のコレクタ端と
トランジスタＴＲ２のベース端との間に、直流阻止用コ
ンデンサＣ９の一端が接続され、コンデンサＣ９の他端
に、その一端が接地された可変抵抗器Ｒｖが接続される
ことによって構成されている。

【００４１】この増幅度設定部１７によれば、各信号Ｓ
２とＳ２′のレベルをより正確に合わせることができる
ので、出力端子Ｔ２から歪Ｎのみをより正確に取り出す
ことが出来る。

【００４２】次に、第５実施例を図６を参照して説明す
る。この図６に示す第５実施例は図３に示した第２実施
例の構成用件の他に、図５に示した第４実施例の増幅度
設定部１７を設けて構成したものであり、第２実施例で
説明した効果に加えて、第４実施例で説明したと同様な
効果を得ることが出来る。

【００４３】図７に示す第６実施例においても、図４に
示した第３実施例の構成用件の他に、図５に示した第４
実施例の増幅度設定部１７を設けて構成したものであ
り、第３実施例で説明した効果に加えて、第４実施例で
説明したと同様な効果を得ることが出来る。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
歪発生回路を小型かつ安価に構成することができる効果
がある。

【００４５】また、所望とする種類の歪（例えば３次相
互変調歪）をより正確に得ることができる効果がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１実施例による歪発生回路の構成を
示す回路図である。

【図３】本発明の第２実施例による歪発生回路の構成を
示す回路図である。

【図４】本発明の第３実施例による歪発生回路の構成を
示す回路図である。

【図５】本発明の第４実施例による歪発生回路の構成を
示す回路図である。

【図６】本発明の第５実施例による歪発生回路の構成を
示す回路図である。

【図７】本発明の第６実施例による歪発生回路の構成を
示す回路図である。

【図８】従来例による歪発生回路の構成を示す回路図で
ある。

【符号の説明】

１１ エミッタ接地増幅手段 １２ 第１コレクタ接地増幅手段 １３ 第３コレクタ接地増幅手段 １４ 歪発生手段 Ｔ１ 入力端子 Ｔ２ 出力端子 Ｓ１ 入力信号 Ｎ 歪

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電気及び電子装置から発生する不用な歪
   を打ち消すための歪を発生する歪発生回路において、 入力信号(S1)が供給される入力端子(T1)にベース端が接
   続されたエミッタ接地増幅手段(11)と、 該エミッタ接地増幅手段(11)のコレクタ端に、そのベー
   ス端が接続された第１コレクタ接地増幅手段(12)と、 該エミッタ接地増幅手段(11)のエミッタ端に、そのベー
   ス端が接続された第２コレクタ接地増幅手段(13)と、 歪を発生し、且つ該エミッタ接地増幅手段(12)と該第２
   コレクタ接地増幅手段(13)との間に接続された歪発生手
   段(14)とを具備し、 前記第１及び第２コレクタ接地増幅手段(12,13) のエミ
   ッタ端を出力端子(T2)に接続して構成したことを特徴と
   する歪発生回路。
2. 【請求項２】 前記第１及び第２コレクタ接地増幅手段
   (12,13) の各々のベース端に供給される信号レベルが同
   一レベルとなるように、前記エミッタ接地増幅手段(11)
   の増幅度を設定したことを特徴とする請求項１記載の歪
   発生回路。
3. 【請求項３】 前記エミッタ接地増幅手段(11)のコレク
   タ端とアース間に、コンデンサと可変抵抗手段を直列に
   接続した増幅度設定手段を設け、該エミッタ接地増幅手
   段(11)の増幅度を該増幅度設定手段により任意に可変で
   きるようにしたことを特徴とする請求項１記載の歪発生
   回路。
4. 【請求項４】 前記歪発生手段を、 前記エミッタ接地増幅手段(11)のエミッタ端及び前記第
   ２コレクタ接地増幅手段(13)のベース端を接続する線路
   とアースとの間に、コンデンサと、抵抗器と、逆並列接
   続されたダイオードとを直列に接続して構成したことを
   特徴とする請求項１又は３記載の歪発生回路。
5. 【請求項５】 前記歪発生手段を、 前記エミッタ接地増幅手段(11)のエミッタ端及び前記第
   ２コレクタ接地増幅手段(13)のベース端を接続する線路
   とアースとの間に、コンデンサと、逆並列接続されたダ
   イオードに並列接続された抵抗器から成る並列回路と
   を、直列に接続して構成したことを特徴とする請求項１
   又は３記載の歪発生回路。
6. 【請求項６】 前記歪発生手段を、 前記エミッタ接地増幅手段(11)のエミッタ端及び前記第
   ２コレクタ接地増幅手段(13)のベース端を接続する線路
   とアースとの間に、第１コンデンサと、抵抗器と、逆並
   列接続されたダイオードの一方に第２コンデンサが直列
   接続され、かつ該第２コンデンサと一方のダイオード間
   に、一端に任意のバイアス電圧が供給されるコイルが接
   続されて成る回路とを、直列に接続して構成したことを
   特徴とする請求項１又は３記載の歪発生回路。