JPH05174088A - Circuit diagram preparing device - Google Patents

Circuit diagram preparing device

Info

Publication number
JPH05174088A
JPH05174088A JP3338968A JP33896891A JPH05174088A JP H05174088 A JPH05174088 A JP H05174088A JP 3338968 A JP3338968 A JP 3338968A JP 33896891 A JP33896891 A JP 33896891A JP H05174088 A JPH05174088 A JP H05174088A
Authority
JP
Japan
Prior art keywords
circuit diagram
wiring
block
parasitic
diagram information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3338968A
Other languages
Japanese (ja)
Other versions
JP2830563B2 (en
Inventor
Yutaka Kobayashi
小林裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3338968A priority Critical patent/JP2830563B2/en
Publication of JPH05174088A publication Critical patent/JPH05174088A/en
Application granted granted Critical
Publication of JP2830563B2 publication Critical patent/JP2830563B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To realize a circuit diagram generating device which can prepare simply an easily understandable circuit diagram. CONSTITUTION:A circuit diagram information generating means 20 is provided with a wiring attribute adding means 24 for adding as an attribute such as, for instance, R=10OMEGA, C=5muF instead of arranging one by one a parasitic element (parasitic resistor, capacitor) provided on a wiring between function blocks and a circuit diagram information output means 26 for outputting circuit diagram information 102a for adding the wiring attribute in such a manner. Also, the means may include an automatic parasitic element arranging means 27 and a real circuit diagram information output means 28 for generating and outputting real circuit diagram information 103 necessary for the arrangement of the parasitic element. Accordingly, the labor and time for arranging one by one the parasitic element are saved, and also, it does not occur that the parasitic element is mistaken for the factor element, and an easily understandable drawing is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータを用いて
電子回路の設計を行うコンピュータエィデッドデザイン
(CAD)に利用され、特に、集積回路の回路図作成装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in computer-aided design (CAD) for designing electronic circuits using a computer, and more particularly to a circuit diagram drawing device for integrated circuits.

【0002】[0002]

【従来の技術】従来、集積回路製作用の回路図作成にお
いては、回路図作成用ソフトウェア(回路図エディタ)
が広く用いられる。これら回路図エディタでの回路図作
成方式によって、機能別のブロックや回路素子と、それ
らを接続するための配線とで構成された回路図を作成す
ることができる。この場合、ブロックや回路素子を接続
する配線については電気的に理想的な特性を持つことと
し、その配線の持つ実際の電気的諸性質については考慮
に入れずに、意図した回路図を作成する。また、配線の
持つ実際の電気的諸性質を回路図中に表現するために、
その諸性質を表す機能別ブロックや回路素子を回路図中
に陽に表現する。
2. Description of the Related Art Conventionally, in creating a circuit diagram for manufacturing an integrated circuit, circuit diagram creating software (circuit diagram editor)
Is widely used. By using the circuit diagram creation method in these circuit diagram editors, it is possible to create a circuit diagram composed of functional blocks and circuit elements and wirings for connecting them. In this case, the wiring that connects the blocks and circuit elements should have electrical ideal characteristics, and the intended circuit diagram should be created without considering the actual electrical properties of the wiring. . Also, in order to express the actual electrical properties of the wiring in the circuit diagram,
Functional blocks and circuit elements that express their properties are explicitly shown in the circuit diagram.

【0003】図4はかかる従来の回路図作成装置の要部
を示すブロック構成図である。本従来例は、回路図設計
データ101を入力して回路図情報102を作成出力す
る回路図情報作成手段30と、補助記憶装置40とを備
えている。そして、回路図情報作成手段30は、素子・
ブロック配置手段31、配線手段32、素子属性付加手
段33、寄生素子配置手段34、寄生素子属性付加手段
35、ルールチェック手段36、および回路図情報出力
手段37を含んでいる。
FIG. 4 is a block diagram showing a main part of such a conventional circuit diagram creating apparatus. This conventional example includes circuit diagram information creating means 30 for inputting circuit diagram design data 101 and creating and outputting circuit diagram information 102, and an auxiliary storage device 40. Then, the circuit diagram information creating means 30
It includes block placement means 31, wiring means 32, element attribute addition means 33, parasitic element placement means 34, parasitic element attribute addition means 35, rule check means 36, and circuit diagram information output means 37.

【0004】次に、本従来例の動作について図5に示す
流れ図を参照して説明する。
Next, the operation of this conventional example will be described with reference to the flow chart shown in FIG.

【0005】初めに、素子・ブロック配置手段31によ
り、回路図設計データ101を入力して、要素素子およ
び機能ブロックの配置を行う(ステップS11)。次
に、配線手段32により、素子、ブロック間の配線およ
び入、出力配線を行う(ステップS12、S13)。そ
して、素子属性付加手段33により、素子に属性を付加
し(ステップS14)、寄生素子配置手段34により配
線の寄生素子の配置を行い(ステップS15)、寄生素
子属性付加手段35により配置したそれぞれの寄生素子
に属性を付加する(ステップS16)。そして、ルール
チェック手段36によりルールチェックを行い(ステッ
プS17)、最後に、回路図情報出力手段37により回
路図情報102を出力する(ステップS18)。
First, the element / block arranging means 31 inputs the circuit diagram design data 101 to arrange element elements and functional blocks (step S11). Next, the wiring means 32 performs wiring between elements and blocks, and input / output wiring (steps S12 and S13). Then, the element attribute adding means 33 adds an attribute to the element (step S14), the parasitic element arranging means 34 arranges the parasitic element of the wiring (step S15), and the parasitic element attribute adding means 35 arranges each element. An attribute is added to the parasitic element (step S16). Then, the rule check means 36 performs a rule check (step S17), and finally the circuit diagram information output means 37 outputs the circuit diagram information 102 (step S18).

【0006】図6はこのようにして作成された回路図情
報102の一例を示す回路図である。
FIG. 6 is a circuit diagram showing an example of the circuit diagram information 102 thus created.

【0007】図6において、機能ブロック1は入力信号
を入力配線7および8から入力し、出力信号をブロック
間配線4および5に出力する。ブロック間配線4は機能
ブロック2に入力信号を伝達するために接続され、ブロ
ック間配線5は機能ブロック3に入力信号を伝達するた
めに接続される。機能ブロック3は入力信号をブロック
間配線5および入力配線9から入力し、出力信号をブロ
ック間配線6に出力する。ブロック間配線6は機能ブロ
ック2に入力信号を伝達するために接続される。機能ブ
ロック2は入力信号をブロック間配線4および6から入
力し、出力信号を出力配線10に出力する。
In FIG. 6, the functional block 1 inputs an input signal from the input wirings 7 and 8 and outputs an output signal to the inter-block wirings 4 and 5. The inter-block wiring 4 is connected to the functional block 2 for transmitting an input signal, and the inter-block wiring 5 is connected to the functional block 3 for transmitting an input signal. The functional block 3 inputs an input signal from the inter-block wiring 5 and the input wiring 9, and outputs an output signal to the inter-block wiring 6. The inter-block wiring 6 is connected to the functional block 2 for transmitting an input signal. The functional block 2 inputs an input signal from the inter-block wirings 4 and 6 and outputs an output signal to the output wiring 10.

【0008】ここで、各ブロック間配線4、5および6
の持つ寄生抵抗および容量を陽に回路図中に示すため、
ブロック間配線4には、寄生抵抗11、および寄生容量
12が接続され、それぞれ属性として抵抗値10Ω、お
よび容量値5μFが付加されていることが、それぞれの
素子に対して引かれた矢印によって表されている。同様
にして、ブロック間配線5には、寄生抵抗13、および
寄生容量14が接続され、それぞれ抵抗値8Ω、および
容量値15μFが付加され、ブロック間配線6には、寄
生抵抗15および寄生容量16が接続され、それぞれ抵
抗値15Ωおよび容量値2μFが付加されている。
Here, the inter-block wirings 4, 5 and 6 are provided.
Since the parasitic resistance and capacitance of is explicitly shown in the circuit diagram,
A parasitic resistance 11 and a parasitic capacitance 12 are connected to the inter-block wiring 4, and a resistance value of 10Ω and a capacitance value of 5 μF are added as attributes, which are indicated by arrows drawn for the respective elements. Has been done. Similarly, a parasitic resistance 13 and a parasitic capacitance 14 are connected to the inter-block wiring 5, a resistance value of 8Ω and a capacitance value of 15 μF are respectively added, and a parasitic resistance 15 and a parasitic capacitance 16 are added to the inter-block wiring 6. Are connected, and a resistance value of 15Ω and a capacitance value of 2 μF are added respectively.

【0009】また、作成された図面から、自動的に、回
路が正しく動作するか検証するためのソフトウェア(回
路シミュレータ)への入力を作成することができる。
Further, it is possible to automatically create an input to software (circuit simulator) for verifying whether the circuit operates correctly from the created drawing.

【0010】[0010]

【発明が解決しようとする課題】現在の微細化された集
積回路においては、配線の持つ抵抗値や容量値を無視す
ることはできない。例えば、アナログ回路の場合、各デ
バイスや配線の存在する位置によってそれらの電気的性
質が変化するため、その情報を回路図を作成する段階で
あらかじめ予想して付加しなければならないのが現状で
ある。このため、単に機能別ブロックを配線で結んだだ
けの回路図では正しい検証(回路シミュレーション)を
行うことができない。
In the current miniaturized integrated circuits, the resistance value and capacitance value of the wiring cannot be ignored. For example, in the case of an analog circuit, the electrical properties of each device and the wiring change depending on the location of the wiring, so that the information must be predicted and added at the stage of creating a circuit diagram. . Therefore, correct verification (circuit simulation) cannot be performed with a circuit diagram in which functional blocks are simply connected by wiring.

【0011】しかし、従来の回路図作成装置を用いた回
路図の作成では、配線の持つ電気的性質を陽に回路図中
に示すため、図6の例に示すように、そのために必要な
素子を配置し、必要な配線を接続するための手間がかか
る欠点があった。
However, in the preparation of a circuit diagram using the conventional circuit diagram preparation device, the electrical properties of the wiring are explicitly shown in the circuit diagram, and therefore, as shown in the example of FIG. However, there is a drawback that it takes a lot of time to arrange and connect the necessary wiring.

【0012】さらに、配線に接続された素子が回路の働
きを示すものなのか配線の電気的性質を表すものなのか
判別がつきにくく、回路図の理解がしにくいというよう
に、回路を正しく動作させるための回路図を作成する上
で、不必要な考慮をしなければならない欠点があった。
Further, it is difficult to determine whether the element connected to the wiring exhibits the function of the circuit or the electrical property of the wiring, and it is difficult to understand the circuit diagram so that the circuit operates correctly. There is a drawback in that unnecessary consideration must be taken in creating a circuit diagram for this purpose.

【0013】本発明の目的は、前記の欠点を除去するこ
とにより、理解しやすい回路図を簡単に作成できる回路
図作成装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit diagram creating device which can easily create a circuit diagram which is easy to understand by eliminating the above-mentioned drawbacks.

【0014】[0014]

【課題を解決するための手段】本発明は、回路図設計デ
ータを入力し回路図を作成し回路図情報を出力する回路
図情報作成手段を備えた回路図作成装置において、前記
回路図作成手段は、回路図中の機能ブロック間を接続す
るブロック間配線に対してその有する寄生素子を属性と
して付加し前記回路図情報として出力する手段を含むこ
とを特徴とする。
According to the present invention, there is provided a circuit diagram creating device comprising circuit diagram information creating means for receiving circuit diagram design data, creating a circuit diagram, and outputting circuit diagram information. Is characterized in that it includes means for adding a parasitic element included in the inter-block wiring connecting the functional blocks in the circuit diagram as an attribute and outputting it as the circuit diagram information.

【0015】[0015]

【作用】本発明は、ブロック間配線が有する寄生素子
(寄生抵抗、容量)について、寄生素子を配置すること
をせずに、その属性(抵抗および容量の符号と値)を当
該ブロック間配線に矢印して示すことで表示を行う。
According to the present invention, the parasitic elements (parasitic resistance, capacitance) of the inter-block wiring have the attribute (sign and value of resistance and capacitance) of the inter-block wiring without arranging the parasitic element. Display is performed by indicating with an arrow.

【0016】これにより、回路図は見やすいものとな
り、また寄生素子を要素素子と間違うこともなくなる。
As a result, the circuit diagram becomes easy to see, and the parasitic elements are not mistaken for the element elements.

【0017】なお、他ツール用に寄生素子の配置された
実図面情報を必要とするときには、前記回路図情報に付
加された属性により自動的に寄生素子の配置を行うこと
ができる。
When the actual drawing information in which the parasitic elements are arranged for another tool is required, the parasitic elements can be automatically arranged by the attribute added to the circuit diagram information.

【0018】[0018]

【実施例】以下、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1は本発明の一実施例の要部を示すブロ
ック構成図である。
FIG. 1 is a block diagram showing the essential parts of an embodiment of the present invention.

【0020】本実施例は、回路図設計データ101を入
力し回路図を作成し回路図情報102aを出力する。素
子・ブロック配置手段21、配線手段22、素子属性付
加手段23およびルールチェック手段25を含む回路図
情報作成手段20と、補助記憶装置40とを備えた回路
図作成装置において、本発明の特徴とするところの、回
路図情報作成手段20は、回路図中の機能ブロック間を
接続するブロック間配線に対してその有する寄生素子を
属性として付加し回路図情報として出力する手段として
の、配線属性付加手段24と回路図情報出力手段26と
を含み、さらに、この出力された回路図情報に、ブロッ
ク間配線に対してその付加された属性に基づき当該寄生
素子を配置した他ツールに対する実回路図情報103を
作成出力する手段としての、寄生素子自動配置手段27
および実回路図情報出力手段28を含んでいる。
In this embodiment, circuit diagram design data 101 is input to create a circuit diagram and circuit diagram information 102a is output. In the circuit diagram creating device including the circuit diagram information creating device 20 including the device / block arranging device 21, the wiring device 22, the device attribute adding device 23, and the rule checking device 25, the features of the present invention are provided. On the other hand, the circuit diagram information creating means 20 adds wiring attributes as means for adding parasitic elements included in the inter-block wiring connecting the functional blocks in the circuit diagram as attributes and outputting as circuit diagram information. Means 24 and circuit diagram information output means 26, and further, actual circuit diagram information for other tools in which the parasitic element is arranged based on the attribute added to the inter-block wiring in the output circuit diagram information. Parasitic element automatic placement means 27 as means for creating and outputting 103
And an actual circuit diagram information output means 28.

【0021】次に、本実施例の動作について図2に示す
流れ図を参照して説明する。
Next, the operation of this embodiment will be described with reference to the flow chart shown in FIG.

【0022】初めに、素子・ブロック配置手段21によ
り、回路図設計データ101を入力して、要素素子およ
び機能ブロックの配置を行う(ステップS1)。次に、
配線手段22により、素子、ブロック間の配線および
入、出力配線を行う(ステップS2)。そして、素子属
性付加手段23により素子に属性を付加し(ステップS
4)、配線属性付加手段24により、ブロック間配線に
その有する寄生素子の属性を付加する(ステップS
5)。その後、ルールチェック手段25により所定のル
ールチェックを行い(ステップS6)、回路図情報出力
手段26により、この作成チェックされた幾何学的な回
路図情報102aを出力する(ステップS7)。
First, the element / block arranging means 21 inputs the circuit diagram design data 101 to arrange element elements and functional blocks (step S1). next,
Wiring means 22 performs wiring between elements and blocks, and input / output wiring (step S2). Then, the element attribute adding means 23 adds an attribute to the element (step S
4) The attribute of the parasitic element of the wiring is added to the wiring between blocks by the wiring attribute adding means 24 (step S).
5). Thereafter, the rule checking means 25 performs a predetermined rule check (step S6), and the circuit diagram information output means 26 outputs the geometric circuit diagram information 102a whose creation has been checked (step S7).

【0023】そして、この幾何学的な回路図情報102
aを他ツール用の実回路図情報103に変える場合に
は、寄生素子自動配置手段27により、回路図情報10
2aのブロック間配線に付加された寄生素子の属性に基
づき自動的に寄生素子の配置を行い(ステップS8、S
9)、この寄生素子の配置された他ツール用の実回路図
情報103を出力する(ステップS10)。
Then, this geometrical circuit diagram information 102
When a is changed to the actual circuit diagram information 103 for another tool, the parasitic element automatic placement means 27 causes the circuit diagram information 10
The parasitic elements are automatically arranged based on the attributes of the parasitic elements added to the inter-block wiring of 2a (steps S8, S
9), the actual circuit diagram information 103 for another tool in which the parasitic element is arranged is output (step S10).

【0024】図3はこのようにして作成された回路図情
報102aの一例を示す回路図である。
FIG. 3 is a circuit diagram showing an example of the circuit diagram information 102a created in this way.

【0025】従来例で説明した図6と同様に、機能ブロ
ック1は入力信号を入力配線7および8から入力し、出
力信号をブロック間配線4および5に出力する。ブロッ
ク間配線4は機能ブロック2に入力信号を伝達するため
に接続され、ブロック間配線5は機能ブロック3に入力
信号を伝達するために接続される。機能ブロック3は入
力信号をブロック間配線5および入力配線9から入力
し、出力信号をブロック間配線6に出力する。ブロック
間配線6は機能ブロック2に入力信号を伝達するために
接続される。機能ブロック2は入力信号をブロック間配
線4および6から入力し、出力信号を出力配線10に出
力する。
Similar to FIG. 6 described in the conventional example, the functional block 1 inputs an input signal from the input wirings 7 and 8 and outputs an output signal to the inter-block wirings 4 and 5. The inter-block wiring 4 is connected to the functional block 2 for transmitting an input signal, and the inter-block wiring 5 is connected to the functional block 3 for transmitting an input signal. The functional block 3 inputs an input signal from the inter-block wiring 5 and the input wiring 9, and outputs an output signal to the inter-block wiring 6. The inter-block wiring 6 is connected to the functional block 2 for transmitting an input signal. The functional block 2 inputs an input signal from the inter-block wirings 4 and 6 and outputs an output signal to the output wiring 10.

【0026】ここで、ブロック間配線4には、「R=1
0Ω、C=5μF」が配線の属性として付加されている
ことが、ブロック間配線4に対して引かれた矢印によっ
て表されている。同様に、ブロック間配線5には、「R
=8Ω、C=15μF」、ブロック間配線6には、「R
=15Ω、C=2μF」が配線の属性として付加されて
いることが矢印によって表されている。
The inter-block wiring 4 has "R = 1".
The fact that “0Ω, C = 5 μF” is added as an attribute of the wiring is indicated by the arrow drawn to the inter-block wiring 4. Similarly, for the inter-block wiring 5,
= 8Ω, C = 15 μF ”, and the inter-block wiring 6 has“ R
= 15Ω, C = 2 μF ”is added as an attribute of the wiring by the arrow.

【0027】図3から明らかなように、本実施例による
回路図情報102aは、ブロック間配線の有する寄生素
子を、実際に配置することなく、属性として付加してい
るため、見やすい回路図が得られるとともに、寄生素子
を要素素子と間違うようなこともなくなる。
As is apparent from FIG. 3, in the circuit diagram information 102a according to the present embodiment, since the parasitic element of the inter-block wiring is added as an attribute without actually arranging it, an easy-to-read circuit diagram can be obtained. In addition, the parasitic element is not mistaken for the element element.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
回路の動作を決定する部分と配線に対して寄生している
部分との区別のはっきりした理解しやすい回路図情報
を、寄生した要素を素子として回路図に配置、配線する
手間を無くすことで、簡単に作成することができ、その
効果は大である。
As described above, according to the present invention,
By eliminating the trouble of arranging and wiring the circuit diagram information that makes the distinction between the part that determines the operation of the circuit and the part parasitic to the wiring clear and easy to understand, parasitic elements as elements in the circuit diagram, It can be created easily and its effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の要部を示すブロック構成
図。
FIG. 1 is a block diagram showing a main part of an embodiment of the present invention.

【図2】その動作を示す流れ図。FIG. 2 is a flowchart showing the operation.

【図3】その回路図情報102aの一例を示す回路図。FIG. 3 is a circuit diagram showing an example of circuit diagram information 102a.

【図4】従来例の要部を示すブロック構成図。FIG. 4 is a block diagram showing a main part of a conventional example.

【図5】その動作を示す流れ図。FIG. 5 is a flowchart showing the operation.

【図6】その回路図情報102の一例を示す回路図。FIG. 6 is a circuit diagram showing an example of the circuit diagram information 102.

【符号の説明】[Explanation of symbols]

1、2、3 機能ブロック 4、5、6 ブロック間配線 7、8、9 入力配線 10 出力配線 11、13、15 寄生抵抗 12、14、16 寄生容量 20、30 回路図情報作成手段 21、31 素子・ブロック配置手段 22、32 配線手段 23、33 素子属性付加手段 24 配線属性付加手段 25、36 ルールチェック手段 26、37 回路図情報出力手段 27 寄生素子自動配置手段 28 実回路図情報出力手段 34 寄生素子配置手段 35 寄生素子属性付加手段 40 補助記憶装置 101 回路図設計データ 102、102a 回路図情報 103 実回路図情報 S1〜S10、S11〜S18 ステップ 1, 2, 3 Functional blocks 4, 5, 6 Inter-block wiring 7, 8, 9 Input wiring 10 Output wiring 11, 13, 15 Parasitic resistance 12, 14, 16 Parasitic capacitance 20, 30 Circuit diagram information creation means 21, 31 Element / block arranging means 22, 32 Wiring means 23, 33 Element attribute adding means 24 Wiring attribute adding means 25, 36 Rule checking means 26, 37 Circuit diagram information outputting means 27 Parasitic element automatic arranging means 28 Actual circuit diagram information outputting means 34 Parasitic element arranging means 35 Parasitic element attribute adding means 40 Auxiliary storage device 101 Circuit diagram design data 102, 102a Circuit diagram information 103 Actual circuit diagram information S1 to S10, S11 to S18 Steps

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 回路図設計データを入力し回路図を作成
し回路図情報を出力する回路図情報作成手段を備えた回
路図作成装置において、 前記回路図作成手段は、回路図中の機能ブロック間を接
続するブロック間配線に対してその有する寄生素子を属
性として付加し前記回路図情報として出力する手段を含
むことを特徴とする回路図作成装置。
1. A circuit diagram creating apparatus comprising circuit diagram information creating means for inputting circuit diagram design data, creating a circuit diagram, and outputting circuit diagram information, wherein the circuit diagram creating means is a functional block in the circuit diagram. A circuit diagram creating apparatus comprising means for adding a parasitic element included in the inter-block wiring connecting between the elements as an attribute and outputting it as the circuit diagram information.
【請求項2】 請求項1記載の回路図作成装置におい
て、 その出力された回路図情報を入力し、前記ブロック間配
線に対してその付加された属性に基づき当該寄生素子を
配置した実回路図情報を作成出力する手段を含むことを
特徴とする回路図作成装置。
2. The circuit diagram creation device according to claim 1, wherein the output circuit diagram information is input, and the parasitic element is arranged based on the attribute added to the inter-block wiring. A circuit diagram creation device comprising means for creating and outputting information.
JP3338968A 1991-12-20 1991-12-20 Circuit diagram creation device Expired - Lifetime JP2830563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3338968A JP2830563B2 (en) 1991-12-20 1991-12-20 Circuit diagram creation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3338968A JP2830563B2 (en) 1991-12-20 1991-12-20 Circuit diagram creation device

Publications (2)

Publication Number Publication Date
JPH05174088A true JPH05174088A (en) 1993-07-13
JP2830563B2 JP2830563B2 (en) 1998-12-02

Family

ID=18323032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3338968A Expired - Lifetime JP2830563B2 (en) 1991-12-20 1991-12-20 Circuit diagram creation device

Country Status (1)

Country Link
JP (1) JP2830563B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146142A (en) * 2006-12-06 2008-06-26 Nec Corp Designing method and system for printed board for electronic circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367372A (en) * 1989-08-04 1991-03-22 Dainippon Printing Co Ltd Verification method for integrated circuit mask pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367372A (en) * 1989-08-04 1991-03-22 Dainippon Printing Co Ltd Verification method for integrated circuit mask pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146142A (en) * 2006-12-06 2008-06-26 Nec Corp Designing method and system for printed board for electronic circuit

Also Published As

Publication number Publication date
JP2830563B2 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
US6292766B1 (en) Simulation tool input file generator for interface circuitry
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
US20080141194A1 (en) Check support apparatus, method, and computer product
US20080141183A1 (en) CAD apparatus, method, and computer product for designing printed circuit board
JP2001175702A (en) Method for designing circuit
US20080140323A1 (en) Check support apparatus and computer product
JP2830563B2 (en) Circuit diagram creation device
WO2004059537A1 (en) Product design support system, product design support method, and program
JP4589207B2 (en) Circuit design electrical check system
JP2004013821A (en) Semiconductor integrated circuit designing method and device
JP3219066B2 (en) Analog part deletion information addition system
JP2001249954A (en) Schematics preparation device for electrical and electronic circuit
JP2776267B2 (en) Circuit output method
JPS6126243A (en) Output device for circuit connection check of lsi artwork data
JP2848031B2 (en) Schematic editor
JPH07262233A (en) Method and device for deciding form of element in analog lsi
JP2946682B2 (en) Integrated circuit design equipment
JPH1139377A (en) Method for verifying semiconductor integrated circuit, device for verifying semiconductor integrated circuit and computer readable recording medium recording verification program of semiconductor integrated circuit
JP2822677B2 (en) Electronic circuit design equipment
JPH05242179A (en) Circuit diagram editor system
JP2004013851A (en) Lsi design support system and program
JPH05266126A (en) Test data terminal name conversion system
JPH11175580A (en) Integrated circuit designing device
JPH07182401A (en) Designing support device for printed circuit board
JPH0778195A (en) Data updating system in circuit design cad