JP3219066B2 - Analog part deletion information addition system - Google Patents
Analog part deletion information addition systemInfo
- Publication number
- JP3219066B2 JP3219066B2 JP00233599A JP233599A JP3219066B2 JP 3219066 B2 JP3219066 B2 JP 3219066B2 JP 00233599 A JP00233599 A JP 00233599A JP 233599 A JP233599 A JP 233599A JP 3219066 B2 JP3219066 B2 JP 3219066B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- deletion
- analog component
- circuit diagram
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子回路のハード
ウエア記述を自動生成するハードウエア自動生成方式に
係り、特に、論理検証に必要のないアナログ部品に対し
て、ハードウエア記述自動生成に有効な削除情報を付与
するための、アナログ部品削除情報付与システムに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic hardware generation method for automatically generating a hardware description of an electronic circuit, and is particularly effective for automatically generating a hardware description for an analog component not required for logic verification. The present invention relates to an analog component deletion information providing system for providing detailed deletion information.
【0002】[0002]
【従来の技術】従来、この種のハードウエア記述生成方
式においては、抵抗やコンデンサなどの論理を持たない
アナログ部品が混在しない、いわゆる論理部品だけで構
成する回路図から、回路の論理機能を表すハードウエア
記述を自動生成している。あるいは、電子回路の回路
図、例えば、論理回路を表現する回路図データから接続
情報のみをを抽出して、回路の論理機能を表すハードウ
エア記述を自動生成している。この場合は、論理検証に
必要とされないアナログ部品を削除してからハードウエ
ア記述を自動生成する必要がある。2. Description of the Related Art Conventionally, in this type of hardware description generation system, the logic function of a circuit is represented by a circuit diagram composed of only so-called logic components in which analog components having no logic such as resistors and capacitors are not mixed. The hardware description is automatically generated. Alternatively, only connection information is extracted from a circuit diagram of an electronic circuit, for example, circuit diagram data representing a logic circuit, and a hardware description representing a logic function of the circuit is automatically generated. In this case, it is necessary to automatically generate a hardware description after deleting analog parts not required for logic verification.
【0003】例えば、特開平6ー68198号公報で
は、論理部品とアナログ部品が混在する回路図から、回
路構成認識手段によってアナログ部品を認識し、且つア
ナログ部品削除手段によってアナログ部品を削除した
後、論理回路を再構築している。このようなアナログ部
品削除ハードウェア記述生成方式では、抵抗部品など論
理検証に必要のないアナログ部品を削除した論理検証用
の電子回路図と、実際の電子回路図とを個別に用意し、
これらの回路図を二重に管理する必要がある。また、特
開平9ー237289号公報では、電子回路の回路図上
において、抵抗部品など論理検証に必要のないアナログ
部品に対して、ハードウェア記述自動生成に有効な削除
情報を付加することによって、回路図情報を変更するこ
となく、電子回路の回路図から論理検証用のハードウエ
ア記述の自動生成を可能にしている。これによって、実
際の電子回路の回路図と論理検証用の電子回路図を二重
に管理する必要はなくなる。For example, in Japanese Patent Laid-Open Publication No. Hei 6-68198, after analog components are recognized by a circuit configuration recognizing unit and analog components are deleted by an analog component deleting unit from a circuit diagram in which logical components and analog components are mixed, The logic circuit is being rebuilt. In such an analog component deletion hardware description generation method, an electronic circuit diagram for logic verification in which analog components unnecessary for logic verification such as a resistance component are deleted and an actual electronic circuit diagram are separately prepared.
These circuit diagrams need to be managed twice. In Japanese Patent Application Laid-Open No. 9-237289, on the circuit diagram of an electronic circuit, deletion information effective for automatic hardware description generation is added to analog parts that are not necessary for logic verification such as resistance parts. It is possible to automatically generate a hardware description for logic verification from a circuit diagram of an electronic circuit without changing circuit diagram information. This eliminates the need to manage the circuit diagram of the actual electronic circuit and the electronic circuit diagram for logic verification in duplicate.
【0004】[0004]
【発明が解決しようとする課題】ところが、特開平9ー
237289号公報の技術では、全ての電子回路の回路
図内のアナログ部品に対して、人手によって削除情報を
付加しなければならない。このため、間違えて削除情報
を付与してしまい、正確なハードウエア記述の自動生成
が行われない危険性もある。また、特開平6ー6819
8公報では、アナログ部品の削除ルールが追加できない
ため、認識できないアナログ部品に関しては、削除する
ために手作業が加わるなどの問題がある。However, in the technique disclosed in Japanese Patent Application Laid-Open No. Hei 9-237289, deletion information must be manually added to analog parts in circuit diagrams of all electronic circuits. For this reason, there is a risk that deletion information may be mistakenly added and automatic generation of an accurate hardware description may not be performed. Also, Japanese Patent Application Laid-Open No. 6-6819
In Japanese Unexamined Patent Publication No. 8 (1995) -189, there is a problem that an analog component deletion rule cannot be added, so that an unrecognizable analog component requires manual work to be deleted.
【0005】本発明は、このような事情に鑑みてなされ
たものであり、その目的は、論理検証に必要ないアナロ
グ部品に対して、ハードウエア記述自動生成に有効な削
除情報を自動的に付与することにより、ハードウエア記
述の自動生成における生産性及び信頼性の向上を図るこ
とにある。The present invention has been made in view of such circumstances, and a purpose of the present invention is to automatically add, to analog components not required for logic verification, deletion information effective for automatically generating a hardware description. Accordingly, the object is to improve productivity and reliability in automatic generation of a hardware description.
【0006】[0006]
【課題を解決するための手段】本発明のアナログ部品削
除情報付与システムは、抵抗部品など論理検証に必要の
ないアナログ部品に、ハードウェア記述自動生成に有効
な削除情報を電子回路の回路図上で自動付加する。同時
に、削除ルールデータも追加登録することによって、新
しい削除ルールにも対応できるようにしたことを特徴と
する。According to the present invention, there is provided an analog component deletion information providing system which adds, on a circuit diagram of an electronic circuit, deletion information effective for automatically generating a hardware description to an analog component such as a resistance component which is not necessary for logic verification. To add automatically. At the same time, by additionally registering deletion rule data, a new deletion rule can be handled.
【0007】すなわち、請求項1に係るアナログ部品削
除情報付与システムは、電子回路が表現された回路図デ
ータと、回路図に含まれるアナログ部品の種類を表すア
ナログ部品情報データと、回路図からアナログ部品を削
除するルールを記述した削除ルールデータとが格納され
たデータ記憶手段と、該データ記憶手段に記憶された回
路図データから論理接続を抽出する論理接続抽出手段
と、該論理接続抽出手段により抽出された論理接続か
ら、前記アナログ部品情報データを参照して、部品毎に
アナログ部品であるか否かを判定するアナログ部品認識
手段と、該アナログ部品認識手段により認識されたアナ
ログ部品に対して、前記削除ルールデータを参照して、
前記回路図データから削除すべきアナログ部品である旨
を表す削除データを付加する削除情報付加手段とから構
成されてなり、前記データ記憶手段には、さらに、該削
除情報付加手段によってアナログ部品に削除データが付
加された削除情報付加回路図データが格納されることを
特徴とする。That is, the analog component deletion information adding system according to the first aspect provides circuit diagram data representing an electronic circuit and an analog component representing the type of analog component included in the circuit diagram.
Data storage means storing analog component information data and deletion rule data describing a rule for deleting an analog component from a circuit diagram; and a logical connection for extracting a logical connection from the circuit diagram data stored in the data storage means Extracting means; analog component recognizing means for determining whether or not each component is an analog component by referring to the analog component information data from the logical connection extracted by the logical connection extracting means; For the analog part recognized by the means, with reference to the deletion rule data,
And a deletion information adding unit for adding deletion data indicating that the component is an analog component to be deleted from the circuit diagram data. The data storage unit further includes a deletion information adding unit for deleting the analog component. It is characterized by storing deletion information addition circuit diagram data to which data has been added.
【0008】[0008]
【0009】[0009]
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。図1は本発明のアナログ部品
削除情報付与システムの一実施の形態を示す構成図であ
る。この図の構成は、例えば、エンジニアリング・ワー
クステーション(EWS)上に実装されるものである。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram showing an embodiment of an analog component deletion information adding system according to the present invention. The configuration shown in this drawing is implemented on, for example, an engineering workstation (EWS).
【0010】図1において、10は入出力装置、11は
演算処理装置、12はデータ記憶装置であり、データ記
憶装置12は、電子回路を表現する回路図データ13
と、アナログ部品の種類を表すアナログ部品情報データ
14と、回路図からアナログ部品を削除するルールを記
述した削除ルールデータ15と、ハードウェア記述自動
生成に有効な削除情報が付加された削除情報付加回路図
データ16とを格納している。また、17は本発明を実
現するための削除情報付加手段であり、ソフトウェアプ
ログラムによって構成されている。また、削除情報付加
手段17は、論理接続抽出手段18と、アナログ部品認
識手段19と、削除情報付加手段20とを含み、演算処
理装置11の処理により実現している。In FIG. 1, 10 is an input / output device, 11 is an arithmetic processing unit, 12 is a data storage device, and the data storage device 12 is circuit diagram data 13 representing an electronic circuit.
, Analog component information data 14 representing the type of analog component, deletion rule data 15 describing a rule for deleting the analog component from the circuit diagram, and deletion information addition to which deletion information effective for automatically generating hardware description is added. The circuit diagram data 16 is stored. Reference numeral 17 denotes a deletion information adding unit for realizing the present invention, which is constituted by a software program. The deletion information adding unit 17 includes a logical connection extracting unit 18, an analog component recognizing unit 19, and a deletion information adding unit 20, and is realized by the processing of the arithmetic processing unit 11.
【0011】図2は、図1に示すアナログ部品削除情報
付与システムの処理の流れを示すフロチャートである。
また、図3は、本発明の実施の形態を説明するための具
体的な回路例である。したがって、図1、図2及び図3
を用いて実施の形態を説明する。図3(a)に示す回路
図データ[Aa]は、部品A1および部品A2で構成さ
れ、部品A1は論理検証に不要な抵抗部品であり、部品
A2は論理回路素子であり、抵抗A1の一端と信号線と
が、部品A2の一端に接続されている。また、図3
(b)に示す回路図データ[Ba]は、部品B1、部品
B2および部品B3とによって構成されている。この場
合は、論理回路素子の部品B1の一端と論理回路素子の
部品B3との間に、抵抗の部品B2が接続されている。FIG. 2 is a flowchart showing a processing flow of the analog component deletion information adding system shown in FIG.
FIG. 3 is a specific circuit example for describing an embodiment of the present invention. Therefore, FIGS. 1, 2 and 3
The embodiment will be described with reference to FIG. The circuit diagram data [Aa] shown in FIG. 3A includes a component A1 and a component A2, where the component A1 is a resistance component unnecessary for logic verification, the component A2 is a logic circuit element, and one end of the resistor A1. And the signal line are connected to one end of the component A2. FIG.
The circuit diagram data [Ba] shown in (b) is composed of a component B1, a component B2, and a component B3. In this case, a resistor component B2 is connected between one end of the logic circuit element component B1 and the logic circuit element component B3.
【0012】先ず、論理接続抽出手段18により、回路
図データ13の接続情報を抽出する(ステップS1、以
下、ステップは省略)。次に、アナログ部品認識手段1
9により、アナログ部品情報データ14に基づいて、抽
出された接続情報から、部品毎にアナログ部品であるか
どうかの判定を行う(S2)。ここでアナログ部品を認
識すれば(S2,YES)、削除ルールデータ15に基
づいて、付加する削除情報の種類を決定する(S3)。
そして、削除情報付加手段20より、削除情報付加回路
図データ16に基づいて、回路図データ[Aa]の部品
(抵抗)A1に削除情報D1を付加し、回路図データ
[Ba]の部品(抵抗)B2に削除情報D2を付加する
(S4)。このような処理が、回路図データ13の論理
検証が終了するまで繰り返し行われる(S5)。このよ
うにして、アナログ部品に対して定められた削除情報が
付加された削除情報付加回路図データ16が得られる。First, the connection information of the circuit diagram data 13 is extracted by the logical connection extracting means 18 (step S1, hereinafter, steps are omitted). Next, analog component recognition means 1
According to 9, based on the analog component information data 14, it is determined whether or not each component is an analog component from the extracted connection information (S2). If the analog component is recognized (S2, YES), the type of the deletion information to be added is determined based on the deletion rule data 15 (S3).
The deletion information adding means 20 adds the deletion information D1 to the component (resistance) A1 of the circuit diagram data [Aa] based on the deletion information addition circuit diagram data 16, and adds the component (resistance) of the circuit diagram data [Ba]. 3.) Add deletion information D2 to B2 (S4). Such processing is repeated until the logic verification of the circuit diagram data 13 is completed (S5). In this way, the deletion information added circuit diagram data 16 to which the deletion information determined for the analog component is added is obtained.
【0013】これによって、例えば、図3(a)の回路
図データ[Aa]では、削除情報D1が付加されている
部品(抵抗)A1は自動的に削除され、論理回路素子で
ある部品A2の端子には信号線のみが接続された回路図
となる。同様に、図3(b)の回路図データ[Ba]で
は、削除情報D2が付加されている部品(抵抗)B2は
自動的に削除され、論理回路素子である部品B1と部品
B2とが直接接続された回路図となる。このようにして
生成された論理回路図に基づいて、図示しないハードウ
エア記述生成手段が、電子回路のハードウエア記述を自
動生成する。Thus, for example, in the circuit diagram data [Aa] of FIG. 3A, the component (resistance) A1 to which the deletion information D1 is added is automatically deleted, and the component A2 which is a logic circuit element is deleted. This is a circuit diagram in which only signal lines are connected to terminals. Similarly, in the circuit diagram data [Ba] of FIG. 3B, the component (resistance) B2 to which the deletion information D2 is added is automatically deleted, and the components B1 and B2, which are the logic circuit elements, are directly connected. It is a connected circuit diagram. Based on the logic circuit diagram generated in this way, a hardware description generation unit (not shown) automatically generates a hardware description of the electronic circuit.
【0014】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、データ記憶装置及び削除情報付与
手段は、図1に示した構成ブロックに限るものではな
く、アナログ部品に削除情報を自動的に付与することが
できる手段であれば、どのような構成であっても本発明
の範囲に入ることは云うまでもない。The embodiment described above is an example for explaining the present invention, and the present invention is not limited to the above-described embodiment, and various modifications are possible within the scope of the invention. is there. For example, the data storage device and the deletion information adding unit are not limited to the configuration blocks shown in FIG. 1, but may have any configuration as long as the unit can automatically add deletion information to analog parts. However, it goes without saying that it falls within the scope of the present invention.
【0015】[0015]
【発明の効果】以上説明したように、本発明のアナログ
部品削除情報付与システムによれば、抵抗部品など論理
検証に必要のないアナログ部品に対して、ハードウェア
記述自動生成に有効な削除情報を、電子回路の回路図に
自動的に付加することができる。これによって、削除ル
ールデータによって間違えた削除情報を付与する危険性
も無くなる。また、削除ルールデータを追加登録するこ
とによって、新しい削除ルールにも対応することができ
る。しかも、削除情報は全て自動的に付加されるので、
ハードウエア記述の自動生成における生産性及び信頼性
の向上を図ることができる。As described above, according to the analog component deletion information providing system of the present invention, deletion information effective for hardware description automatic generation is provided for analog components not required for logic verification such as resistance components. Can be automatically added to the circuit diagram of the electronic circuit. As a result, there is no danger of giving incorrect deletion information according to the deletion rule data. Further, by additionally registering deletion rule data, it is possible to cope with a new deletion rule. Moreover, all the deletion information is automatically added,
The productivity and the reliability in the automatic generation of the hardware description can be improved.
【図1】 本発明のアナログ部品削除情報付与システム
の一実施の形態を示す構成図である。FIG. 1 is a configuration diagram illustrating an embodiment of an analog component deletion information providing system according to the present invention.
【図2】 図1に示すアナログ部品削除情報付与システ
ムの処理の流れを示すフロチャートである。FIG. 2 is a flowchart showing a processing flow of the analog component deletion information adding system shown in FIG. 1;
【図3】 本発明の実施の形態を説明するための具体的
な回路例である。FIG. 3 is a specific circuit example for describing an embodiment of the present invention.
10…入出力装置、11…演算処理装置、12…データ
記憶装置、13…回路図データ、14…アナログ部品情
報データ、15…削除ルールデータ、16…削除情報付
加回路図データ、17…削除情報付加手段、18…論理
接続抽出手段、19…アナログ部品認識手段、20…削
除情報付加手段Reference Signs List 10: input / output device, 11: arithmetic processing device, 12: data storage device, 13: circuit diagram data, 14: analog component information data, 15: deletion rule data, 16: deletion information added circuit diagram data, 17: deletion information Adding means, 18: logical connection extracting means, 19: analog component recognizing means, 20: deletion information adding means
Claims (1)
部品に、ハードウェア記述の自動生成に有効な削除情報
を付加して、前記電子回路のハードウェア記述の自動生
成を支援するアナログ部品削除情報付与システムにおい
て、 電子回路が表現された回路図データと、回路図に含まれ
るアナログ部品の種類を表すアナログ部品情報データ
と、回路図からアナログ部品を削除するルールを記述し
た削除ルールデータとが格納されたデータ記憶手段と、 該データ記憶手段に記憶された回路図データから論理接
続を抽出する論理接続抽出手段と、 該論理接続抽出手段により抽出された論理接続から、前
記アナログ部品情報データを参照して、部品毎にアナロ
グ部品であるか否かを判定するアナログ部品認識手段
と、 該アナログ部品認識手段により認識されたアナログ部品
に対して、前記削除ルールデータを参照して、前記回路
図データから削除すべきアナログ部品である旨を表す削
除データを付加する削除情報付加手段と、 から構成されてなり、 前記データ記憶手段には、さらに、該削除情報付加手段
によってアナログ部品に削除データが付加された削除情
報付加回路図データが格納されることを特徴とするアナ
ログ部品削除情報付与システム。1. An analog component deletion for supporting automatic generation of a hardware description of an electronic circuit by adding deletion information effective for automatically generating a hardware description to an analog component described in a circuit diagram of the electronic circuit. In the information providing system, circuit diagram data representing an electronic circuit and analog component information data representing the type of analog component included in the circuit diagram
And data storage means for storing deletion rule data describing a rule for deleting an analog component from a circuit diagram; logical connection extraction means for extracting a logical connection from the circuit diagram data stored in the data storage means; An analog component recognizing unit that determines whether or not each component is an analog component by referring to the analog component information data from the logical connection extracted by the logical connection extracting unit; And a deletion information adding unit for adding deletion data indicating that the analog component is an analog component to be deleted from the circuit diagram data with reference to the deletion rule data for the analog component. The storage means further stores deletion information addition circuit diagram data in which deletion data has been added to the analog component by the deletion information addition means. Analog components deletion information imparting system characterized by being accommodated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00233599A JP3219066B2 (en) | 1999-01-07 | 1999-01-07 | Analog part deletion information addition system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00233599A JP3219066B2 (en) | 1999-01-07 | 1999-01-07 | Analog part deletion information addition system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000200297A JP2000200297A (en) | 2000-07-18 |
JP3219066B2 true JP3219066B2 (en) | 2001-10-15 |
Family
ID=11526449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00233599A Expired - Fee Related JP3219066B2 (en) | 1999-01-07 | 1999-01-07 | Analog part deletion information addition system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3219066B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009574A (en) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | Design verification device, design verification program, design verification method, and cad system |
JP4962084B2 (en) * | 2007-03-28 | 2012-06-27 | 日本電気株式会社 | Circuit design verification system, method, and program |
-
1999
- 1999-01-07 JP JP00233599A patent/JP3219066B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000200297A (en) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100952882B1 (en) | Check support apparatus and computer readable recording medium having check support program | |
JP3219066B2 (en) | Analog part deletion information addition system | |
JP3772701B2 (en) | Circuit diagram connection information output method and circuit diagram connection information output method | |
CN108920695B (en) | A kind of data query method, apparatus, equipment and storage medium | |
JPH11282895A (en) | Electric system cad net data verifying method and medium in which electric system cad net data verification program is recorded | |
JP2004287585A (en) | Method and system for verifying card design | |
JP2910662B2 (en) | Circuit connection information comparison device | |
JP2850837B2 (en) | Analog part deletion hardware description generation method | |
JP2910658B2 (en) | Test terminal generation method | |
JPH05242179A (en) | Circuit diagram editor system | |
JP2776267B2 (en) | Circuit output method | |
JP2946682B2 (en) | Integrated circuit design equipment | |
JP2830563B2 (en) | Circuit diagram creation device | |
JPH11110430A (en) | Waveform information display system in logic simulation | |
JP3761608B2 (en) | Printed circuit board automatic placement and routing determination method and apparatus | |
JP3042446B2 (en) | Electrostatic breakdown verification tool | |
JPH0546552A (en) | On-line environment addition system | |
JP3087319B2 (en) | Timing verification system | |
JP2625361B2 (en) | Logic circuit division result comparison device | |
JP4008643B2 (en) | Method of operating printed circuit board design apparatus | |
JPH07182401A (en) | Designing support device for printed circuit board | |
JPH09204456A (en) | Method for verifying integrated circuit mask pattern | |
JPH05312905A (en) | Circuit simulating apparatus | |
JPH05264660A (en) | Test data preparing method | |
JPH05266126A (en) | Test data terminal name conversion system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |