JP3042446B2 - Electrostatic breakdown verification tool - Google Patents

Electrostatic breakdown verification tool

Info

Publication number
JP3042446B2
JP3042446B2 JP9110328A JP11032897A JP3042446B2 JP 3042446 B2 JP3042446 B2 JP 3042446B2 JP 9110328 A JP9110328 A JP 9110328A JP 11032897 A JP11032897 A JP 11032897A JP 3042446 B2 JP3042446 B2 JP 3042446B2
Authority
JP
Japan
Prior art keywords
information
path
circuit diagram
comparison
diagram data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9110328A
Other languages
Japanese (ja)
Other versions
JPH10289260A (en
Inventor
哲也 秋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9110328A priority Critical patent/JP3042446B2/en
Publication of JPH10289260A publication Critical patent/JPH10289260A/en
Application granted granted Critical
Publication of JP3042446B2 publication Critical patent/JP3042446B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路データの検証
ツールに関し、特に、回路図データの静電破壊検証に用
いて好適な検証方法及び検証システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit data verification tool, and more particularly, to a verification method and a verification system suitable for use in verifying electrostatic breakdown of circuit diagram data.

【0002】[0002]

【従来の技術】従来、回路図データの静電破壊検証は、
例えば設計者によって、慣習的に、図13に流れ図とし
て示す作業工程によって実行されている。
2. Description of the Related Art Conventionally, electrostatic breakdown verification of circuit diagram data has been performed.
For example, it is customarily performed by the designer through the work steps shown as a flowchart in FIG.

【0003】図13を参照すると、過去の回路図201
をもとに、製造されたLSIに対して、各端子に静電気
を加えて、LSIの機能が破壊される最小の静電気量
を、そのLSIの静電破壊耐量実績202として、回路
図データと対にして予め保管しておく。また、LSI中
で使用される各素子について、その素子が単体で端子に
つながる場合に、素子の機能が破壊される最小の静電気
量を、その素子の単体素子耐量情報204として予め保
管しておく。
Referring to FIG. 13, a past circuit diagram 201
Based on the above, static electricity is applied to each terminal of the manufactured LSI, and the minimum amount of static electricity at which the function of the LSI is destroyed is defined as the electrostatic breakdown withstand result 202 of the LSI, and is compared with the circuit diagram data. And keep it in advance. In addition, for each element used in the LSI, when the element is connected to a terminal by itself, the minimum amount of static electricity at which the function of the element is destroyed is stored in advance as single element withstand information 204 of the element. .

【0004】次に、新規回路図203と過去の回路図2
01の回路構成を、その回路のトポロジーをもとに、第
1の比較処理210により比較し、同じ構成の回路に対
しては、過去の回路201の静電破壊耐量実績202に
基づき第1の比較結果211を得る。
Next, a new circuit diagram 203 and a past circuit diagram 2
01 is compared by a first comparison process 210 based on the topology of the circuit, and a circuit having the same configuration is subjected to a first The comparison result 211 is obtained.

【0005】また、新規回路図203において、端子に
つながる素子を単体素子情報抽出機能220によって単
体素子情報221として抽出し、第2の比較処理230
によって、それと同一の素子に関する単体素子耐量情報
204を参照して、第2の比較結果231を得る。
[0005] In the new circuit diagram 203, an element connected to a terminal is extracted as single element information 221 by a single element information extraction function 220, and a second comparison processing 230 is performed.
Thus, the second comparison result 231 is obtained by referring to the single-element tolerance information 204 relating to the same element.

【0006】最後に、第1の比較結果211および第2
の比較結果231から判定処理240によって、新規回
路図の静電破壊検証結果の判定がなされ、判定結果24
1を得ている。
Finally, the first comparison result 211 and the second comparison result 211
Of the electrostatic breakdown verification result of the new circuit diagram is determined by the determination process 240 from the comparison result 231 of FIG.
I have one.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記し
た従来の検証方法は下記記載の問題点を有している。
However, the above-mentioned conventional verification method has the following problems.

【0008】(1)第1の問題点は、第1の比較処理2
10が低速である、ということである。
(1) The first problem is the first comparison processing 2
10 is slow.

【0009】その理由は、第1の比較処理210が、回
路図の回路構成を比較するために、回路のトポロジーを
比較する必要がある、ためである。
The reason is that the first comparison processing 210 needs to compare circuit topologies in order to compare the circuit configurations of the circuit diagrams.

【0010】(2)第2の問題点は、第2の比較処理2
30の精度が低い、ということである。
(2) The second problem is that the second comparison processing 2
That is, the precision of 30 is low.

【0011】その理由は、第2の比較処理230は、端
子につながる素子のみを検証するため、その周辺につな
がる素子の影響を考慮することができず、従って、第2
の比較処理230による検証は、参考結果としてしか用
いることができないからである。
The reason is that the second comparison processing 230 verifies only the element connected to the terminal, and cannot consider the influence of the element connected to the periphery thereof.
This is because the verification by the comparison process 230 can be used only as a reference result.

【0012】(3)第3の問題点は、第1の比較処理2
10の運用時に、機密保持の取り扱いが必要である、と
いうことである。
(3) The third problem is that the first comparison processing 2
This means that confidentiality must be handled during the operation of No. 10.

【0013】その理由は、第1の比較処理210は、過
去の回路図201の回路構成を参照するため、その構成
を、部外者等第3者に知られないためには、特別な工夫
が必要になるからである。
The reason for this is that the first comparison processing 210 refers to the circuit configuration of the past circuit diagram 201, so that the configuration is not known to a third party such as an outsider. Is required.

【0014】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、従来用いられて
いた、過去の回路図の回路構成およびLSI中で使用さ
れる各素子の単体素子耐量情報に変わって、過去の回路
図データから情報抽出し、この抽出情報を用いて比較処
理を行うことにより新規回路図の静電破壊検証を高速か
つ高精度に実行可能とした方法及びシステムを提供する
ことにある。
Accordingly, the present invention has been made in view of the above problems, and has as its object to provide a circuit configuration of a past circuit diagram and a single unit of each element used in an LSI which has been conventionally used. A method and system that can perform high-speed and high-precision electrostatic breakdown verification of a new circuit diagram by extracting information from past circuit diagram data in place of element tolerance information and performing comparison processing using the extracted information. Is to provide.

【0015】[0015]

【課題を解決するための手段】前記目的を達成するた
め、本発明の静電破壊検証方法は、その概略を述べれ
ば、新旧回路図データより2端子間の経路情報を抽出
し、さらに、前記2端子間の経路中の素子情報を抽出
し、抽出した2端子間経路情報及び素子情報を比較する
ことにより、静電破壊に関する適否の判定を行う、よう
にしたものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the method for verifying electrostatic discharge breakdown according to the present invention has been outlined.
For example, by extracting path information between two terminals from the new and old circuit diagram data, further extracting element information in the path between the two terminals, and comparing the extracted path information between the two terminals and the element information, static information is obtained. a determination of appropriateness related breakdown, iodine
Ru der those in.

【0016】本発明の静電破壊検証システムは、回路図
データ中の任意の2端子間を結ぶ、素子と信号線によっ
て構成される2端子間経路情報を抽出する第1手段と、
前記第1の手段により抽出された前記2端子間経路情報
中に含まれる素子から、素子名ごとに、予め定められた
条件に従って1経路中の素子情報を抽出する第2の手段
と、第1の回路図データ及び第2の回路図データに対し
て、前記第1の手段によりそれぞれ抽出された情報を比
較する第1の比較手段と、前記第1の回路図データ及び
第2の回路図データに対して、前記第2の手段によりそ
れぞれ抽出された情報を比較する第2の比較手段と、前
記第1、第2の比較手段の比較結果をもとに、静電破壊
検証判定を行う判定手段を備え、さらに、第1の比較手
段と第2の比較手段は、下記の構成とされる。
The electrostatic breakdown verification system according to the present invention comprises: first means for extracting path information between two terminals, which is formed by an element and a signal line, connecting any two terminals in circuit diagram data;
A second unit for extracting, from the elements included in the path information between the two terminals extracted by the first unit, element information in one path according to a predetermined condition for each element name; First comparing means for comparing the information extracted by the first means with the circuit diagram data and the second circuit diagram data, respectively, and the first circuit diagram data and the second circuit diagram data A second comparing means for comparing the information respectively extracted by the second means, and a judgment for performing an electrostatic breakdown verification judgment based on a comparison result of the first and second comparing means. Means , further comprising a first comparator
Stage and second comparison means, Ru is the following configuration.

【0017】本発明においては、前記第1の比較手段
が、比較対象である前記第2の回路図データから抽出さ
れた2端子間経路情報をもとに、基準となる前記第1の
回路図データから抽出された2端子間経路情報から経路
中の素子の素子名およびピン名が全て一致する経路の検
索、もしくは経路中の素子の素子名およびピン名の部分
集合となっている経路の検索を行い、検索した基準とな
る経路情報の中の各素子の素子値に比べて、比較対象の
経路情報の中の各素子の素子値が、全て等しいか大きい
場合に比較結果を可とする、ことを特徴とする。
In the present invention, the first comparing means may be configured to use the first circuit diagram as a reference based on path information between two terminals extracted from the second circuit diagram data to be compared. Searching for a path in which all the element names and pin names of the elements in the path match from the path information between the two terminals extracted from the data, or searching for a path that is a subset of the element names and pin names of the elements in the path Perform the comparison, compared with the element value of each element in the retrieved reference path information, the element value of each element in the path information of the comparison target, if all the equal or greater, the comparison result is allowed, It is characterized by the following.

【0018】また、本発明においては、前記第2の比較
手段が、比較対象である前前記第2の回路図データに対
して得られた1経路中素子情報をもとに、基準となる前
記第1の回路図データに対して得られた1経路中素子情
報の中から、素子名およびピン名が一致する素子情報を
検索し、検索した基準となる素子情報の素子値および周
辺素子の情報に比べて、比較対象である素子情報の素子
値および周辺素子の情報の方が、値が等しいか大きい場
合に比較結果を可とする、ことを特徴とする。
Also, in the present invention, the second comparing means may be used as a reference based on element information in one path obtained for the second circuit diagram data before being compared. Element information having the same element name and pin name is searched from the element information in one path obtained for the first circuit diagram data, and the element value of the element information and the information of the peripheral element serving as the searched reference are obtained. Compared to the above, the comparison result is acceptable when the element value of the element information to be compared and the information of the peripheral element are equal or larger.

【0019】さらに本発明においては、前記判定手段
が、経路ごとに判定を行い、前記第1の比較手段および
前記第2の比較手段において、全ての比較結果が可であ
る場合に判定結果を合格とする。
Further, in the present invention, the determination means makes a determination for each path, and if the first comparison means and the second comparison means all the comparison results are acceptable, the determination result is passed. And

【0020】[発明の概要]本発明の概要を以下に説明
する。本発明は、2端子間経路情報の抽出処理(図1の
110)と、1経路中の素子情報抽出処理(図1の12
0)、各々の手段より抽出した情報を比較する第1の比
較処理(図1の130)および第2の比較処理(図1の
140)、比較結果を基に、静電破壊検証判定を行う判
定処理(図1の150)を有する。本発明において、こ
れらの各処理はコンピュータ等情報処理装置で実行され
るプログラムにて実現され、該プログラムは記録媒体に
て計算機支援型の静電破壊検証ツールとして頒布・提供
することができる。
[Outline of the Invention] The outline of the present invention will be described below. The present invention provides a process of extracting path information between two terminals (110 in FIG. 1) and a process of extracting element information in one path (12 in FIG. 1).
0), a first comparison process (130 in FIG. 1) and a second comparison process (140 in FIG. 1) for comparing information extracted by each means, and an electrostatic breakdown verification judgment is performed based on the comparison result. It has a determination process (150 in FIG. 1). In the present invention, each of these processes is realized by a program executed by an information processing device such as a computer, and the program can be distributed and provided as a computer-aided electrostatic breakdown verification tool on a recording medium.

【0021】ここで、2端子間経路情報の抽出処理と
は、回路図データ中の任意の2端子間を結ぶ、素子と信
号線によって構成される経路情報を抽出する処理をい
い、2端子間を結ぶ全ての経路から、予め定められた条
件に従って経路情報を抽出する。
Here, the process of extracting the path information between two terminals refers to a process of extracting path information formed by elements and signal lines connecting arbitrary two terminals in the circuit diagram data. Is extracted from all the routes that connect the route according to a predetermined condition.

【0022】また、1経路中の素子情報抽出処理とは、
2端子間経路情報中に含まれる全ての素子から、素子名
ごとに、予め定められた条件に従って、素子を抽出す
る。
The element information extraction processing in one path is as follows.
From all the elements included in the two-terminal path information, the elements are extracted for each element name according to a predetermined condition.

【0023】この2つの情報抽出機能によって、新旧回
路図データが簡単化および数値化されるため、後の比較
処理が高速に実行できるようになる。
The two information extraction functions simplify and digitize the new and old circuit diagram data, so that later comparison processing can be executed at high speed.

【0024】また、2端子間経路情報および1経路中素
子情報には、回路構成の情報が断片化されて格納される
ため、機密保持の取り扱いが不要となる。
Further, since the circuit configuration information is fragmented and stored in the path information between two terminals and the element information in one path, it is not necessary to handle confidentiality.

【0025】さらに、これらの情報は複雑な素子周辺の
条件を十分に加味したものとなり、従来に比べて高精度
な検証が可能となる。
Further, such information sufficiently takes into account the complicated conditions around the element, and verification with higher accuracy than in the past becomes possible.

【0026】[0026]

【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

【0027】図1は、本発明を適用した静電破壊検証ツ
ールの実施の形態の処理フローを示す図である。まず、
過去の回路図データ111およびその静電破壊耐量実績
112から、静電破壊耐量実績が定められた値以上の回
路図データを参照し、2端子間経路情報の抽出処理11
0によって2端子間経路情報A111を抽出し、さらに
2端子間経路情報A111から1経路中の素子情報抽処
理120によって1経路中素子情報A121を抽出し、
抽出した双方の情報111、121をあらかじめ保管し
ておく。
FIG. 1 is a diagram showing a processing flow of an embodiment of an electrostatic breakdown verification tool to which the present invention is applied. First,
Based on the past circuit diagram data 111 and its electrostatic breakdown withstand results 112, reference is made to circuit diagram data having a value of electrostatic breakdown withstand capability equal to or greater than a predetermined value, and extraction processing 11 of path information between two terminals 11
0, the path information A111 between two terminals is extracted, and the element information A121 in one path is extracted from the path information A111 in two paths by the element information extraction processing 120 in one path,
Both extracted information 111 and 121 are stored in advance.

【0028】次に、新規回路図103から2端子間経路
情報の抽出処理110によって2端子間経路情報B11
2を抽出し、第1の比較処理130によって、2端子間
経路情報A111と2端子間経路情報B112の比較を
行い、第1の比較結果131を求める。
Next, the two-terminal path information B11 is extracted from the new circuit diagram 103 by the two-terminal path information extraction processing 110.
2 is extracted, the first comparison processing 130 compares the two-terminal path information A111 and the two-terminal path information B112, and obtains a first comparison result 131.

【0029】さらに、2端子間経路情報B112から、
1経路中の素子情報抽出処理120によって1経路中素
子情報B122を抽出し、第2の比較処理140によっ
て1経路中素子情報A121と1経路中素子情報B12
2の比較を行い、第2の比較結果141を求める。
Further, from the route information B112 between two terminals,
The one-path element information B 122 is extracted by the one-path element information extraction processing 120, and the one-path element information A 121 and the one-path element information B 12 are extracted by the second comparison processing 140.
2 and a second comparison result 141 is obtained.

【0030】最後に、第1の比較結果131および第2
の比較結果141から判定処理150によって1つの経
路ごとに静電破壊検証の判定結果151を求める。
Finally, the first comparison result 131 and the second comparison result 131
From the comparison result 141, the determination result 151 of the electrostatic breakdown verification is obtained for each path by the determination processing 150.

【0031】図2に、2端子間経路情報111、112
のデータ形式の一例を示す。図2を参照して、2端子間
経路情報のデータは、回路図データの2つの端子間を結
ぶ経路1本につき1データずつ存在する。データには、
2つ端子(端子1、端子2)の端子名と、その端子間に
含まれる素子の素子名および素子のピン名、その素子を
特徴づける素子値(パラメータ値、あるいはサイズ等)
が含まれる。データの長さは可変長で、その経路に含ま
れる素子の数に依存する。
FIG. 2 shows path information 111 and 112 between two terminals.
1 shows an example of the data format. Referring to FIG. 2, the data of the path information between two terminals exists one by one for each path connecting two terminals of the circuit diagram data. The data includes
The terminal names of the two terminals (terminal 1 and terminal 2), the element names of the elements included between the terminals, the pin names of the elements, and the element values (parameter values or sizes, etc.) characterizing the elements
Is included. The length of the data is variable and depends on the number of elements included in the path.

【0032】図3に、1経路中素子情報121、122
のデータ形式の一例を示す。データには素子ごとの素子
名とピン名、その素子を特徴づける素子値、および素子
名ごとに定められた周辺素子の情報などが含まれる。デ
ータの長さは素子名ごとに定められる。
FIG. 3 shows one-path element information 121, 122.
1 shows an example of the data format. The data includes an element name and a pin name for each element, an element value characterizing the element, information on a peripheral element defined for each element name, and the like. The data length is determined for each element name.

【0033】図4は、第1の比較処理130の処理フロ
ーを模式的に示している。新規回路図データ103から
抽出した2端子間経路情報B112をもとに、2端子間
経路情報A111中から、経路中の素子の素子名および
ピン名が全て一致する経路の検索(処理132)、また
は経路中の素子の素子名およびピン名の部分集合となっ
ている経路の検索を行う(処理133)。
FIG. 4 schematically shows a processing flow of the first comparison processing 130. Based on the two-terminal path information B112 extracted from the new circuit diagram data 103, a search is made for a path in which the element names and pin names of the elements in the path are all the same from the two-terminal path information A111 (process 132). Alternatively, a search is made for a path that is a subset of the element names and pin names of the elements in the path (process 133).

【0034】検索した経路情報134の中の各素子の素
子値に比べて、もとにした経路情報の中の各素子の素子
値が、全て等しいか大きい場合に比較結果を可とする
(処理135)。この比較を、全ての2端子間経路情報
B112に対して実行する。
If all the element values of each element in the original path information are equal to or greater than the element value of each element in the retrieved path information 134, the comparison result is permitted (processing 135). This comparison is performed for all the two-terminal route information B112.

【0035】図5は、第2比較処理140の処理フロー
を模式的に示している。1経路中素子情報B122をも
とに、1経路中素子情報A121の中から、素子名およ
びピン名が一致する素子情報を検索する(処理14
2)。検索した素子情報143の素子値および周辺素子
の情報に比べて、もとにした素子情報の素子値および周
辺素子の情報が、等しいか大きい場合に比較結果を可と
する(処理144)。この比較を、全ての1経路中素子
情報B122に対して実行する。
FIG. 5 schematically shows a processing flow of the second comparison processing 140. Based on the one-path element information B122, the one-path element information A121 is searched for element information having the same element name and pin name (processing 14).
2). If the element value of the original element information and the information of the peripheral element are equal to or greater than the element value of the retrieved element information 143 and the information of the peripheral element, the comparison result is permitted (step 144). This comparison is performed for all the one-path element information B122.

【0036】最後の、判定処理150では、1つの経路
ごとに判定を行い、第1の比較処理130および第2の
比較処理140において、全ての比較結果が「可」であ
る場合に判定結果を合格とする。それ以外の場合は不合
格とする。
Finally, in the determination processing 150, a determination is made for each path, and in the first comparison processing 130 and the second comparison processing 140, if all the comparison results are “OK”, the determination result is determined. Pass. Otherwise, it is rejected.

【0037】[0037]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例を図面を参照して以下
に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0038】図6は、過去の回路図データの例を示す図
である。図6(A)を参照して、この回路は、A〜Eの
5つの端子と、8つの素子により構成される。各素子の
素子名、素子値、ピン名は、図6(B)に示す通りであ
る。素子1、素子2、素子3は、素子名がR(抵抗)、
素子値が10K、5K、5K(Ω)、ピン名をA、Aと
し、素子4〜素子6は素子名がP(PNPバイポーラト
ランジスタ)、素子値(例えばサイズ比)が5、2、
2、ピン名がE、B、C(エミッタ、ベース、コレク
タ)、素子7、8は素子名がN(NPNバイポーラトラ
ンジスタ)、素子値は1、ピン名はC、B、Eである。
なお、この回路は、差動対(素子5、素子6)、差動対
の定電流源(素子4、素子1)、差動対の負荷(素子
7、素子8、素子2、素子3)からなる差動増幅回路で
ある。
FIG. 6 is a diagram showing an example of past circuit diagram data. Referring to FIG. 6A, this circuit includes five terminals A to E and eight elements. The element names, element values, and pin names of each element are as shown in FIG. The element names of element 1, element 2, and element 3 are R (resistance),
The element values are 10K, 5K, 5K (Ω), the pin names are A and A, the element names of elements 4 to 6 are P (PNP bipolar transistor), and the element values (for example, the size ratio) are 5, 2,
2. Pin names are E, B, C (emitter, base, collector), elements 7 and 8 have an element name N (NPN bipolar transistor), element value is 1, and pin names are C, B, E.
This circuit includes a differential pair (element 5, element 6), a differential pair constant current source (element 4, element 1), and a differential pair load (element 7, element 8, element 2, element 3). Is a differential amplifier circuit.

【0039】この過去の回路図データに対応する静電破
壊耐量実績は、定められた値以上であるものとし、2端
子間経路情報の抽出処理110を用いて2端子間経路情
報A111を抽出する。抽出は、2つの端子間を結ぶ経
路のうち、次の条件を満たす経路のみを抽出する。
It is assumed that the electrostatic breakdown withstand result corresponding to the past circuit diagram data is equal to or greater than a predetermined value, and the two-terminal path information A111 is extracted by using the two-terminal path information extraction processing 110. . In the extraction, only the path that satisfies the following condition is extracted from the path connecting the two terminals.

【0040】[条件1]同じ素子または信号線を複数回
通らない経路。
[Condition 1] A route that does not pass through the same element or signal line a plurality of times.

【0041】[条件2]他の端子に直接つながっている
信号線を通らない経路。
[Condition 2] A route that does not pass through a signal line directly connected to another terminal.

【0042】図7は、このようにして求めた2端子間経
路情報A111のうち、端子Aから端子Eへの全ての経
路情報を示している。
FIG. 7 shows all the route information from the terminal A to the terminal E in the route information A111 between the two terminals thus obtained.

【0043】この5つの経路のうち、経路1と5、およ
び経路2〜4は、それぞれ同じ素子名とピン名および素
子値を持つ経路であることから、後の第1の比較処理1
30で必要な経路情報としては、経路1と経路2だけで
十分である。
Of these five paths, paths 1 and 5 and paths 2 to 4 are paths having the same element name, pin name and element value, respectively.
Only the route 1 and the route 2 are sufficient as the route information required in 30.

【0044】この2つの2端子間経路情報A11より、
1経路中の素子情報抽出処理120を用いて1経路中素
子情報A121を抽出する。抽出は経路中の素子のう
ち、つぎの条件を満たす素子のみを抽出し、あわせてつ
ぎの情報を周辺素子情報として抽出する。
From the two route information A11 between the two terminals,
The one-path element information A 121 is extracted using the one-path element information extraction processing 120. In the extraction, only the elements satisfying the following conditions are extracted from the elements in the path, and the next information is also extracted as peripheral element information.

【0045】[条件1]素子名がPまたはNの素子のみ
を抽出する。
[Condition 1] Only elements whose element names are P or N are extracted.

【0046】[情報1]周辺素子情報1として、経路中
でその素子の前方(図7中で左方向)に存在する、素子
名がRの素子の素子値の合計値を抽出する。
[Information 1] As peripheral element information 1, the sum of the element values of the element having the element name R existing in front of the element in the route (leftward in FIG. 7) is extracted.

【0047】[情報2]周辺素子情報2として、経路中
でその素子の後方(図7中で右方向)に存在する、素子
名がRの素子の素子値の合計値を抽出する。
[Information 2] As the peripheral element information 2, the total value of the element values of the element having the element name R existing behind the element on the route (rightward in FIG. 7) is extracted.

【0048】図8は、このようにして求めた、経路1お
よび経路2に対する全ての素子情報である。この6つの
素子情報のうち、経路1の1番目と経路2の1番目、経
路1の2番目と経路2の2番目は、それぞれ同じ素子名
とピン名および素子値を持つ素子情報であることから、
後の第2の比較処理140で必要な素子情報としては、
経路1の全ての素子情報および経路2の3番目の素子情
報だけで十分である。
FIG. 8 shows all the element information for the path 1 and the path 2 thus obtained. Of the six element information, the first of path 1 and the first of path 2, the second of path 1 and the second of path 2 are element information having the same element name, pin name and element value, respectively. From
The element information required in the second comparison processing 140 later includes:
Only all the element information of the path 1 and the third element information of the path 2 are sufficient.

【0049】図9は、新規回路図データ103の一例を
示す図である。図6に示した過去の回路図データとの違
いは、素子1、素子3、素子5の素子値のみである。新
規回路図データ103において、素子1の素子値は15
K(Ω)と過去の回路図データの素子1よりも大きく、
素子3は3K、素子5は1と過去の回路図データの素子
3、5の素子値よりも小さい。
FIG. 9 is a diagram showing an example of the new circuit diagram data 103. The difference from the past circuit diagram data shown in FIG. 6 is only the element values of element 1, element 3, and element 5. In the new circuit diagram data 103, the element value of the element 1 is 15
K (Ω) and larger than the element 1 of the past circuit diagram data,
The element 3 is 3K and the element 5 is 1 which is smaller than the element values of the elements 3 and 5 in the past circuit diagram data.

【0050】本発明の静電破壊検証方法は、回路構成の
相違に依存しないものであるが、この例では、新規回路
図データは、過去の回路図データと回路構成を同じもの
を用いている。
The method for verifying electrostatic discharge breakdown according to the present invention does not depend on the difference in the circuit configuration. In this example, the new circuit diagram data uses the same circuit configuration as the past circuit diagram data. .

【0051】図10は、図9に示したこの新規回路図デ
ータより、2端子間経路情報抽出処理110を用いて抽
出した2端子間経路情報B112(図10(A)参
照)、第1の比較処理130によって2端子間経路情報
A111から検索した経路情報(図10(B)参照)
と、数値比較の結果得られる第1の比較結果(図10
(C)参照)を示している。
FIG. 10 shows two-terminal path information B112 (see FIG. 10A) extracted from the new circuit diagram data shown in FIG. Path information retrieved from the path information A111 between two terminals by the comparison processing 130 (see FIG. 10B)
And the first comparison result obtained as a result of the numerical comparison (FIG. 10)
(C).

【0052】第1の比較処理130において、2端子間
経路情報A111の中から、2端子間経路情報B112
の経路と素子の素子名およびピン名が全て一致する経路
を検索した結果、2端子間経路情報B112の経路1お
よび経路5と一致する2端子間経路情報A111の経路
は、経路1および経路5、2端子間経路情報B12の経
路2〜経路4と一致する2端子間経路情報A111の経
路は経路2〜経路4となる。
In the first comparison processing 130, the two-terminal route information B112 is selected from the two-terminal route information A111.
As a result of searching for a path in which the element name and the pin name of the element all match the path of the two-terminal path information A111 that matches the path 1 and the path 5 of the two-terminal path information B112, the path 1 and the path 5 The routes of the two-terminal route information A111 that match the routes 2 to 4 of the two-terminal route information B12 are the second to fourth routes.

【0053】つづいて、数値比較の結果は、経路4(端
子A、素子1、素子4、素子6、素子7、素子2、端子
E)のみが「可」となり、その他の経路は経路中に素子
3または素子5を含むため、その素子値については、2
端子間経路情報A111の値よりも、2端子間経路情報
B112の値の方が小さく、「可」とはならずに、無印
のままとなる。
Subsequently, as a result of the numerical comparison, only the path 4 (terminal A, element 1, element 4, element 6, element 6, element 7, element 2, terminal E) becomes "OK", and the other paths are included in the paths. Since element 3 or element 5 is included, its element value is 2
The value of the two-terminal route information B112 is smaller than the value of the inter-terminal route information A111, and is not marked "OK" but remains unmarked.

【0054】図11は、2端子間経路情報B112より
1経路中の素子情報抽出処理120によって抽出した1
経路中素子情報B(図11(A)参照)、および第2の
比較処理によって得られる第2の比較結果(図11
(B)参照)を示している。
FIG. 11 is a diagram showing one extracted by the element information extraction processing 120 in one path from the path information B112 between two terminals.
In-path element information B (see FIG. 11A) and a second comparison result obtained by the second comparison processing (FIG. 11A)
(See (B)).

【0055】第2の比較処理140において、1経路中
素子情報A121の中から、1経路中素子情報B122
のそれぞれに対して素子名およびピン名が一致する素子
情報を検索し、その素子値および全ての周辺素子情報を
比較した結果、経路1の1番目と3番目、経路2の1番
目と3番目、経路4の全ての素子が「可」となり、その
他の素子は素子値または周辺素子情報いずれかが、1経
路中素子情報A21よりも小さい値であるために無印の
ままとなる。
In the second comparison processing 140, the one-path element information B122 is selected from the one-path element information A121.
Are searched for element information having the same element name and pin name for each of them, and as a result of comparing the element values and all peripheral element information, the first and third paths 1 and the first and third paths 2 , All the elements in the path 4 are “OK”, and the other elements remain unmarked because either the element value or the peripheral element information is smaller than the element information A21 in one path.

【0056】図12は、比較結果の一覧(図12(A)
参照)および判定結果150(図12(B)参照)を示
している。経路4については、第1の比較処理130お
よび第2の比較処理140において、比較結果が全て
「可」であったため、判定結果は「合格」となる。その
他の経路については、「不合格」となる。
FIG. 12 is a list of comparison results (FIG. 12A).
12) and a determination result 150 (see FIG. 12B). Regarding the path 4, in the first comparison processing 130 and the second comparison processing 140, the comparison results are all “OK”, and thus the determination result is “Pass”. For other routes, the result is “fail”.

【0057】[0057]

【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
As described above, according to the present invention,
The following effects are obtained.

【0058】本発明の第1の効果は、静電破壊の検証を
高速に実行することができる、ということである。
The first effect of the present invention is that the verification of electrostatic breakdown can be executed at high speed.

【0059】その理由は、本発明においては、2端子間
経路情報の抽出手段と1経路中の素子情報抽出手段によ
って、回路図の情報が数値化あるいは簡単化され、数値
比較により判定可能としたことによる。
The reason is that, in the present invention, the circuit diagram information is digitized or simplified by the means for extracting path information between two terminals and the element information extracting means in one path, and can be determined by numerical comparison. It depends.

【0060】本発明の第2の効果は、高精度な静電破壊
検証を行うことができる、ということである。
The second effect of the present invention is that highly accurate electrostatic breakdown verification can be performed.

【0061】その理由は、本発明においては、端子間経
路情報の抽出手段と1経路中の素子情報抽出手段によっ
て、新旧回路図の複雑な周辺素子の情報を含んだまま抽
出されるため、各比較処理においてそれらを十分加味し
た比較が実行可能とされているため、である。
The reason for this is that, in the present invention, since the information of the complicated peripheral elements in the new and old circuit diagrams is extracted by the means for extracting the path information between terminals and the element information extracting means in one path, This is because it is possible to perform a comparison that takes these into consideration sufficiently in the comparison processing.

【0062】本発明の第3の効果は、静電破壊検証に必
要な、過去の回路図データから抽出した情報に対して、
機密保持の取り扱いを不要としている、ことである。
A third effect of the present invention is that information extracted from past circuit diagram data, which is necessary for electrostatic breakdown verification, is
This eliminates the need to handle confidentiality.

【0063】その理由は、本発明においては、抽出した
2端子間経路情報と経路内素子情報は、いずれも回路構
成の情報を経路ごとに断片化したものであり、この情報
からは回路構成を復元することができない、ためであ
る。
The reason for this is that, in the present invention, the extracted path information between two terminals and the in-path element information are both pieces of circuit configuration information fragmented for each path. This is because they cannot be restored.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の処理フローを示す図であ
る。
FIG. 1 is a diagram showing a processing flow according to an embodiment of the present invention.

【図2】本発明の実施の形態における2端子間経路情報
のフォーマットの一例を示す図である。
FIG. 2 is a diagram illustrating an example of a format of path information between two terminals according to the embodiment of the present invention.

【図3】本発明の実施の形態における1経路中素子情報
のフォーマットの一例を示す図である。
FIG. 3 is a diagram illustrating an example of a format of element information in one path according to the embodiment of the present invention.

【図4】本発明の実施の形態における第1の比較処理の
処理フローを示す図である。
FIG. 4 is a diagram showing a processing flow of a first comparison processing according to the embodiment of the present invention.

【図5】本発明の実施の形態における第2比較処理の処
理フローを示す図である。
FIG. 5 is a diagram showing a processing flow of a second comparison processing in the embodiment of the present invention.

【図6】本発明の実施例を説明するための図であり、過
去の回路図データの具体例を示す図である。
FIG. 6 is a diagram for explaining an embodiment of the present invention, and is a diagram showing a specific example of past circuit diagram data.

【図7】本発明の実施例を説明するための図であり、2
端子間経路情報Aを示す図である。
FIG. 7 is a diagram for explaining an embodiment of the present invention,
FIG. 6 is a diagram showing inter-terminal route information A.

【図8】本発明の実施例を説明するための図であり、1
経路中素子情報Aを示す図である。
FIG. 8 is a diagram for explaining an embodiment of the present invention, and FIG.
It is a figure which shows the element information A in a path | route.

【図9】本発明の実施例を説明するための図であり、新
規回路図データの具体例を示す図である。
FIG. 9 is a diagram for explaining an embodiment of the present invention, and is a diagram showing a specific example of new circuit diagram data.

【図10】本発明の実施例を説明するための図であり、
(A)は2端子間経路情報B、(B)は第1の比較結果
を示す図である。
FIG. 10 is a diagram for explaining an embodiment of the present invention;
(A) is a diagram showing path information B between two terminals, and (B) is a diagram showing a first comparison result.

【図11】本発明の実施例を説明するための図であり、
(A)は1経路中素子情報B、(B)は第2の比較結果
を示す図である。
FIG. 11 is a diagram for explaining an embodiment of the present invention;
(A) is a diagram showing element information B in one path, and (B) is a diagram showing a second comparison result.

【図12】本発明の実施例を説明するための図であり、
(A)比較結果の一覧、(B)は判定結果を示す図であ
る。
FIG. 12 is a diagram for explaining an embodiment of the present invention;
(A) is a list of comparison results, (B) is a diagram showing a determination result.

【図13】従来の静電破壊検証フローを示す図である。FIG. 13 is a diagram showing a conventional electrostatic breakdown verification flow.

【符号の説明】[Explanation of symbols]

101 過去の回路図 102 静電破壊耐量実績 103 新規回路図 110 2端子間経路情報抽出機能 111 2端子間経路情報A 120 1経路中の素子情報抽出機能 121 1経路中素子情報A 122 1経路中素子情報B 130 第1の比較処理 131 第1の比較結果 140 第2の比較処理 141 第2の比較結果 150 判定処理 151 判定結果 201 過去の回路図 202 静電破壊耐量実績 203 新規回路図 204 単体素子耐量情報 210 第1の比較処理 211 第1の比較結果 220 単体素子情報抽出機能 221 単体素子情報 230 第2の比較処理 231 第2の比較結果 240 判定処理 241 判定結果 101 Past Circuit Diagram 102 Electrostatic Breakdown Withstand Result 103 New Circuit Diagram 110 Two Terminal Path Information Extraction Function 111 Two Terminal Path Information A 120 Element Information Extraction Function in One Path 121 Element Information A in One Path 122 One Path Element information B 130 First comparison process 131 First comparison result 140 Second comparison process 141 Second comparison result 150 Judgment process 151 Judgment result 201 Past circuit diagram 202 Electrostatic breakdown tolerance result 203 New circuit diagram 204 Single unit Element tolerance information 210 First comparison processing 211 First comparison result 220 Single element information extraction function 221 Single element information 230 Second comparison processing 231 Second comparison result 240 Judgment processing 241 Judgment result

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/82 T ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 21/82 T

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】回路図データ中の任意の2端子間を結ぶ、
素子と信号線によって構成される2端子間経路情報を抽
出する第1手段と、 前記第1の手段により抽出された前記2端子間経路情報
中に含まれる素子から、素子名ごとに、予め定められた
条件に従って1経路中の素子情報を抽出する第2の手段
と、 第1の回路図データ及び第2の回路図データに対して、
前記第1の手段によりそれぞれ抽出された情報を比較す
る第1の比較手段と、 前記第1の回路図データ及び第2の回路図データに対し
て、前記第2の手段によりそれぞれ抽出された情報を比
較する第2の比較手段と、 前記第1、第2の比較手段の比較結果をもとに、静電破
壊検証判定を行う判定手段と、 を備え、 前記第1の比較手段が、比較対象である前記第2の回路
図データから抽出された2端子間経路情報をもとに、基
準となる前記第1の回路図データから抽出された2端子
間経路情報から経路中の素子の素子名およびピン名が全
て一致する経路の検索、もしくは経路中の素子の素子名
およびピン名の部分集合となっている経路の検索を行
い、 検索した基準となる経路情報の中の各素子の素子値に比
べて、比較対象の経路情報の中の各素子の素子値が、全
て等しいか大きい場合に比較結果を可とする、ことを特
徴とする、静電破壊検証システム。
A circuit for connecting any two terminals in the circuit diagram data;
First means for extracting path information between two terminals constituted by an element and a signal line; and pre-determined for each element name from elements included in the path information between two terminals extracted by the first means. Second means for extracting element information in one path in accordance with the obtained condition, and for the first circuit diagram data and the second circuit diagram data,
First comparing means for comparing the information respectively extracted by the first means; and information respectively extracted by the second means with respect to the first circuit diagram data and the second circuit diagram data. And a determination unit for performing an electrostatic breakdown verification determination based on a comparison result of the first and second comparison units, wherein the first comparison unit compares Based on the path information between two terminals extracted from the target second circuit diagram data, the element of the element in the path from the path information between two terminals extracted from the first circuit diagram data serving as a reference A search is made for a path whose names and pin names are all the same, or for a path that is a subset of the element names and pin names of the elements in the path. Compared to the value, Element value of the element, and allowed the comparison results when all or large equal, and wherein the electrostatic breakdown verification system.
【請求項2】前記第2の比較手段が、比較対象である前
前記第2の回路図データに対して得られた1経路中素子
情報をもとに、基準となる前記第1の回路図データに対
して得られた1経路中素子情報の中から、素子名および
ピン名が一致する素子情報を検索し、 検索した基準となる素子情報の素子値および周辺素子の
情報に比べて、比較対象である素子情報の素子値および
周辺素子の情報の方が、値が等しいか大きい場合に比較
結果を可とする、ことを特徴とする、請求項記載の静
電破壊検証システム。
2. The first circuit diagram serving as a reference, based on element information in one path obtained with respect to the second circuit diagram data to be compared with the second circuit diagram data to be compared. The device information that matches the device name and the pin name is searched from the device information in one path obtained for the data, and compared with the device value of the searched device information and the information of the peripheral device, and compared. towards the information element values and the peripheral elements of the device information is subject, the value is the variable of the comparison result is greater or equal, and wherein the electrostatic breakdown verification system according to claim 1.
【請求項3】前記判定手段が、経路ごとに判定を行い、
前記第1の比較手段および前記第2の比較手段におい
て、全ての比較結果が可である場合に判定結果を合格と
する、ことを特徴とする、請求項1又は2記載の静電破
壊検証システム。
3. The determination means makes a determination for each route,
3. The electrostatic breakdown verification system according to claim 1, wherein the first comparison unit and the second comparison unit pass a determination result when all comparison results are acceptable. 4. .
【請求項4】回路図データ中の任意の2端子間を結ぶ、
素子と信号線によって構成される2端子間経路情報を抽
出する2端子間経路情報抽出処理と、 前記2端子間経路情報抽出処理により抽出された前記2
端子間経路情報中に含まれる素子から、素子名ごとに、
予め定められた条件に従って1経路中の素子情報を抽出
する1経路中素子情報処理と、 第1の回路図データ及び第2の回路図データに対して、
前記2端子間経路情報抽出処理よりそれぞれ抽出された
情報を比較する第1の比較処理と、 前記第1の回路図データ及び第2の回路図データに対し
て、前記1経路中素子情報処理よりそれぞれ抽出された
情報を比較する第2の比較処理と、 前記第1、第2の比較処理の比較結果を基に、静電破壊
検証判定を行う判定処理を備え、 前記第1の比較処理が、比較対象である前記第2の回路
図データから抽出された2端子間経路情報をもとに、基
準となる前記第1の回路図データから抽出された2端子
間経路情報から経路中の素子の素子名およびピン名が全
て一致する経路の検索、もしくは経路中の素子の素子名
およびピン名の部分集合となっている経路の検索を行
い、 検索した基準となる経路情報の中の各素子の素子値に比
べて、比較対象の経路情報の中の各素子の素子値が、全
て等しいか大きい場合に比較結果を可とし、 前記第2の比較処理が、比較対象である前前記第2の回
路図データに対して得られた1経路中素子情報をもと
に、基準となる前記第1の回路図データに対して得られ
た1経路中素子情報の中から、素子名およびピン名が一
致する素子情報を検索し、 検索した基準となる素子情報の素子値および周辺素子の
情報に比べて、比較対象である素子情報の素子値および
周辺素子の情報の方が、値が等しいか大きい場合に比較
結果を可とし、 前記判定処理が、経路ごとに判定を行い、前記第1の比
較手段および前記第2の比較手段において、全ての比較
結果が可である場合に判定結果を合格とする、 上記各処理を情報処理装置上で実行させて静電破壊検証
を行うプログラムを記録した記録媒体。
4. Connecting any two terminals in the circuit diagram data.
Two-terminal path information extraction processing for extracting two-terminal path information constituted by elements and signal lines; and the two terminals extracted by the two-terminal path information extraction processing.
From the elements included in the inter-terminal path information, for each element name,
One-path element information processing for extracting one-path element information according to a predetermined condition; and first circuit diagram data and second circuit diagram data,
A first comparison process of comparing information extracted by the two-terminal path information extraction process; and a first comparison process of comparing the first circuit diagram data and the second circuit diagram data with the one-path element information processing. A second comparison process of comparing the extracted information; and a determination process of performing an electrostatic breakdown verification determination based on a comparison result of the first and second comparison processes, wherein the first comparison process is performed. Based on path information between two terminals extracted from the second circuit diagram data to be compared, based on path information between two terminals extracted from the first circuit diagram data serving as a reference, an element in a path Search for a path that matches all of the element names and pin names of the path, or search for paths that are a subset of the element names and pin names of the elements in the path. Compared to the element value of If the element values of the respective elements in the path information are all equal or greater than each other, the comparison result is permitted, and the second comparison processing is performed on the second circuit diagram data before being compared. Based on the one-path element information, element information having the same element name and pin name is searched from the one-path element information obtained for the first circuit diagram data serving as a reference. Compared with the element value of the element information and the information of the peripheral element, which are the reference, the element value of the element information and the information of the peripheral element to be compared are better if the values are equal or larger, and the comparison result is acceptable. The determination process performs a determination for each path, and the first comparison unit and the second comparison unit pass the determination result if all comparison results are acceptable. Program to perform electrostatic breakdown verification by executing A recording medium on which a program is recorded.
JP9110328A 1997-04-11 1997-04-11 Electrostatic breakdown verification tool Expired - Fee Related JP3042446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9110328A JP3042446B2 (en) 1997-04-11 1997-04-11 Electrostatic breakdown verification tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9110328A JP3042446B2 (en) 1997-04-11 1997-04-11 Electrostatic breakdown verification tool

Publications (2)

Publication Number Publication Date
JPH10289260A JPH10289260A (en) 1998-10-27
JP3042446B2 true JP3042446B2 (en) 2000-05-15

Family

ID=14532960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9110328A Expired - Fee Related JP3042446B2 (en) 1997-04-11 1997-04-11 Electrostatic breakdown verification tool

Country Status (1)

Country Link
JP (1) JP3042446B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4195431B2 (en) 2004-10-07 2008-12-10 株式会社東芝 Method for verifying electrostatic discharge and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH10289260A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
JP3201945B2 (en) How to compare database tables
US7185072B2 (en) Topology information automatic configuration method and its topology information automatic configuration system
CN108829903B (en) Method and system for judging consistency of codes of FPGA redundant design and integrated circuit
CN112272184B (en) Industrial flow detection method, device, equipment and medium
JP3042446B2 (en) Electrostatic breakdown verification tool
JP6246885B1 (en) Route analysis processing apparatus and route analysis processing program
JP2002271328A (en) System and method for analyzing network fault
KR101927689B1 (en) Method for processing of cim network diagram
JP2822969B2 (en) Verification method of integrated circuit mask pattern
JP3771074B2 (en) Semiconductor failure analysis system and method
CN113542127B (en) Single VXLAN topology searching method and device for non-role VTEP node
JP3157047B2 (en) Failure module identification method for electronic equipment
JPS60178795A (en) Condition transition processing system
JP2778483B2 (en) Design rule verification system
JP3148180B2 (en) Layout verification method and layout verification apparatus for semiconductor integrated circuit
JP3219066B2 (en) Analog part deletion information addition system
JPS6161426B2 (en)
JP3156544B2 (en) Circuit extraction device
JP3514892B2 (en) Layout verification method for semiconductor integrated circuit
JPH10214277A (en) Layout verifying method for semiconductor integrated circuit
JPH04153774A (en) Storage system for circuit connection information
JP6280006B2 (en) Database system, database system operating method, and computer program
JPH11110430A (en) Waveform information display system in logic simulation
JP2008242588A (en) Connection diagram search apparatus
JPH05242179A (en) Circuit diagram editor system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees