JPH0517045Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は脳波、筋電位等の生体信号を検出、増
幅する場合の生体信号中に含まれる周期性雑音を
除去する装置に関する。

〔従来の技術〕

従来の技術としては、特開昭58−58028号公報
に開示されるものがある。この公報に示される技
術は、周期性雑音を含んだ生体信号を分割器Ｍ個
に分割し順次取込み、取り込んだ信号をＭ個のメ
モリに記憶し、選択器でサイクル遅れでメモリか
ら信号を取り出し、この信号に負の所定係数を掛
けて加算器で入力した生体信号に加算し周期性雑
音を相殺するものである。

〔考案が解決しようとする課題〕

前記従来技術では、周期性雑音の基本波の除去
には充分適用できるが、高調波成分を多く含む周
期性雑音の除去には多大な処理時間を必要とし満
足な効果が得られなかつた。

〔課題を解決するための手段〕

本考案は、従来技術の欠点を解消したもので、
周期性雑音の基本波成分及び高調波成分の双方の
除去が能率よく短時間でできる周期性雑音の除去
装置を提供することを目的とする。

即ち本考案は、環境に存在して生体信号に含ま
れる周期性雑音の源である周期性雑音源１２と、
周期性雑音源１２から出力される周期性雑音の基
本波周波数の2n倍の周波数にロツクして発振す
るPLL同期発振器３と、生体信号入力端子１と、
PLL同期発振器３の出力を得てその発振周波に
サンプルレートを制御されて生体信号入力端子１
から出力される周期性雑音を含んだ生体信号を
Ａ／Ｄ変換するＡ／Ｄ変換器２と、PLL同期発
振器３の出力を得て周期性雑音に比較参照し周期
性雑音除去能力を適応させるよう設定されるパル
ス幅の方形波を発生する周期制御方形波発振器４
と、周期制御方形波発振器４の出力をデイジタル
符号化するデイジタル符号化器５と、デイジタル
符号化器５の出力を所定時間遅らせて出力する遅
延器６と、遅延器６から出力される比較参照デー
タを用いてＡ／Ｄ変換器２から出力される周期性
雑音を含んだ生体信号に対する相殺信号を発生す
る重み更新演算器８と、重み更新演算器８の出力
とＡ／Ｄ変換器２からの出力とを加算する加算器
７と、重み更新演算器８から出力されるデータを
記憶する記憶器１０と、加算器７の出力をＤ／Ａ
変換するＤ／Ａ変換器９と、Ｄ／Ａ変換器９の出
力が入力される生体信号出力端子１１とから構成
されているとともに、前記重み更新演算器８は、
前記記憶器１０から取り出す一サイクル前までに
累積されたデータを基に一サイクルごとに更新演
算するデータに比較参照データの出力期間内で更
新演算するデータを重畳して逐次新たな相殺デー
タを作るものであり、前記遅延器６は、重み更新
演算器８からの制御信号に制御されて前記加算器
７の出力の多い時期に比較参照データの発生時期
を移動して同期させ同期した比較参照データを重
み更新演算器８に付与するものである周期性雑音
の除去装置である。

〔作用〕

環境に存在する周期性雑音は商用電源に起因し
ている。

周期性雑音源１２は商用電源から取り出す。

PLL同期発振器３は、周期性雑音源１２から
取り出した周期性雑音の基本波周波数の2n倍の
周波数にロツクして発振する。

Ａ／Ｄ変換器２は、PLL同期発振器３の発振
周波にサンプルレートを制御され周期性雑音を含
む生体信号をＡ／Ｄ変換する。

周期制御方形波発振器４は、周期性雑音源１２
より得る周期性雑音に同期して方形波を発生し、
この方形波のパルス幅は周期性雑音除去効果に合
わせて設定し、比較参照波となす。

デイジタル符号化器５は、周期制御方形波発振
器４から出力される比較参照波をデイジタル符号
化し比較参照データとなす。

遅延器６は、デイジタル符号化器５の出力を
Ａ／Ｄ変換器２から出力される周期性雑音データ
に参照させるために時期を合わせる。

重み更新演算器８は、遅延器６から出力される
比較参照データと記憶器１０に記憶された累積デ
ータ及び加算器７より出力される相殺後のデータ
を用いて、Ａ／Ｄ変換器２から出力される周期性
雑音に対する相殺データを発生する。

加算器７は、重み更新演算器８の出力とＡ／Ｄ
変換器２の出力とを同期させて加算する。

前記重み更新演算器８は、加算器７の出力を得
てこの出力が最小になるよう重みの係数を逐次更
新演算している。

記憶器１０は、重み更新演算器８から出力され
るデータを蓄積記憶する。記憶器１０に記憶して
いるデータを重み更新演算器８が一サイクル遅れ
で取り出す。

重み更新演算器８は、記憶器１０より得た一サ
イクル前のデータに、遅延器６からの比較参照デ
ータに関係する重みの係数を用いて作られるデー
タとを加え反転する。この反転したデータは相殺
用に作成したデータであつて、このデータを加算
器７にて周期性雑音を含む生体信号のデータに加
算し、周期性雑音のデータのみを相殺除去する。

Ｄ／Ａ変換器９は、加算器７の出力をＤ／Ａ変
換し、Ｄ／Ａ変換した信号を生体信号出力端子１
１に加える。

上記作用により、周期制御方形波発振器４で発
振したパルスを一サイクルごとに周期性雑音の振
幅の高い所、即ち、除去したい特定部分に移動さ
せて、集中的にその特定部分の雑音を除去するの
である。即ち、本考案では、一サイクルの全期間
にわたつて周期性雑音を除去するとともに、特定
部分の大きな雑音も集中的に除去し、結果として
短時間で周期性雑音を除去することができるので
ある。

〔実施例〕

第１図は本考案の実施例のブロツク図を示す。

生体信号入力端子１には生体から検出した信号
が掛つている。この生体から検出した信号には商
用電源に起因する周期性雑音が含まれている。

生体信号入力端子１から導入される第２図に示
す生体から検出した生体信号は、アナログ信号を
デイジタル信号に変換するＡ／Ｄ変換器２に入力
される。

第２図の１３は周期性雑音の基本波を示し、１
４は周期性雑音の第３高調波を示し、１５は基本
波に高調波が重畳されてなる周期性雑音を含む生
体信号を示す。第２図における第三高調波の振幅
は現場の環境により極めて大きく異なり、第三高
調波は皆無に近く他の高次高調波の振幅が大きい
場合もある。

PLL同期発振器３は、周期性雑音源１２の出
力を受け入れこの周期性雑音源１２の基本波の周
波数の2n倍の周波数にロツクして発振し、この
PLL同期発振器３の一方出力はＡ／Ｄ変換器２
に入力され、Ａ／Ｄ変換器２のサンプルレートが
制御される。

第３図にPLL同期発振器３の出力波形を示す。
該出力波形の周波数は2nで示され、本実施例で
はｎを64とし、は商用電源周波数であり、デユ
ーテイを１：１とした方形波である。

周期制御方形波発振器４は、周期性雑音の周期
に相関する方形波であつて、周期性雑音を除去す
る効果が大きい幅のパルスを発生させる。

周期制御方形波発振器４の出力は、信号をデイ
ジタル符号化するデイジタル符号化器５に入力さ
れる。

次に前記周期制御方形波発振器４の機能、作用
を詳述する。

周期制御方形波発振器４は、生体信号に混入し
ている周期性雑音を効果的に相殺除去する信号を
発生させる為に、周期性雑音の周期に同期し、更
に周期性雑音除去能力に合わせてパルス幅を設定
した方形波を発生させるものである。この方形波
は周期性雑音に比較し且つ参照するものであるか
ら比較参照波と称する。

周期制御方形波発振器４の出力の出力波形を第
４図、５図に示す。

第４図は一周期の全体にわたつて周期性雑音を
除去しようとして出力した方形波を示しており、
この方形波は一周期の間に正側にオンした後直ぐ
に負側にオンし、常にパルスを発生している。こ
の方形波は周期性雑音の基本波の第一クロスポイ
ントで立ち上がつている。

第５図は一周期中の特定期間のみの周期性雑音
を除去しようとして出力した方形波を示してい
る。この方形波は一周期の間に、正側にオンし、
次に休止の後負側にオンしている。

次に、デイジタル符号化された比較参照データ
は遅延器６に入力され、この比較参照データは、
重み更新演算器８の第一出力端からの制御信号に
より周期性雑音データの値を逐次比較し一番大き
い時期に参照する様時期を遅延され、遅延の上最
適の時期に移動した比較参照データは重み更新演
算器８の第一入力端に入力される。

重み更新演算器８の第一出力端から遅延器６に
制御信号が付与され、この制御信号で遅延器６の
遅延時間を修正し、この遅延器６の比較参照デー
タが重み更新演算器８に入力されることによつて
ループが形成されている。

重み更新演算器８は記憶器１０から一サイクル
前のデータを取り出す。

重み更新演算器８の第三出力端から得たデータ
を記憶する記憶器１０の出力は重み更新演算器８
の第三入力端に入力されループが形成される。

Ａ／Ｄ変換器２の出力データを一方入力端に入
力し、重み更新演算器８の第二出力端が出力する
データを他方入力端に入力し、双方入力端に得る
入力を加算する加算器７の、一方出力は前記重み
更新演算器８の第二入力端に入力されループを形
成する。

加算器７の他方出力はデイジタルデータをアナ
ログ信号に変換するＤ／Ａ変換器９に付与され
る。

Ｄ／Ａ変換器９の出力は第７図に示す如き波形
となつて生体信号出力端子１１に接続される。

遅延器６、加算器７、重み更新演算器８及び記
憶器１０から、演算を行なう演算部が構成されて
いる。

次に周期性雑音を含んだ生体信号から周期性雑
音のみが相殺除去され、生体信号のみが取り出さ
れる過程を以下に順次説明する。

生体信号入力端子１に付与された商用電源の基
本周波及び高調波に起因する周期性雑音を含む生
体信号はＡ／Ｄ変換器２でデイジタルデータに変
えられる。該デイジタルデータに、周期性雑音信
号を除去するために重み更新演算器８で作つた相
殺データを加算器７で加算し周期性雑音を相殺除
去する。

環境に存在する周期性雑音は、主として商用電
源の周波とその高調波でなり、生体から検出する
信号には、この商用電源の周波とその高調波が周
期性雑音として混入している。

周期性雑音源１２は装置の電源部に存在してい
るのでこの電源部から容易に取り出せる。生体か
ら検出した信号の中から周期性雑音を除去しよう
とする本実施例では、周期性雑音を相殺する信号
の周期を周期性雑音源１２から得、周期性雑音源
１２でPLL同期発振器３を発振させこの発振周
波数を2nにロツクしている。本実施例では6400
Hz（商用周波が50Hzの時）あるいは7680Hz（商用
周波が60Hzの時）である。

PLL同期発振器３の出力で前記Ａ／Ｄ変換器
２のサンプルレートを制御している。

周期制御方形波発振器４は生体から検出する信
号に混入する周期性雑音に同期して方形波を発振
しており、パルス幅は任意に設定される。

パルス幅の設定は、パルス幅を広くする、即
ち、デユーテイ比を大きくするとパルスの存する
当該サイクル期間にあつてパルスが発生する期間
の比較的長期間にわたつて周期性雑音が除去で
き、パルス幅を狭くする、即ち、デユーテイ比を
小さくすると狭小パルスの発生期間の比較的短期
間だけ周期性雑音が除去できるという除去効果を
勘案して任意に設定する。

即ち、パルスの立ち上り時期は、周期性雑音の
基本波の第一クロスポイントで立ち上がり、この
方形波が、周期性雑音を除去したい期間、即ち、
高調波成分に起因して大きい値となる周期性雑音
の期間（＝幅）に合致するようにパルス幅を手動
調節する。

一般的に、パルス幅の小さい方形波の中には高
調波成分が多く含まれるといえる。実施例の周期
制御方形波発振器４において周期性雑音の高調波
成分の除去のウエイトを大きくしたい時は、方形
波のパルス幅を小さく手動設定すれば、周期性雑
音の高調波成分の除去できる。逆に周期性雑音の
基本波を除去するウエイトを大きくしたい時は、
方形波のパルス幅を大きく手動設定し、デユーテ
イ比を１：１に設定すれば、周期性雑音の基本波
成分を多く除去できる。

周期制御方形波発振器４の方形波の幅は当該装
置を使用する環境条件を勘案して手動で決めるも
のであり、デユーテイ比はおおむね大きくても
１：１、即ち、パルス幅は1/2周期以下である。

周期性雑音において、一サイクルの幅に比して
の僅少幅に突出した振幅部分即ち特定期間の特定
雑音に対して、この特定雑音をめがけて、別に作
る相殺用のデータで集中的に除去しようとするも
のである。

周期性雑音は、周期性雑音の基本波１３に周期
性雑音の第三高調波１４等が重畳されていて、一
サイクルの内の特定部分において周期性雑音の振
幅が大きくなつている。周期性雑音の高調波成分
はどのような姿態で基本波に重畳されるかは環境
により異なるので、値を増大する相殺データの発
生期間を制御するパルス幅を、手動で任意に設定
できるから、使用者の環境に合わせて期間を適応
させることができ好都合である。

本考案では、単に一個の発振器、即ち、周期制
御方形波発振器４を備え、この周期制御方形波発
振器４で周期性雑音の基本周期に同期させたパル
スを発生させておいて、後段の遅延器６でこのパ
ルスに関するデータの発生時期をずらし、このデ
ータによつて相殺データの重みを変え、この値の
変動するデータで周期性雑音を相殺するので、確
実に早く周期性雑音の高調波成分が、相殺除去さ
れるのである。

遅延器６は、デイジタル符号化された比較参照
データを周期性雑音データの多い部分に参照する
様に時期を遅延させる。

即ち、遅延器６は重み更新演算器８からの信号
を得て、生体信号に混入する周期性雑音の一周期
内で最も周期性雑音の除去効果を必要とする部分
即ち周期性雑音の多い部分まで比較参照データを
遅延させる機能を有する。

比較参照データの発生するタイミング（＝時
期）は一サイクルごとに更新される。

記憶器１０は重み更新演算器８の出力を記憶し
蓄積するものである。

重み更新演算器８は重みの係数を一サイクル毎
に更新演算し重みに関係するデータを作る。

更に、遅延器６からの比較参照データにサンプ
ルレートごとに増減する部分的な重みの係数を用
いてもう一つのデータを作り双方データを加え、
この加えた値を反転して相殺データを作成する。

前記相殺データとＡ／Ｄ変換器２から出力され
たデータとを加算器７で同期加算し、Ａ／Ｄ変換
器２の生体から検出した信号を源としたデータに
含まれる周期性雑音を相殺除去する。

高調波に起因する周期性雑音の大きい部分に
は、重みの重い相殺データを同期加算することに
よつて、周期性雑音の大きい部分を早く相殺除去
する。

前記重みの係数の値は、重み更新演算器８から
出力される相殺データとＡ／Ｄ変換器２から出力
されたデータの加算結果の出力電圧の二乗平均値
が常に最小となるように重み演算器８で一サイク
ル毎に演算決定され更新される。

前記加算器７では周期性雑音を含んだ生体信号
に、重み更新演算器８で作つた相殺データを符号
反転させて加算している。

周期性雑音を含んだ生体信号中の周期性雑音の
みを相殺するものであるから、加算器７からは、
周期性雑音は相殺除去されており、周期性を持た
ない純粋な生体信号が出力されている。

相殺除去されるのは周期性をもつた同期信号の
みであつて、非周期性の信号は相殺されない。

加算器７の出力から周期性雑音を除去して純粋
な生体信号を取り出そうとすれば、加算器７の出
力電力の平均値を最小にすれば行なえる。即ち、
周期性雑音の電力の平均値は０である為、加算器
７の出力電力の平均値を最小にすることにより周
期性雑音のみが除去できる。

記憶器１０は、重み更新演算器８のデータを蓄
積し記憶している。時間の経過と共に記憶器１０
のデータは適切化され重み更新演算器８から加算
器７への出力は周期性雑音に対称したデータに極
めて近似し、加算器７では周期性雑音は殆んど相
殺除去される。

生体信号入力端子１に正弦波周期性雑音を入力
した場合の加算器７の出力電圧の二乗平均値の収
束シミユレーシヨン結果を第８図に示し、第９図
に生体信号出力端子１１から得る信号の周期性雑
音の収束過渡状態を示す。

前記加算器７の入力端においてＡ／Ｄ変換器２
の出力データの多い時期に遅延器６の出力データ
のタイミングを常にあわせ加算器７の出力を早く
最小にするために、重み更新演算器８で遅延器６
の遅延時間を制御している。

Ｄ／Ａ変換器９は加算器７の一方出力端からの
デイジタル信号をアナログ信号に変え、該アナロ
グ信号は生体信号出力端１１に加電される。この
出力波形は第７図に示す如く周期性雑音が除去さ
れた生体信号のみの波形となつている。

尚、第６図は周期性雑音の波形を示し、ｔは時
間である。

〔考案の効果〕

本考案においては、生体から検出する生体信号
とは別に周期性雑音に相関した方形波を発生させ
る周期制御方形波発振器を設けた構成としたた
め、この周期制御方形波発振器より出力される比
較参照波を基に作る比較参照データと周期性雑音
のデータが、双方比較参照の上周期性雑音の大き
い時期に比較参照データが合致して発生するよう
に、パルス幅は任意に手動で設定できるものであ
り、遅延時間は自動で逐次決定されるものであ
る。それゆえに、周期性雑音の基本波はもとより
高調波も容易にしかも短時間で相殺除去出来るよ
うになつた。

また、本考案においては、周期性雑音の基本波
の相殺除去を行ないながら、周期制御方形波発振
器から出力される比較参照波のパルス幅を使用者
の雑音環境に合わせて手動で適宜に選び、時期を
周期性雑音の大きい部分に合わせて即ち高調波に
適応させて自動で逐次決定し、周期性雑音の大き
い部分を相殺除去するので、全体として周期性雑
音を確実に早く除去できるようになつた。

更に、本考案を、例えば筋電信号の検出装置に
用いれば特別にシールドルームや抵抗、コンデン
サ等の素子でなるハムフイルターを用いないで筋
電信号等の検出が正確にできる。

【図面の簡単な説明】

添付の図面は本考案の実施例を示しており、第
１図は電気的構成を示すブロツク図、第２図は周
期性雑音を含む生体信号波と周期性雑音の基本波
と第３高調波とを示し、第３図はPLL同期発振
器の出力波形を示し、第４図、第５図は周期制御
方形波発振器４の出力波形を示し、第４図は一周
期全体にわたつて周期性雑音を除去する場合の方
形波であつて、第５図は一周期中の特定期間のみ
の周期性雑音を除去する場合の方形波であり、第
６図は周期性雑音の波形を示し、第７図はＤ／Ａ
変換器の出力波形を示し、第８図は加算器出力の
正弦波周期性雑音の収束シミユレーシヨン結果を
示すグラフであり、第９図は生体信号出力端子の
信号波の雑音収束状態を示している。 ２……Ａ／Ｄ変換器、３……PLL同期発振器、
４……周期制御方形波発振器、５……デイジタル
符号化器、６……遅延器、７……加算器、８……
重み更新演算器、９……Ｄ／Ａ変換器、１０……
記憶器。

Claims (1)

【実用新案登録請求の範囲】
1. 環境に存在して生体信号に含まれる周期性雑音
   の源である周期性雑音源１２と、周期性雑音源１
   ２から出力される周期性雑音の基本波周波数の
   2n倍の周波数にロツクして発振するPLL同期発
   振器３と、生体信号入力端子１と、PLL同期発
   振器３の出力を得てその発振周波にサンプルレー
   トを制御されて生体信号入力端子１から出力され
   る周期性雑音を含んだ生体信号をＡ／Ｄ変換する
   Ａ／Ｄ変換器２と、PLL同期発振器３の出力を
   得て周期性雑音に比較参照し周期性雑音除去能力
   を適応させるよう設定されるパルス幅の方形波を
   発生する周期制御方形波発振器４と、周期制御方
   形波発振器４の出力をデイジタル符号化するデイ
   ジタル符号化器５と、デイジタル符号化器５の出
   力を所定時間遅らせて出力する遅延器６と、遅延
   器６から出力される比較参照データを用いてＡ／
   Ｄ変換器２から出力される周期性雑音を含んだ生
   体信号に対する相殺信号を発生する重み更新演算
   器８と、重み更新演算器８の出力とＡ／Ｄ変換器
   ２からの出力とを加算する加算器７と、重み更新
   演算器８から出力されるデータを記憶する記憶器
   １０と、加算器７の出力をＤ／Ａ変換するＤ／Ａ
   変換器９と、Ｄ／Ａ変換器９の出力が入力される
   生体信号出力端子１１とから構成されているとと
   もに、前記重み更新演算器８は、前記記憶器１０
   から取り出す一サイクル前までに累積されたデー
   タを基に一サイクルごとに更新演算するデータに
   比較参照データの出力期間内で更新演算するデー
   タを重畳して逐次新たな相殺データを作るもので
   あり、前記遅延器６は、重み更新演算器８からの
   制御信号に制御されて前記加算器７の出力の多い
   時期に比較参照データの発生時期を移動して同期
   させ同期した比較参照データを重み更新演算器８
   に付与するものである周期性雑音の除去装置。