JPH05167943A - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JPH05167943A JPH05167943A JP3331032A JP33103291A JPH05167943A JP H05167943 A JPH05167943 A JP H05167943A JP 3331032 A JP3331032 A JP 3331032A JP 33103291 A JP33103291 A JP 33103291A JP H05167943 A JPH05167943 A JP H05167943A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- image
- horizontal synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ビデオテープからの録
画を防ぐ録画防止信号を含んでいるビデオ信号が入力さ
れても、録画防止信号を含まないビデオ信号が入力され
た場合と同様に画像を表示できる画像表示装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention Even when a video signal containing a recording prevention signal for preventing recording from a video tape is input, the present invention can display an image in the same manner as when a video signal not containing the recording prevention signal is input. The present invention relates to an image display device capable of displaying.
【０００２】[0002]
【従来の技術】最近は、テレビジョンの画面にチャネル
番号又は音量の強弱を表す文字又はパターン等の画像を
表示するようにしている。図１はそのような画像表示を
行うための画像表示装置の構成を示すブロック図であ
る。ビデオ信号VTR は同期分離回路12へ入力される。同
期分離回路12はビデオ信号VTR の水平同期信号ＨSYC と
垂直同期信号ＶSYC とを分離して、同期信号入力回路15
へ入力する。この同期信号入力回路15の出力信号たる水
平同期信号ＨSYC はＨカウンタ16へ入力され、Ｈカウン
タ16がカウントした水平同期信号ＨSYC のカウント値は
表示位置検出回路17へ入力される。表示位置検出回路17
は、入力された水平同期信号ＨSYC のカウント値に基づ
いて表示すべき画像の文字又はパターンの表示位置を検
出する。そしてその検出位置に画像を表示する。2. Description of the Related Art Recently, an image such as a character or a pattern indicating a channel number or a volume level is displayed on a screen of a television. FIG. 1 is a block diagram showing the configuration of an image display device for performing such image display. The video signal VTR is input to the sync separation circuit 12. The sync separation circuit 12 separates the horizontal sync signal H SYC and the vertical sync signal V SYC of the video signal VTR into a sync signal input circuit 15
To enter. The horizontal synchronizing signal H SYC, which is the output signal of the synchronizing signal input circuit 15, is input to the H counter 16, and the count value of the horizontal synchronizing signal H SYC counted by the H counter 16 is input to the display position detecting circuit 17. Display position detection circuit 17
Detects the display position of the character or pattern of the image to be displayed based on the count value of the input horizontal synchronizing signal H SYC . Then, the image is displayed at the detected position.
【０００３】[0003]
【発明が解決しようとする課題】ところで、ビデオ信号
に含まれている録画防止信号は複数のパルスで水平同期
信号の休止期間に含まれている。そのため水平同期信号
をカウントするＨカウンタは、水平同期信号とともに録
画防止信号をもカウントすることになり、表示位置検出
回路は表示すべき画像の表示位置を正確に検出し得ず、
表示位置が大幅に狂って表示できず、またカウントした
水平同期信号が多いために水平同期が乱れて表示すべき
画像を安定に表示できないという問題がある。本発明は
斯かる問題に鑑み、録画防止信号を含んでいるビデオ信
号が入力されても、表示する画像を所定位置に、安定し
て表示できる画像表示装置を提供することを目的とす
る。By the way, the recording prevention signal included in the video signal is included in the pause period of the horizontal synchronizing signal by a plurality of pulses. Therefore, the H counter that counts the horizontal synchronization signal also counts the recording prevention signal together with the horizontal synchronization signal, and the display position detection circuit cannot accurately detect the display position of the image to be displayed.
There is a problem in that the display position is greatly deviated and the image cannot be displayed, and the horizontal synchronization is disturbed due to a large number of counted horizontal synchronization signals, so that an image to be displayed cannot be stably displayed. In view of the above problems, it is an object of the present invention to provide an image display device capable of stably displaying an image to be displayed at a predetermined position even when a video signal including a recording prevention signal is input.
【０００４】[0004]
【課題を解決するための手段】本発明に係る画像表示装
置は、水平同期信号の休止期間に存在する録画防止信号
をマスクするパルスを出力するタイミングジェネレータ
と、このタイミングジェネレータの出力パルス及び録画
防止信号が存在する水平同期信号を入力すべき論理和回
路とを備え、論理和回路の出力信号をカウントしたカウ
ンタのカウント値に基づいて画像の表示位置を決める構
成にする。An image display apparatus according to the present invention includes a timing generator for outputting a pulse for masking a recording prevention signal existing in a pause period of a horizontal synchronizing signal, an output pulse of the timing generator and recording prevention. And a logical sum circuit to which a horizontal synchronizing signal in which a signal exists is input, and the display position of the image is determined based on the count value of the counter that counts the output signal of the logical sum circuit.
【０００５】[0005]
【作用】水平同期信号の休止期間に存在する録画防止信
号をマスクするパルスを出力するタイミングジェネレー
タの出力パルスと、水平同期信号及びその休止期間に存
在する録画防止信号とを論理和回路に入力すると、論理
和回路の出力信号は水平同期信号のみになる。論理和回
路の出力信号をカウンタでカウントしたカウント値に基
づいて画像の表示位置を決定するこれにより、水平同期
信号の休止期間に存在する録画防止信号をカウントする
ことがないから所定位置に、安定して画像を表示でき
る。When the output pulse of the timing generator that outputs a pulse for masking the recording prevention signal existing in the pause period of the horizontal synchronizing signal and the horizontal synchronization signal and the recording prevention signal existing in the pause period are input to the OR circuit. The output signal of the OR circuit is only the horizontal synchronizing signal. The display position of the image is determined based on the count value obtained by counting the output signal of the logical sum circuit by the counter. Therefore, the recording prevention signal existing in the pause period of the horizontal synchronizing signal is not counted, so that it is stabilized at a predetermined position. You can then display the image.
【０００６】[0006]
【実施例】以下本発明をその実施例を示す図面により詳
述する。図２は本発明に係る画像表示装置の構成を示す
ブロック図である。録画防止信号を含んでいるビデオ信
号VTR は、同期分離回路12へ入力される。同期分離回路
12で分離された水平同期信号ＨSYC 及び垂直同期信号Ｖ
SYC はともに同期信号入力回路15へ入力され、その出力
信号たる水平同期信号はタイミングジェネレータ13及び
OR回路18の一側入力端子へ入力される。タイミングジェ
ネレータ13の出力信号はOR回路18の他側入力端子へ入力
される。発振回路14は水平同期信号ＨSYC の周波数より
高い周波数の高周波信号を発振し、その発振出力信号は
タイミングジェネレータ13へ与えられる。The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 2 is a block diagram showing the configuration of the image display device according to the present invention. The video signal VTR including the recording prevention signal is input to the sync separation circuit 12. Sync separation circuit
Horizontal sync signal H SYC and vertical sync signal V separated by 12
Both SYC are input to the synchronizing signal input circuit 15, and the horizontal synchronizing signal that is the output signal is the timing generator 13 and
Input to one input terminal of the OR circuit 18. The output signal of the timing generator 13 is input to the other input terminal of the OR circuit 18. The oscillator circuit 14 oscillates a high frequency signal having a frequency higher than the frequency of the horizontal synchronizing signal H SYC , and the oscillation output signal is given to the timing generator 13.
【０００７】タイミングジェネレータ13は、発振回路14
から入力された高周波信号の周波数を分周するようにな
っており、また水平同期信号ＨSYC の休止期間に含まれ
ている録画防止信号の信号期間より長い時間幅のパルス
信号を発生するように構成されており、このパルス信号
は水平同期信号ＨSYC の立上り時点に同期し、立上り時
点から所定時間遅れて立上るように構成されている。The timing generator 13 includes an oscillator circuit 14
It is designed to divide the frequency of the high-frequency signal input from, and to generate a pulse signal with a time width longer than the signal period of the recording prevention signal included in the pause period of the horizontal synchronizing signal H SYC. The pulse signal is configured to be synchronized with the rising edge of the horizontal synchronizing signal H SYC and rise with a delay of a predetermined time from the rising edge .
【０００８】OR回路18の出力信号はＨカウンタ16へ入力
されており、Ｈカウンタ16のカウント値たる出力信号は
表示位置検出回路17へ入力される。図３はタイミングジ
ェネレータ13の構成の一例を示すブロック図である。フ
リップフロップＦ1 （Ｆ2 ，Ｆ3 Ｆ4 …Ｆn-1 ，Ｆn ）
の出力Ｑ及び反転出力＃Ｑは、フリップフロップＦ
2 （Ｆ3 ，Ｆ4 …Ｆn-1 ，Ｆn ）のトリガ端子Ｔ及び反
転トリガ端子＃Ｔへ入力される。フリップフロップＦ1
のトリガ端子Ｔには、発振回路14の出力信号が、反転ト
リガ端子＃Ｔには、インバータIV1 を介して発振回路14
の出力信号が入力される。The output signal of the OR circuit 18 is input to the H counter 16, and the output signal which is the count value of the H counter 16 is input to the display position detection circuit 17. FIG. 3 is a block diagram showing an example of the configuration of the timing generator 13. Flip-flop F 1 (F 2 , F 3 F 4 ... F n-1 , F n )
Output Q and inverted output #Q of the flip-flop F
2 (F 3 , F 4 ... F n-1 , F n ) is input to the trigger terminal T and the inversion trigger terminal #T. Flip-flop F 1
The output signal of the oscillator circuit 14 is supplied to the trigger terminal T of the oscillator circuit 14 and the output signal of the oscillator circuit 14 is supplied to the inversion trigger terminal #T via the inverter IV 1.
Output signal is input.
【０００９】フリップフロップＦn の反転出力＃ＱはAN
D 回路Ａ1 の一入力端子へ入力され、その他入力端子に
はオートクリア信号ACが入力される。AND 回路Ａ1 の出
力信号はAND 回路Ａ2 の一入力端子へ入力され、その他
入力端子にはインバータIV2 を介して水平同期信号Ｈ
SYC が入力される。The inverted output #Q of the flip-flop F n is AN
The auto clear signal AC is input to one input terminal of the D circuit A 1 and the other input terminal. The output signal of the AND circuit A 1 is inputted to one input terminal of an AND circuit A 2, the horizontal synchronizing signal H via the inverter IV 2 Additional input terminal
SYC is input.
【００１０】AND 回路Ａ2 の出力信号はフリップフロッ
プＦ1 ，Ｆ2 ，Ｆ3 …Ｆn-1 ，Ｆn の各リセット端子
Ｒ，Ｒ，Ｒ…へ入力される。フリップフロップＦn の反
転出力＃ＱはインバータIV3 を介して３入力NOR 回路NR
1 の第１入力端子へ入力され、その第２入力端子にはAN
D 回路Ａ2 の出力信号がインバータIV4 を介して入力さ
れ、その第３入力端子にはNOR 回路NR2 の出力信号が入
力される。NOR 回路NR1 の出力信号はNOR 回路NR2 の一
入力端子へ入力され、その他入力端子にはインバータIV
5 を介してフリップフロップＦ2 の反転出力＃Ｑが入力
される。NOR 回路NR1 はパルス信号を出力するようにな
っており、この出力パルスはOR回路18の他側入力端子へ
与えられる。The output signal of the AND circuit A 2 is input to the reset terminals R, R, R ... Of the flip-flops F 1 , F 2 , F 3 ... F n-1 , F n . The inverted output #Q of the flip-flop F n is fed to the 3-input NOR circuit NR via the inverter IV 3.
It is input to one of the first input terminal, and its second input terminal AN
The output signal of the D circuit A 2 is input via the inverter IV 4, and the output signal of the NOR circuit NR 2 is input to the third input terminal thereof. The output signal of the NOR circuit NR 1 is inputted to one input terminal of the NOR circuit NR 2, inverter IV Additional input terminal
The inverted output #Q of the flip-flop F 2 is input via 5 . The NOR circuit NR 1 outputs a pulse signal, and this output pulse is given to the other input terminal of the OR circuit 18.
【００１１】次にこのように構成した画像表示装置の動
作を各部信号のタイミングチャートを示す図４とともに
説明する。録画防止信号を含んでいるビデオ信号VTR が
同期分離回路12へ入力されると水平同期信号ＨSYC 及び
垂直同期信号ＶSYC がビデオ信号VTR から分離される。
そして水平同期信号ＨSYC 及び垂直同期信号ＶSYC は同
期信号入力回路15へ入力され、その水平同期信号ＨSYC
がタイミングジェネレータ13へ入力される。Next, the operation of the image display device constructed as described above will be described with reference to FIG. 4 which shows a timing chart of signals of respective parts. When the video signal VTR including the recording prevention signal is input to the sync separation circuit 12, the horizontal sync signal H SYC and the vertical sync signal V SYC are separated from the video signal VTR.
The horizontal synchronizing signal H SYC and the vertical synchronizing signal V SYC are input to the synchronizing signal input circuit 15, and the horizontal synchronizing signal H SYC
Is input to the timing generator 13.
【００１２】同期信号入力回路15から出力される水平同
期信号ＨSYC は、図４(a) に示すように水平同期信号Ｈ
SYC の休止期間に録画防止信号NRが存在している。タイ
ミングジェネレータ13は、発振回路14からの高周波信号
を分周して、水平同期信号ＨSYC の立上り時点に同期
し、立上り時点から僅かに遅延して立上る図４(b) に示
す如きパルス信号を出力する。そして録画防止信号NRと
ともに水平同期信号ＨSYC が、OR回路18の一側入力端子
に、タイミングジェネレータ13からのパルス信号が他側
入力端子に入力されて、OR回路18の出力信号は図４(c)
に示す如く録画防止信号NRがパルス信号によりマスクさ
れて、水平同期信号ＨSYC のみが出力されＨカウンタ16
へ入力される。The horizontal synchronizing signal H SYC output from the synchronizing signal input circuit 15 is a horizontal synchronizing signal H SYC as shown in FIG. 4 (a).
The recording prevention signal NR exists during the SYC pause period. The timing generator 13 divides the high frequency signal from the oscillation circuit 14, synchronizes with the rising time of the horizontal synchronizing signal H SYC , and rises with a slight delay from the rising time, as shown in FIG. 4 (b). Is output. The horizontal synchronizing signal H SYC together with the recording prevention signal NR is input to one input terminal of the OR circuit 18 and the pulse signal from the timing generator 13 is input to the other input terminal, and the output signal of the OR circuit 18 is shown in FIG. c)
As shown in, the recording prevention signal NR is masked by the pulse signal, and only the horizontal synchronizing signal H SYC is output and the H counter 16
Is input to.
【００１３】それによりＨカウンタ16は水平同期信号Ｈ
SYC のみをカウントし、そのカウント値たる出力信号を
表示位置検出回路17へ入力し、その出力信号に応じて画
像を表示すべき位置を決定する。このようにして録画防
止信号NRが水平同期信号ＨSYC の休止期間に存在してい
てもタイミングジェネレータ13の出力信号によりマスク
されるから、Ｈカウンタ16はビデオ信号VTR の水平同期
信号ＨSYC のみをカウントすることになり、録画防止信
号が存在しないビデオ信号VTR と同様に水平同期信号を
カウントすることになる。そのため録画防止信号を含ま
ない水平同期信号ＨSYC をカウントした場合と同様にし
て画像の表示位置を決定でき、また水平同期を乱さず、
安定に画像を表示できる。As a result, the H counter 16 causes the horizontal synchronizing signal H
Only the SYC is counted, the output signal as the count value is input to the display position detection circuit 17, and the position where the image is displayed is determined according to the output signal. In this way, the recording prevention signal NR is masked by the output signal of the timing generator 13 even if it exists in the pause period of the horizontal synchronizing signal H SYC , so that the H counter 16 outputs only the horizontal synchronizing signal H SYC of the video signal VTR. As a result, the horizontal sync signal is counted in the same manner as the video signal VTR without the recording prevention signal. Therefore, the display position of the image can be determined in the same manner as when the horizontal synchronization signal H SYC not including the recording prevention signal is counted, and the horizontal synchronization is not disturbed.
Images can be displayed stably.
【００１４】[0014]
【発明の効果】以上詳述したように、本発明によれば、
録画防止信号が存在するビデオ信号が入力されても、画
像の表示位置が狂うことがなく、また水平同期を乱さず
安定に画像を表示できる画像表示装置を提供できる優れ
た効果を奏する。As described in detail above, according to the present invention,
Even if a video signal including a recording prevention signal is input, the display position of the image does not change, and an excellent image display device that can stably display the image without disturbing the horizontal synchronization is provided.
【図１】従来の画像表示装置の構成を示すブロック図で
ある。FIG. 1 is a block diagram showing a configuration of a conventional image display device.
【図２】本発明に係る画像表示装置の構成を示すブロッ
ク図である。FIG. 2 is a block diagram showing a configuration of an image display device according to the present invention.
【図３】タイミングジェネレータの実回路図である。FIG. 3 is an actual circuit diagram of a timing generator.
【図４】各部信号のタイミングチャートである。FIG. 4 is a timing chart of signals of respective parts.
12 同期分離回路 13 タイミングジェネレータ 14 発振回路 16 Ｈカウンタ 18 OR回路 12 Sync separation circuit 13 Timing generator 14 Oscillation circuit 16 H counter 18 OR circuit
Claims (1)
カウント値に基づいて、表示すべき画像の位置を決める
ようにしている画像表示装置において、 前記水平同期信号の休止期間に存在する録画防止信号を
マスクするパルスを出力するタイミングジェネレータ
と、該タイミングジェネレータの出力パルス及び前記録
画防止信号が存在する水平同期信号を入力すべき論理和
回路とを備え、論理和回路の出力信号を前記カウンタに
与える構成にしてあることを特徴とする画像表示装置。1. An image display device for determining the position of an image to be displayed on the basis of the count value of a counter for counting the horizontal synchronizing signal, wherein an image recording prevention signal existing in a pause period of the horizontal synchronizing signal is set. A configuration including a timing generator for outputting a pulse to be masked, and a logical sum circuit for inputting an output pulse of the timing generator and a horizontal synchronizing signal in which the recording prevention signal exists, and giving an output signal of the logical sum circuit to the counter An image display device characterized by being.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331032A JP2743041B2 (en) | 1991-12-16 | 1991-12-16 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331032A JP2743041B2 (en) | 1991-12-16 | 1991-12-16 | Image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167943A true JPH05167943A (en) | 1993-07-02 |
| JP2743041B2 JP2743041B2 (en) | 1998-04-22 |
Family
ID=18239066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331032A Expired - Fee Related JP2743041B2 (en) | 1991-12-16 | 1991-12-16 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743041B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166372A (en) * | 1986-12-27 | 1988-07-09 | Nec Home Electronics Ltd | On-screen display circuit |
-
1991
- 1991-12-16 JP JP3331032A patent/JP2743041B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166372A (en) * | 1986-12-27 | 1988-07-09 | Nec Home Electronics Ltd | On-screen display circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2743041B2 (en) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| JPS581785B2 (en) | cathode ray tube display device | |
| EP0342634B1 (en) | Circuitry for and method of generating vertical drive pulse in video signal receiver | |
| KR940003035B1 (en) | Video signal circuit | |
| JPH05167943A (en) | Image display device | |
| KR100190788B1 (en) | Digital synchronizing device | |
| KR940011875B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPH04154383A (en) | Horizontal synchronizing signal protecting circuit | |
| JP2714221B2 (en) | Television system discriminator | |
| KR100425687B1 (en) | Separation circuit for composition sync-signal of flat pannel display | |
| KR960003443B1 (en) | Letter display apparatus | |
| JPS6174464A (en) | Vertical synchronizing signal generation circuit | |
| KR100206589B1 (en) | Automatic image width control apparatus in case of letterbox input | |
| KR200141097Y1 (en) | A circuit for preventing word-waving | |
| JPS594046B2 (en) | Light pen field of view position detection device | |
| JP2591819B2 (en) | Character signal synchronous playback circuit | |
| JP3322992B2 (en) | Field discrimination circuit | |
| JP3475773B2 (en) | Video signal processing device and liquid crystal display device | |
| KR950005055B1 (en) | Synchronizing signal selection circuit | |
| JP3024724B2 (en) | Skew detection circuit | |
| JP3013357B2 (en) | Video signal identification circuit and image equipment | |
| JPH08202329A (en) | Display device | |
| JPH0630352A (en) | Picture display device and input signal discrimination circuit | |
| JPH0456481A (en) | Picture processing circuit | |
| JPS6174465A (en) | Vertical synchronizing signal generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |