JPH05167544A - 情報分配装置 - Google Patents
情報分配装置Info
- Publication number
- JPH05167544A JPH05167544A JP3329108A JP32910891A JPH05167544A JP H05167544 A JPH05167544 A JP H05167544A JP 3329108 A JP3329108 A JP 3329108A JP 32910891 A JP32910891 A JP 32910891A JP H05167544 A JPH05167544 A JP H05167544A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- information
- data
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Small-Scale Networks (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【目的】端末装置から映像情報を選択するためのデータ
を送出できると共に、低価格で、必要スペース、使用電
力量が少なく、高信頼性の情報分配装置を提供する。 【構成】アドレス信号にて示される位置に情報を記憶す
るメモリ１０と、複数の端末装置Ｔ０〜Ｔ２５５から供
給される要求に応じた値の複数のアドレス信号を順次発
生するアドレス発生手段６と、このアドレス発生手段６
から出力されるアドレス信号ＶＭＡに基づいて上記メモ
リ１０から上記情報を読みだして上記複数の端末装置Ｔ
０〜Ｔ２５５に供給する情報読出手段１１とを備える。
を送出できると共に、低価格で、必要スペース、使用電
力量が少なく、高信頼性の情報分配装置を提供する。 【構成】アドレス信号にて示される位置に情報を記憶す
るメモリ１０と、複数の端末装置Ｔ０〜Ｔ２５５から供
給される要求に応じた値の複数のアドレス信号を順次発
生するアドレス発生手段６と、このアドレス発生手段６
から出力されるアドレス信号ＶＭＡに基づいて上記メモ
リ１０から上記情報を読みだして上記複数の端末装置Ｔ
０〜Ｔ２５５に供給する情報読出手段１１とを備える。
Description
【０００１】
【産業上の利用分野】この発明は、情報特に映像情報を
複数の端末装置に供給する情報分配装置に関する。
複数の端末装置に供給する情報分配装置に関する。
【０００２】
【従来の技術】映像情報を複数の端末装置に供給する従
来の情報分配装置としては、テレビジョン放送装置、ケ
ーブルテレビジョン（ＣＡＴＶ）方式を適用した放送装
置のように一方的に映像情報を端末装置に送信するも
の、テープカセット自動供給選択再生装置（カートマシ
ン）のように端末装置からの通信手段のあるもの、各端
末装置の映像情報蓄積装置たとえばＶＴＲにテレビジョ
ン信号を供給したり映像情報蓄積媒体たとえばテープカ
セットを分配したりするものなどがある。
来の情報分配装置としては、テレビジョン放送装置、ケ
ーブルテレビジョン（ＣＡＴＶ）方式を適用した放送装
置のように一方的に映像情報を端末装置に送信するも
の、テープカセット自動供給選択再生装置（カートマシ
ン）のように端末装置からの通信手段のあるもの、各端
末装置の映像情報蓄積装置たとえばＶＴＲにテレビジョ
ン信号を供給したり映像情報蓄積媒体たとえばテープカ
セットを分配したりするものなどがある。
【０００３】
【発明が解決しようとする課題】上記テレビジョン放送
装置およびケーブルテレビジョン（ＣＡＴＶ）方式を適
用した放送装置の場合、多チャネルの映像信号を端末装
置へ一方的に送出するものであり、端末装置は上記多チ
ャネルの中からチャネルを選択するのみであり、端末装
置から情報分配装置に対して例えば見たい映像情報の送
出などを要求することができなかった。
装置およびケーブルテレビジョン（ＣＡＴＶ）方式を適
用した放送装置の場合、多チャネルの映像信号を端末装
置へ一方的に送出するものであり、端末装置は上記多チ
ャネルの中からチャネルを選択するのみであり、端末装
置から情報分配装置に対して例えば見たい映像情報の送
出などを要求することができなかった。
【０００４】これに対し、カートマシンの場合、端末装
置から映像情報を選択するための情報（映像情報選択情
報）をカートマシンに伝える手段はあるが、カートマシ
ンが端末装置の要求に応えるためには端末装置の数に応
じた装置が必要となり、装置が膨大なものとなり、価
格、使用電力量、必要スペース、信頼性の点で問題があ
った。
置から映像情報を選択するための情報（映像情報選択情
報）をカートマシンに伝える手段はあるが、カートマシ
ンが端末装置の要求に応えるためには端末装置の数に応
じた装置が必要となり、装置が膨大なものとなり、価
格、使用電力量、必要スペース、信頼性の点で問題があ
った。
【０００５】各端末装置の映像情報蓄積装置たとえばＶ
ＴＲにテレビジョン信号を供給したり映像情報蓄積媒体
たとえばテープカセットを分配したりするものの場合、
端末装置のそれぞれに映像情報蓄積装置あるいはテープ
カセットの再生装置が必要であり、映像情報の供給およ
び映像情報ソースの更新において多大の費用を要すると
いう問題があった。
ＴＲにテレビジョン信号を供給したり映像情報蓄積媒体
たとえばテープカセットを分配したりするものの場合、
端末装置のそれぞれに映像情報蓄積装置あるいはテープ
カセットの再生装置が必要であり、映像情報の供給およ
び映像情報ソースの更新において多大の費用を要すると
いう問題があった。
【０００６】この発明は上記事情を考慮してなされたも
のであり、その目的とするところは、端末装置から映像
情報を選択するためのデータを送出できると共に、低価
格で、必要スペース、使用電力量が少なく、高信頼性の
情報分配装置を提供することにある。
のであり、その目的とするところは、端末装置から映像
情報を選択するためのデータを送出できると共に、低価
格で、必要スペース、使用電力量が少なく、高信頼性の
情報分配装置を提供することにある。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め、この発明においては、複数の端末装置からの要求に
応じた内容の情報を上記複数の端末装置に供給する情報
分配装置において、アドレス信号にて示される位置に情
報を記憶するメモリと、上記複数の端末装置から供給さ
れる要求に応じた値の複数のアドレス信号を順次発生す
るアドレス発生手段と、このアドレス発生手段から出力
されるアドレス信号に基づいて上記メモリから上記情報
を読みだして上記複数の端末装置に供給する情報読出手
段とを備えたことを特徴とするものである。
め、この発明においては、複数の端末装置からの要求に
応じた内容の情報を上記複数の端末装置に供給する情報
分配装置において、アドレス信号にて示される位置に情
報を記憶するメモリと、上記複数の端末装置から供給さ
れる要求に応じた値の複数のアドレス信号を順次発生す
るアドレス発生手段と、このアドレス発生手段から出力
されるアドレス信号に基づいて上記メモリから上記情報
を読みだして上記複数の端末装置に供給する情報読出手
段とを備えたことを特徴とするものである。
【０００８】
【作用】この発明による情報分配装置は、録画モードと
再生モードとを有する。
再生モードとを有する。
【０００９】録画モードにおいては、図１において例え
ば映像蓄積メモリ１０のＮ番地からＭ番地まで録画する
場合、図４に示すように、複数の増加メモリ６ａと複数
のＶＭアドレス情報メモリ６ｂとから成る制御メモリ６
の０番地の増加メモリ６ａに「１」を、上記０番地のＶ
Ｍアドレス情報メモリ６ｂに（Ｎ−１）を設定する。す
なわち、アドレスＶＭＡ０の値を（Ｎ−１）とする。
ば映像蓄積メモリ１０のＮ番地からＭ番地まで録画する
場合、図４に示すように、複数の増加メモリ６ａと複数
のＶＭアドレス情報メモリ６ｂとから成る制御メモリ６
の０番地の増加メモリ６ａに「１」を、上記０番地のＶ
Ｍアドレス情報メモリ６ｂに（Ｎ−１）を設定する。す
なわち、アドレスＶＭＡ０の値を（Ｎ−１）とする。
【００１０】設定はマイクロコンピュータ１の指令に基
づき行なわれ、コマンドアドレスデータＣＭＭＡ＝０、
制御メモリアドレスデータＣＭＡ＝０とすることにより
比較器２から「０」がマルチプレクサ３の端子Ｓへ出力
される。端子Ｓに「０」が入力されることによりマルチ
プレクサ３は端子Ａに入力されるデータを出力する。こ
れにより、増加メモリ６ａおよびＶＭアドレス情報メモ
リ６ｂに「１」および（Ｎ−１）が設定されるようなコ
マンドデータＣＭＭＤがマルチプレクサ３の端子Ａを介
して制御メモリ６の端子ＤＩＮに入力される。ＣＭＡ＝
０の設定は、マイクロプロセッサ１から出力される映像
蓄積メモリ１０のライトイネーブルデータＶＭＷＥバ−
を「０」として、カウンタ４をリセット状態とすること
により行なわれる。
づき行なわれ、コマンドアドレスデータＣＭＭＡ＝０、
制御メモリアドレスデータＣＭＡ＝０とすることにより
比較器２から「０」がマルチプレクサ３の端子Ｓへ出力
される。端子Ｓに「０」が入力されることによりマルチ
プレクサ３は端子Ａに入力されるデータを出力する。こ
れにより、増加メモリ６ａおよびＶＭアドレス情報メモ
リ６ｂに「１」および（Ｎ−１）が設定されるようなコ
マンドデータＣＭＭＤがマルチプレクサ３の端子Ａを介
して制御メモリ６の端子ＤＩＮに入力される。ＣＭＡ＝
０の設定は、マイクロプロセッサ１から出力される映像
蓄積メモリ１０のライトイネーブルデータＶＭＷＥバ−
を「０」として、カウンタ４をリセット状態とすること
により行なわれる。
【００１１】次に、ＣＭＭＡ≠０とすると、比較器２は
「１」を出力するので、マルチプレクサ３は端子Ｂに入
力されるデータを出力する。これにより、制御メモリ６
の端子ＤＩＮには、マルチプレクサ３の端子Ｂを介し
て、書込みデータＣＭＷＤが入力される。書込みデータ
ＣＭＷＤの値は読出しデータＣＭＲＤの値と同じであ
り、この読出しデータＣＭＲＤは、増加メモリ６ａから
の出力データ値「１」とＶＭアドレス情報メモリ６ｂか
らの出力データ値（Ｎ−１）とを加算器７で加算して得
られた値Ｎのデータである。データＣＭＲＤはラッチ回
路８でラッチされる。値ＮのデータＣＭＲＤは、映像蓄
積メモリ１０のアドレスデータＶＭＡとして映像蓄積メ
モリ１０に入力されると共にＶＭアドレス情報メモリ６
ｂに入力されるので、０番地メモリのＶＭアドレス情報
メモリ６ｂの値は前の値（Ｎ−１）を１増加したＮとな
る。このように、ＶＭＡの値はＮから「１」ずつ増加し
ていく。
「１」を出力するので、マルチプレクサ３は端子Ｂに入
力されるデータを出力する。これにより、制御メモリ６
の端子ＤＩＮには、マルチプレクサ３の端子Ｂを介し
て、書込みデータＣＭＷＤが入力される。書込みデータ
ＣＭＷＤの値は読出しデータＣＭＲＤの値と同じであ
り、この読出しデータＣＭＲＤは、増加メモリ６ａから
の出力データ値「１」とＶＭアドレス情報メモリ６ｂか
らの出力データ値（Ｎ−１）とを加算器７で加算して得
られた値Ｎのデータである。データＣＭＲＤはラッチ回
路８でラッチされる。値ＮのデータＣＭＲＤは、映像蓄
積メモリ１０のアドレスデータＶＭＡとして映像蓄積メ
モリ１０に入力されると共にＶＭアドレス情報メモリ６
ｂに入力されるので、０番地メモリのＶＭアドレス情報
メモリ６ｂの値は前の値（Ｎ−１）を１増加したＮとな
る。このように、ＶＭＡの値はＮから「１」ずつ増加し
ていく。
【００１２】これにより、映像蓄積メモリ１０のアドレ
スデータＶＭＡは「１」ずつ増加し、映像ソース１２か
らの映像情報（書込みデータ）ＶＭＷＤが若い番地の方
から順次詰め込まれて記憶される。
スデータＶＭＡは「１」ずつ増加し、映像ソース１２か
らの映像情報（書込みデータ）ＶＭＷＤが若い番地の方
から順次詰め込まれて記憶される。
【００１３】再生モードにおいては、マイクロプロセッ
サ１は、各端末装置Ｔ０〜Ｔ２５５が映像情報を選択す
るためのデータＵＫＤ（Up Key Data）を入力し、各端
末装置のデータＵＫＤに応じた処理を行なう。例えば端
末装置Ｔ１が映像蓄積メモリ１０の１００番地からの映
像情報を要求しているときには、マイクロコンピュータ
１は、端末装置Ｔ１に対応する制御メモリ６の番地であ
る１番地の増加メモリ６ａに「１」、ＶＭアドレス情報
メモリ６ｂに「９９」を入力する。これにより、ＣＭＲ
Ｄ＝ＶＭＡ＝１００となり、端末装置Ｔ１は、映像蓄積
メモリ１０の１００番地からの映像情報を、読出し情報
ＶＭＲＤをパラレルシリアル変換器１１で変換して得ら
れた映像信号ＤＶＳとして受け取る。
サ１は、各端末装置Ｔ０〜Ｔ２５５が映像情報を選択す
るためのデータＵＫＤ（Up Key Data）を入力し、各端
末装置のデータＵＫＤに応じた処理を行なう。例えば端
末装置Ｔ１が映像蓄積メモリ１０の１００番地からの映
像情報を要求しているときには、マイクロコンピュータ
１は、端末装置Ｔ１に対応する制御メモリ６の番地であ
る１番地の増加メモリ６ａに「１」、ＶＭアドレス情報
メモリ６ｂに「９９」を入力する。これにより、ＣＭＲ
Ｄ＝ＶＭＡ＝１００となり、端末装置Ｔ１は、映像蓄積
メモリ１０の１００番地からの映像情報を、読出し情報
ＶＭＲＤをパラレルシリアル変換器１１で変換して得ら
れた映像信号ＤＶＳとして受け取る。
【００１４】カウンタ４から出力されるアドレスデータ
ＣＭＡの値は、０〜２５５を繰り返すものであり、ＣＭ
Ａ＝１と成る毎に１番地のＶＭアドレス情報メモリ６ｂ
の内容は「１」ずつ増加し、従って読出しデータＣＭＲ
Ｄも「１」ずつ増加する。このようにして、連続した映
像信号が端末装置Ｔ１に入力される。
ＣＭＡの値は、０〜２５５を繰り返すものであり、ＣＭ
Ａ＝１と成る毎に１番地のＶＭアドレス情報メモリ６ｂ
の内容は「１」ずつ増加し、従って読出しデータＣＭＲ
Ｄも「１」ずつ増加する。このようにして、連続した映
像信号が端末装置Ｔ１に入力される。
【００１５】端末装置Ｔ１から映像情報送信停止の要求
があると、マイクロコンピュータ１は、増加メモリ６ａ
を「０」とする。これにより、映像蓄積メモリ１０のア
ドレスデータＶＭＡの値は端末装置Ｔ１については一定
となり、一定番地の映像情報のみが端末装置Ｔ１に入力
される。
があると、マイクロコンピュータ１は、増加メモリ６ａ
を「０」とする。これにより、映像蓄積メモリ１０のア
ドレスデータＶＭＡの値は端末装置Ｔ１については一定
となり、一定番地の映像情報のみが端末装置Ｔ１に入力
される。
【００１６】
【実施例】続いて、この発明による情報分配装置の一実
施例につき、図面を参照して詳細に説明する。
施例につき、図面を参照して詳細に説明する。
【００１７】図１は、この発明による情報分配装置の一
実施例を示すブロック図である。同図において、Ａは情
報分配装置、Ｔ０〜Ｔ２５５は端末装置である。
実施例を示すブロック図である。同図において、Ａは情
報分配装置、Ｔ０〜Ｔ２５５は端末装置である。
【００１８】情報分配装置Ａは、録画モードと再生モー
ドとの２つのモードを有する。録画モードとするか再生
モードとするかは選択スイッチＳＷ１で選択され、選択
スイッチＳＷ１からはモードデータａがマイクロプロセ
ッサ１に入力される。
ドとの２つのモードを有する。録画モードとするか再生
モードとするかは選択スイッチＳＷ１で選択され、選択
スイッチＳＷ１からはモードデータａがマイクロプロセ
ッサ１に入力される。
【００１９】マイクロプロセッサ１には、上記選択スイ
ッチＳＷ１からのモードデータａの他、データＵＫＤ、
映像ソース１２からのレディ信号ｂ、読出しデータＣＭ
ＲＤおよび再生停止スイッチＳＷ２からの再生停止信号
ｃが入力される。また、マイクロプロセッサ１からは、
映像蓄積メモリ１０のライトイネーブルデータＶＭＷＥ
バ−、コマンドデータＣＭＭＤ、コマンドアドレスデー
タＣＭＭＡおよび映像蓄積メモリ１０に映像情報を書き
込むためのストローブＳＴＲが出力される。
ッチＳＷ１からのモードデータａの他、データＵＫＤ、
映像ソース１２からのレディ信号ｂ、読出しデータＣＭ
ＲＤおよび再生停止スイッチＳＷ２からの再生停止信号
ｃが入力される。また、マイクロプロセッサ１からは、
映像蓄積メモリ１０のライトイネーブルデータＶＭＷＥ
バ−、コマンドデータＣＭＭＤ、コマンドアドレスデー
タＣＭＭＡおよび映像蓄積メモリ１０に映像情報を書き
込むためのストローブＳＴＲが出力される。
【００２０】比較器２はコマンドアドレスＣＭＭＡとカ
ウンタ４から出力される制御メモリアドレスデータＣＭ
Ａとを比較し、一致したときには「０」を出力する。比
較器２から「０」が出力されているときにはマルチプレ
クサ３は端子Ａに入力されるデータを出力し、端子Ｂに
入力されるデータは出力せず、これにより、コマンドデ
ータＣＭＭＤが制御メモリ６の端子ＤＩＮに書込みデー
タＣＭＷＤとして入力される。比較器２から「１」が出
力されているときにはマルチプレクサ３は端子Ｂに入力
されるデータを出力し、端子Ａに入力されるデータは出
力しない。
ウンタ４から出力される制御メモリアドレスデータＣＭ
Ａとを比較し、一致したときには「０」を出力する。比
較器２から「０」が出力されているときにはマルチプレ
クサ３は端子Ａに入力されるデータを出力し、端子Ｂに
入力されるデータは出力せず、これにより、コマンドデ
ータＣＭＭＤが制御メモリ６の端子ＤＩＮに書込みデー
タＣＭＷＤとして入力される。比較器２から「１」が出
力されているときにはマルチプレクサ３は端子Ｂに入力
されるデータを出力し、端子Ａに入力されるデータは出
力しない。
【００２１】アドレス発生手段としての制御メモリ６は
０〜２５５のアドレスを有するメモリであり、メモリ容
量は２８ビット×２５６ワードである。
０〜２５５のアドレスを有するメモリであり、メモリ容
量は２８ビット×２５６ワードである。
【００２２】発振器５から出力されるクロックＣＫをカ
ウンタ４で分周したライトイネーブルＣＭＷＥバーが制
御メモリ６の書込みおよび読出しパルスとして端子ＷＥ
バーに与えられ、このパルスの立ち上がりで動作するカ
ウンタ４の出力がアドレスデータＣＭＡとして制御メモ
リ６のアドレス端子ＡＤＤに与えられる。アドレスデー
タＣＭＡの周期をタイムスロットと呼ぶ（図３参照）。
ウンタ４で分周したライトイネーブルＣＭＷＥバーが制
御メモリ６の書込みおよび読出しパルスとして端子ＷＥ
バーに与えられ、このパルスの立ち上がりで動作するカ
ウンタ４の出力がアドレスデータＣＭＡとして制御メモ
リ６のアドレス端子ＡＤＤに与えられる。アドレスデー
タＣＭＡの周期をタイムスロットと呼ぶ（図３参照）。
【００２３】制御メモリ６は上記タイムスロットを単位
として周期的に読出しと書込みが行なわれることにな
る。すなわち、タイムスロットの始まりで与えられたア
ドレスに基づいて読出しデータＣＭＲＤが読み出され
る。読出しデータＣＭＲＤは図３に示すように１ビット
の増加メモリ６ａのデータＩＮＣとＶＭアドレス情報メ
モリ６ｂのデータ（ＶＭＡｉ）（ｉ＝０、１、２、・・
・、２５５）とから成る。ＶＭアドレス情報とは映像蓄
積メモリ１０のアドレス情報である。
として周期的に読出しと書込みが行なわれることにな
る。すなわち、タイムスロットの始まりで与えられたア
ドレスに基づいて読出しデータＣＭＲＤが読み出され
る。読出しデータＣＭＲＤは図３に示すように１ビット
の増加メモリ６ａのデータＩＮＣとＶＭアドレス情報メ
モリ６ｂのデータ（ＶＭＡｉ）（ｉ＝０、１、２、・・
・、２５５）とから成る。ＶＭアドレス情報とは映像蓄
積メモリ１０のアドレス情報である。
【００２４】制御メモリ６から出力された増加メモリ６
ａの出力データＩＮＣとアドレス情報メモリ６ｂの出力
データ（ＶＭＡｉ）とは加算器７で加算され、加算結果
はラッチ回路８にラッチされ、ラッチ回路８からは、読
出しデータＣＭＲＤとして、また映像蓄積メモリ１０の
アドレスデータＶＭＡとして出力される。
ａの出力データＩＮＣとアドレス情報メモリ６ｂの出力
データ（ＶＭＡｉ）とは加算器７で加算され、加算結果
はラッチ回路８にラッチされ、ラッチ回路８からは、読
出しデータＣＭＲＤとして、また映像蓄積メモリ１０の
アドレスデータＶＭＡとして出力される。
【００２５】データＣＭＲＤはマルチプレクサ３を介し
て書込みデータＣＭＷＤとして制御メモリ６に入力さ
れ、タイムスロットの後半の書込み期間において再び同
一アドレスのＶＭアドレス情報メモリ６ｂに書き込まれ
る。これにより、ＶＭアドレス情報メモリ６ｂの格納デ
ータ値はＩＮＣ＝１だけ増加する。上記データＣＭＲＤ
は同時に映像蓄積メモリ１０のアドレスデータＶＭＡと
してメモリ１０に与えられ、これによって読出しデータ
ＶＭＲＤが読み出される（図５（ｅ）、（ｆ）参照）。
て書込みデータＣＭＷＤとして制御メモリ６に入力さ
れ、タイムスロットの後半の書込み期間において再び同
一アドレスのＶＭアドレス情報メモリ６ｂに書き込まれ
る。これにより、ＶＭアドレス情報メモリ６ｂの格納デ
ータ値はＩＮＣ＝１だけ増加する。上記データＣＭＲＤ
は同時に映像蓄積メモリ１０のアドレスデータＶＭＡと
してメモリ１０に与えられ、これによって読出しデータ
ＶＭＲＤが読み出される（図５（ｅ）、（ｆ）参照）。
【００２６】データＶＭＲＤはタイムスロットの最終
端、つまりライトイネーブルＣＭＷＥバーの立ち上がり
で情報読出手段としてのシフトレジスタ１１にラッチさ
れ、次のタイムスロット内にシリアルに映像信号ＤＶＳ
として出力される（図５（ｂ）、（ｆ）、（ｇ）参
照））。
端、つまりライトイネーブルＣＭＷＥバーの立ち上がり
で情報読出手段としてのシフトレジスタ１１にラッチさ
れ、次のタイムスロット内にシリアルに映像信号ＤＶＳ
として出力される（図５（ｂ）、（ｆ）、（ｇ）参
照））。
【００２７】これにより、タイムスロット毎に、制御メ
モリ６の内容を映像蓄積メモリ１０のアドレスとした周
期的なメモリ１０のアクセスが実行され、メモリ１０の
内容が順次送出される。
モリ６の内容を映像蓄積メモリ１０のアドレスとした周
期的なメモリ１０のアクセスが実行され、メモリ１０の
内容が順次送出される。
【００２８】さらに、制御メモリ６内に保持された映像
蓄積メモリ１０のアドレスＶＭＡ０〜ＶＭＡ２５５はそ
れぞれ、対応するタイムスロットにおいて＋１増加の更
新がなされる。これは等価的に、制御メモリ６内にタイ
ムスロット毎に、映像蓄積メモリ１０のアドレスレジス
タを有するものと見なされる。
蓄積メモリ１０のアドレスＶＭＡ０〜ＶＭＡ２５５はそ
れぞれ、対応するタイムスロットにおいて＋１増加の更
新がなされる。これは等価的に、制御メモリ６内にタイ
ムスロット毎に、映像蓄積メモリ１０のアドレスレジス
タを有するものと見なされる。
【００２９】タイムスロット毎に送出されるシリアル信
号ＤＶＳは光ファイバその他の適当な伝送媒体によって
端末装置Ｔ０〜Ｔ２５５に送られる。端末装置Ｔ０〜Ｔ
２５５では予め定められたタイムスロット内のＤＶＳを
シフトレジスタ（ＲＳＲ）１２１に取り込み、復号化器
（ＤＥＣ）１２２でアナログ映像信号に復調し、ディス
プレイ（ＤＳＰ）１２３にて表示する。
号ＤＶＳは光ファイバその他の適当な伝送媒体によって
端末装置Ｔ０〜Ｔ２５５に送られる。端末装置Ｔ０〜Ｔ
２５５では予め定められたタイムスロット内のＤＶＳを
シフトレジスタ（ＲＳＲ）１２１に取り込み、復号化器
（ＤＥＣ）１２２でアナログ映像信号に復調し、ディス
プレイ（ＤＳＰ）１２３にて表示する。
【００３０】映像ソース１２からは録画モード時、シリ
アルパラレル変換器９を介して、映像情報である書込み
データＶＭＷＤが映像蓄積メモリ１０に入力される。映
像ソース１２はマイクロプロセッサからの起動信号ＳＴ
により起動され、シリアルパラレル変換器９はマイクロ
プロセッサからのストローブＳＴＲに同期して書込みデ
ータＶＭＷＤを出力する。
アルパラレル変換器９を介して、映像情報である書込み
データＶＭＷＤが映像蓄積メモリ１０に入力される。映
像ソース１２はマイクロプロセッサからの起動信号ＳＴ
により起動され、シリアルパラレル変換器９はマイクロ
プロセッサからのストローブＳＴＲに同期して書込みデ
ータＶＭＷＤを出力する。
【００３１】端末装置には再生、停止、ジャンプ等のキ
ー１２４があり、これによって映像蓄積メモリ１０内の
任意の映像情報を読み出し、表示しようとするものであ
る。これらキー情報は全端末装置分がマイクロプロセッ
サ１に送られており、データＵＫＤとしてマイクロプロ
セッサ１に読み取られている。マイクロプロセッサ１
は、これらＵＫＤにより必要に応じて制御メモリ６の内
容を変更することによって、端末装置の所望する再生、
停止、ジャンプ等の機能を実現する。
ー１２４があり、これによって映像蓄積メモリ１０内の
任意の映像情報を読み出し、表示しようとするものであ
る。これらキー情報は全端末装置分がマイクロプロセッ
サ１に送られており、データＵＫＤとしてマイクロプロ
セッサ１に読み取られている。マイクロプロセッサ１
は、これらＵＫＤにより必要に応じて制御メモリ６の内
容を変更することによって、端末装置の所望する再生、
停止、ジャンプ等の機能を実現する。
【００３２】再生とは映像情報の連続的読出し、停止は
その中断、ジャンプは映像蓄積メモリ１０内の任意の番
地へのジャンプである。ジャンプにおいてはジャンプ先
の情報（アドレス）がその指令と共にマイクロプロセッ
サ１に送られる。
その中断、ジャンプは映像蓄積メモリ１０内の任意の番
地へのジャンプである。ジャンプにおいてはジャンプ先
の情報（アドレス）がその指令と共にマイクロプロセッ
サ１に送られる。
【００３３】再生においては、制御メモリ６内の左端ビ
ット＝１とする。これによってリードモードとなり、対
応するタイムスロットにおいてアクセスされる制御メモ
リ６のＶＭアドレス情報メモリ６ｂ格納のアドレスＶＭ
Ａｉ（ｉは制御メモリ６における番地）の値がインクリ
メントされ続ける。
ット＝１とする。これによってリードモードとなり、対
応するタイムスロットにおいてアクセスされる制御メモ
リ６のＶＭアドレス情報メモリ６ｂ格納のアドレスＶＭ
Ａｉ（ｉは制御メモリ６における番地）の値がインクリ
メントされ続ける。
【００３４】停止においては、制御メモリ６の左端ビッ
ト（増加メモリ６ａ）＝０とする。これによって、加算
器７に入力されるデータＩＮＣ＝０となり、制御メモリ
６のＶＭアドレス情報メモリ６ｂの値はインクリメント
されない。つまり、対応するタイムスロットに対しては
映像蓄積メモリ１０内の一定アドレスからのデータが与
えられ続ける。
ト（増加メモリ６ａ）＝０とする。これによって、加算
器７に入力されるデータＩＮＣ＝０となり、制御メモリ
６のＶＭアドレス情報メモリ６ｂの値はインクリメント
されない。つまり、対応するタイムスロットに対しては
映像蓄積メモリ１０内の一定アドレスからのデータが与
えられ続ける。
【００３５】ジャンプにおいては、制御メモリ６のＶＭ
アドレス情報メモリ６ｂ格納のアドレスＶＭＡｉを所望
の値に書き換える。現在番地より大きい番地にジャンプ
する場合には、アドレスＶＭＡｉの現在値より大きな値
をＶＭアドレス情報メモリ６ｂに書き込み、現在番地よ
り小さい番地にジャンプする場合には、アドレスＶＭＡ
ｉの現在値より小さな値をＶＭアドレス情報メモリ６ｂ
に書き込む。
アドレス情報メモリ６ｂ格納のアドレスＶＭＡｉを所望
の値に書き換える。現在番地より大きい番地にジャンプ
する場合には、アドレスＶＭＡｉの現在値より大きな値
をＶＭアドレス情報メモリ６ｂに書き込み、現在番地よ
り小さい番地にジャンプする場合には、アドレスＶＭＡ
ｉの現在値より小さな値をＶＭアドレス情報メモリ６ｂ
に書き込む。
【００３６】制御メモリ６の各メモリ６ａ、６ｂの内容
変更は、要求のある特定の端末装置に対応する制御メモ
リ６の内容だけに対して実行され、要求のない端末装置
に対応する制御メモリ６の内容は変更されない。この動
作について述べる。
変更は、要求のある特定の端末装置に対応する制御メモ
リ６の内容だけに対して実行され、要求のない端末装置
に対応する制御メモリ６の内容は変更されない。この動
作について述べる。
【００３７】端末装置から発生した要求（ここでは端末
装置Ｔ１からの要求）はマイクロプロセッサ１へ送ら
れ、要求内容が解析される。解析結果は、アドレス（端
末装置に対応するアドレス）と内容（再生、停止、ジャ
ンプ等に対応する内容）とが確定した後にマイクロプロ
セッサ１からそれぞれ、コマンドアドレスデータＣＭＭ
Ａ、コマンドデータＣＭＭＤとして出力される。
装置Ｔ１からの要求）はマイクロプロセッサ１へ送ら
れ、要求内容が解析される。解析結果は、アドレス（端
末装置に対応するアドレス）と内容（再生、停止、ジャ
ンプ等に対応する内容）とが確定した後にマイクロプロ
セッサ１からそれぞれ、コマンドアドレスデータＣＭＭ
Ａ、コマンドデータＣＭＭＤとして出力される。
【００３８】コマンドアドレスデータＣＭＭＡは、周期
的なアドレスデータＣＭＡの値と常時、比較器２によっ
て比較されていて、ＣＭＭＡ＝ＣＭＡにおいて負パルス
（「０」レベル信号）が比較器２から出力されてマルチ
プレクサ３に与えられる。これにより、マルチプレクサ
３は端子Ａに入力されるデータをＣＭＷＤとして出力
し、制御メモリ６に与える。端子Ａにはマイクロプロセ
ッサ１からのコマンドデータＣＭＭＤが与えられている
ので、結局、このタイムスロット時の内容がコマンドデ
ータＣＭＭＤとなって書き込まれる。この動作はマイク
ロプロセッサ１の発生したコマンドアドレスＣＭＭＡに
対応するタイムスロット時刻でのみなされ、他の時刻に
は影響を与えない。
的なアドレスデータＣＭＡの値と常時、比較器２によっ
て比較されていて、ＣＭＭＡ＝ＣＭＡにおいて負パルス
（「０」レベル信号）が比較器２から出力されてマルチ
プレクサ３に与えられる。これにより、マルチプレクサ
３は端子Ａに入力されるデータをＣＭＷＤとして出力
し、制御メモリ６に与える。端子Ａにはマイクロプロセ
ッサ１からのコマンドデータＣＭＭＤが与えられている
ので、結局、このタイムスロット時の内容がコマンドデ
ータＣＭＭＤとなって書き込まれる。この動作はマイク
ロプロセッサ１の発生したコマンドアドレスＣＭＭＡに
対応するタイムスロット時刻でのみなされ、他の時刻に
は影響を与えない。
【００３９】図２は、図１の装置の動作を説明するため
のフローチャートである。本装置は、ステップＳ１の電
源起動により、制御メモリ指令データＣＭＭＤ＝０、映
像蓄積メモリ１０のライトイネーブルＶＭＷＥバー＝
１、コマンドアドレスデータＣＭＭＡ＝０とする（ステ
ップＳ２）。ＶＭＷＥバー＝１とすることにより、カウ
ンタ４はエンドレスに循環するアドレスデータＣＭＡを
出力する。すなわち、カウンタ４は例えば８ビットのシ
フトレジスタであり、ＣＭＡの値は０、１、・・・、２
５５を１巡として、これを繰り返す。そして、ＣＭＡの
値が１巡する時間以上にＣＭＭＡ＝０を保持すると、制
御メモリ６の０番地メモリに記憶されているデータはク
リアされ、０番地メモリのデータは全て「０」となる。
のフローチャートである。本装置は、ステップＳ１の電
源起動により、制御メモリ指令データＣＭＭＤ＝０、映
像蓄積メモリ１０のライトイネーブルＶＭＷＥバー＝
１、コマンドアドレスデータＣＭＭＡ＝０とする（ステ
ップＳ２）。ＶＭＷＥバー＝１とすることにより、カウ
ンタ４はエンドレスに循環するアドレスデータＣＭＡを
出力する。すなわち、カウンタ４は例えば８ビットのシ
フトレジスタであり、ＣＭＡの値は０、１、・・・、２
５５を１巡として、これを繰り返す。そして、ＣＭＡの
値が１巡する時間以上にＣＭＭＡ＝０を保持すると、制
御メモリ６の０番地メモリに記憶されているデータはク
リアされ、０番地メモリのデータは全て「０」となる。
【００４０】次に、コマンドアドレスデータＣＭＭＡ＝
１とし、上記と同様に、ＣＭＡの値が１巡する時間以上
にＣＭＭＡ＝１を保持する。これにより、制御メモリ６
の１番地メモリに記憶されているデータはクリアされ、
１番地メモリのデータは全て「０」となる。
１とし、上記と同様に、ＣＭＡの値が１巡する時間以上
にＣＭＭＡ＝１を保持する。これにより、制御メモリ６
の１番地メモリに記憶されているデータはクリアされ、
１番地メモリのデータは全て「０」となる。
【００４１】上述したような動作を２５５番地まで繰り
返すことにより、制御メモリ６のすべての記憶データを
「０」とすることができる。
返すことにより、制御メモリ６のすべての記憶データを
「０」とすることができる。
【００４２】次に、マイクロコンピュータ１は、選択ス
イッチＳＷ１で選択されたモードが録画モードか再生モ
ードかをモードデータａを入力することにより判別する
（ステップＳ３）。録画モードの場合にはステップＳ３
からステップＳ４へ移行し、再生モードの場合にはステ
ップＳ３からステップＳ９へ移行する。
イッチＳＷ１で選択されたモードが録画モードか再生モ
ードかをモードデータａを入力することにより判別する
（ステップＳ３）。録画モードの場合にはステップＳ３
からステップＳ４へ移行し、再生モードの場合にはステ
ップＳ３からステップＳ９へ移行する。
【００４３】上述した２つのモードのうち、まず録画モ
ードについて、映像蓄積メモリ１０のＮ番地からＭ番地
までに映像ソース１２からの映像情報を録画する場合の
動作を、図１〜図４を用いて説明する。
ードについて、映像蓄積メモリ１０のＮ番地からＭ番地
までに映像ソース１２からの映像情報を録画する場合の
動作を、図１〜図４を用いて説明する。
【００４４】マイクロプロセッサ１は、選択スイッチＳ
Ｗ１からモードデータａを入力すると、まず、映像蓄積
メモリ１０のライトイネーブルデータＶＭＷＥバーを
「０」とする（ステップＳ４）。これによりカウンタ４
の出力する制御メモリ６のアドレスデータＣＭＡの値は
すべてのタイムスロットにおいて「０」となり（図３
（ａ）、図４参照）、制御メモリ６の０番地メモリのア
ドレスＶＭＡ０のみが映像蓄積メモリ１０のアドレスと
なる（図４参照）。
Ｗ１からモードデータａを入力すると、まず、映像蓄積
メモリ１０のライトイネーブルデータＶＭＷＥバーを
「０」とする（ステップＳ４）。これによりカウンタ４
の出力する制御メモリ６のアドレスデータＣＭＡの値は
すべてのタイムスロットにおいて「０」となり（図３
（ａ）、図４参照）、制御メモリ６の０番地メモリのア
ドレスＶＭＡ０のみが映像蓄積メモリ１０のアドレスと
なる（図４参照）。
【００４５】次に、コマンドデータＣＭＭＤをＮとし、
コマンドアドレスデータＣＭＭＡを０とする。これによ
り、０番地の増加メモリ６ａから出力されるデータＩＮ
Ｃの値は「１」、ＶＭアドレス情報メモリ６ｂから出力
されるデータの値すなわちアドレスＶＭＡ０のデータ
（ＶＭＡ０）の値は（Ｎ−１）となる。そして、図３
（ｃ）に示すように加算器７から出力される読出しデー
タＣＭＲＤ＝ＶＭＡの値は（ＶＭＡ０）＋１＝Ｎ−１＋
１＝Ｎとなり、この値がＣＭＷＥバーの書込み期間にラ
ッチ回路８にラッチされ、ラッチ回路８からＣＭＲＤ＝
ＶＭＡとして出力される（図３（ｂ）、（ｃ））。
コマンドアドレスデータＣＭＭＡを０とする。これによ
り、０番地の増加メモリ６ａから出力されるデータＩＮ
Ｃの値は「１」、ＶＭアドレス情報メモリ６ｂから出力
されるデータの値すなわちアドレスＶＭＡ０のデータ
（ＶＭＡ０）の値は（Ｎ−１）となる。そして、図３
（ｃ）に示すように加算器７から出力される読出しデー
タＣＭＲＤ＝ＶＭＡの値は（ＶＭＡ０）＋１＝Ｎ−１＋
１＝Ｎとなり、この値がＣＭＷＥバーの書込み期間にラ
ッチ回路８にラッチされ、ラッチ回路８からＣＭＲＤ＝
ＶＭＡとして出力される（図３（ｂ）、（ｃ））。
【００４６】ステップＳ５においては、ＣＭＭＡ＝０、
ＣＭＡ＝０であるので、マルチプレクサ３は端子Ｂに入
力されるデータを出力せず、値ＮのＣＭＲＤは制御メモ
リ６の端子ＤＩＮに入力されない。
ＣＭＡ＝０であるので、マルチプレクサ３は端子Ｂに入
力されるデータを出力せず、値ＮのＣＭＲＤは制御メモ
リ６の端子ＤＩＮに入力されない。
【００４７】ステップＳ６においてＣＭＭＡ≠０とする
と、比較器２は「１」を出力するので、マルチプレクサ
３は端子Ｂに入力されるデータを出力し、ラッチ回路８
から出力されているデータＣＭＲＤがＣＭＷＥバーの書
込み期間に制御メモリ６の０番地のＶＭアドレス情報メ
モリ６ｂにデータＣＭＷＤとして書き込まれ、データ
（ＶＭＡ０）の値はＮとなる。マイクロプロセッサ１
は、ＣＭＭＡ≠０とすると同時に、図１、図４に示すよ
うに、映像ソース１２にも動作開始のための起動信号Ｓ
Ｔを出力する。これにより、映像ソース１２からシリア
ルパラレル変換器９を介して映像情報ＶＭＷＤがストロ
ーブＳＴＲに同期して映像蓄積メモリ１０の端子ＤＩＮ
に入力される。
と、比較器２は「１」を出力するので、マルチプレクサ
３は端子Ｂに入力されるデータを出力し、ラッチ回路８
から出力されているデータＣＭＲＤがＣＭＷＥバーの書
込み期間に制御メモリ６の０番地のＶＭアドレス情報メ
モリ６ｂにデータＣＭＷＤとして書き込まれ、データ
（ＶＭＡ０）の値はＮとなる。マイクロプロセッサ１
は、ＣＭＭＡ≠０とすると同時に、図１、図４に示すよ
うに、映像ソース１２にも動作開始のための起動信号Ｓ
Ｔを出力する。これにより、映像ソース１２からシリア
ルパラレル変換器９を介して映像情報ＶＭＷＤがストロ
ーブＳＴＲに同期して映像蓄積メモリ１０の端子ＤＩＮ
に入力される。
【００４８】次に、マイクロコンピュータ１は、ＣＭＲ
Ｄ＝ＶＭＡ≧Ｍ（Ｍ＞Ｎ）か否かを判別し、ＣＭＲＤ＝
ＶＭＡ≧Ｍであれば録画終了と判断してステップＳ８へ
移行する。ＣＭＲＤ＝ＶＭＡ＜Ｍであれば録画未終了と
してＣＭＲＤ＝ＶＭＡ≧Ｍとなるまで待つ（ステップＳ
７）。
Ｄ＝ＶＭＡ≧Ｍ（Ｍ＞Ｎ）か否かを判別し、ＣＭＲＤ＝
ＶＭＡ≧Ｍであれば録画終了と判断してステップＳ８へ
移行する。ＣＭＲＤ＝ＶＭＡ＜Ｍであれば録画未終了と
してＣＭＲＤ＝ＶＭＡ≧Ｍとなるまで待つ（ステップＳ
７）。
【００４９】ステップ８においては、ＶＭＷＥバー＝１
として映像蓄積メモリ１０への書込みを停止し、コマン
ドアドレスＣＭＭＡ＝０、コマンドデータＣＭＭＤ＝０
として０番地メモリのデータを「０」とする。これによ
り録画動作は停止し、ステップＳ３へ移行する。
として映像蓄積メモリ１０への書込みを停止し、コマン
ドアドレスＣＭＭＡ＝０、コマンドデータＣＭＭＤ＝０
として０番地メモリのデータを「０」とする。これによ
り録画動作は停止し、ステップＳ３へ移行する。
【００５０】次に、選択スイッチＳＷ１で再生モードを
選択した場合の動作について、図１、図２、図５〜図８
を用いて説明する。このモードにおいては既に映像蓄積
メモリ１０に映像ソース１２からの映像情報がアドレス
順に格納されている。
選択した場合の動作について、図１、図２、図５〜図８
を用いて説明する。このモードにおいては既に映像蓄積
メモリ１０に映像ソース１２からの映像情報がアドレス
順に格納されている。
【００５１】再生モードはリードモードとコントロール
モードとから成る。まずリードモード時の動作について
述べる。図５および図６はリードモード時の動作を説明
するためのタイムチャートおよびブロック図である。
モードとから成る。まずリードモード時の動作について
述べる。図５および図６はリードモード時の動作を説明
するためのタイムチャートおよびブロック図である。
【００５２】マイクロプロセッサ１は、選択スイッチＳ
Ｗ１から再生モードであることを示すモードデータａが
入力されると、再生モードと判別し（ステップＳ３）、
コマンドアドレスデータＣＭＭＡをＣＭＭＡ≠ＣＭＡた
とえばＣＭＭＡ＝１０００とする（ステップＳ９）。ス
テップＳ２またはステップＳ８から、映像蓄積メモリラ
イトイネーブルＶＭＷＥバーは「１」であり、制御メモ
リ６のアドレスデータＣＭＡは０から２５５までを繰り
返す（図５（ａ））。また、制御メモリライトイネーブ
ルＣＭＷＥバーは読出し（Ｒ）、書込み（Ｗ）を繰り返
す（図５（ｂ））。これにより、加算器７からは、デー
タ（ＶＭＡｉ）とデータＩＮＣとを加えたＣＭＲＤが出
力され、（ＶＭＡｉ）＋ＩＮＣ＝ＣＭＲＤ＝ＶＭＡとし
てラッチ回路８にラッチされる（図５（ｃ）〜
（ｅ））。
Ｗ１から再生モードであることを示すモードデータａが
入力されると、再生モードと判別し（ステップＳ３）、
コマンドアドレスデータＣＭＭＡをＣＭＭＡ≠ＣＭＡた
とえばＣＭＭＡ＝１０００とする（ステップＳ９）。ス
テップＳ２またはステップＳ８から、映像蓄積メモリラ
イトイネーブルＶＭＷＥバーは「１」であり、制御メモ
リ６のアドレスデータＣＭＡは０から２５５までを繰り
返す（図５（ａ））。また、制御メモリライトイネーブ
ルＣＭＷＥバーは読出し（Ｒ）、書込み（Ｗ）を繰り返
す（図５（ｂ））。これにより、加算器７からは、デー
タ（ＶＭＡｉ）とデータＩＮＣとを加えたＣＭＲＤが出
力され、（ＶＭＡｉ）＋ＩＮＣ＝ＣＭＲＤ＝ＶＭＡとし
てラッチ回路８にラッチされる（図５（ｃ）〜
（ｅ））。
【００５３】このように映像蓄積メモリ１０のアドレス
データＶＭＡの値は変化するが、この時点においては制
御メモリ６の内容はすべて「０」であるので、（ＶＭＡ
ｉ）＋ＩＮＣ＝０となり、アドレスデータＶＭＡの値は
「０」のままで変化しない。
データＶＭＡの値は変化するが、この時点においては制
御メモリ６の内容はすべて「０」であるので、（ＶＭＡ
ｉ）＋ＩＮＣ＝０となり、アドレスデータＶＭＡの値は
「０」のままで変化しない。
【００５４】次に、マイクロプロセッサ１は、各端末装
置Ｔ０〜Ｔ２５５から、映像情報を選択するためのデー
タＵＫＤを入力し、各端末装置のデータＵＫＤに応じた
処理を行なう（ステップＳ１０、Ｓ１１）。
置Ｔ０〜Ｔ２５５から、映像情報を選択するためのデー
タＵＫＤを入力し、各端末装置のデータＵＫＤに応じた
処理を行なう（ステップＳ１０、Ｓ１１）。
【００５５】例えば端末装置Ｔ１が映像蓄積メモリ１０
の１００番地からの映像情報を要求しているときには、
マイクロコンピュータ１は、端末装置Ｔ１に対応する制
御メモリ６の１番地の増加メモリ６ａに「１」、ＶＭア
ドレス情報メモリ６ｂに「９９」を入力する（図６参
照）。
の１００番地からの映像情報を要求しているときには、
マイクロコンピュータ１は、端末装置Ｔ１に対応する制
御メモリ６の１番地の増加メモリ６ａに「１」、ＶＭア
ドレス情報メモリ６ｂに「９９」を入力する（図６参
照）。
【００５６】これにより、端末装置Ｔ１は、映像蓄積メ
モリ１０の１００番地からの映像情報を受け取る。映像
情報は、映像蓄積メモリ１０の読出し情報ＶＭＲＤ（図
５（ｆ））をパラレルシリアル変換器１１で変換して得
られたシリアルの映像信号ＤＶＳ（Down Video Signa
l）（図５（ｇ））として情報分配装置Ａから端末装置
Ｔ１へ送出される。端末装置Ｔ１に入力される映像信号
ＤＶＳ１は、タイムスロットを示すＣＭＡ（図５
（ａ））の値が２の期間にシフトレベル１１からシリア
ルに出力される。なお、映像信号ＤＶＳ１に対応する読
出し情報ＶＭＲＤの値は（ＣＭＲＤ１）である。
モリ１０の１００番地からの映像情報を受け取る。映像
情報は、映像蓄積メモリ１０の読出し情報ＶＭＲＤ（図
５（ｆ））をパラレルシリアル変換器１１で変換して得
られたシリアルの映像信号ＤＶＳ（Down Video Signa
l）（図５（ｇ））として情報分配装置Ａから端末装置
Ｔ１へ送出される。端末装置Ｔ１に入力される映像信号
ＤＶＳ１は、タイムスロットを示すＣＭＡ（図５
（ａ））の値が２の期間にシフトレベル１１からシリア
ルに出力される。なお、映像信号ＤＶＳ１に対応する読
出し情報ＶＭＲＤの値は（ＣＭＲＤ１）である。
【００５７】図６においてはＴ０用アドレスＶＭＡ０の
値は５００、Ｔ１用アドレスＶＭＡ１の値は１００、Ｔ
２用アドレスＶＭＡ２の値は２０００、Ｔｎ用アドレス
ＶＭＡｎは１０００であるから、アドレスデータＣＭＡ
が「０」から増加するに伴い、５００番地のメモリ内
容、１００番地のメモリ内容、２０００番地のメモリ内
容、・・・、１０００番地のメモリ内容、・・・が映像
蓄積メモリ１０の出力端子ＤＯから出力される。アドレ
スデータＣＭＡが２５５となって１循した後の２循目
は、各ＶＭアドレス情報メモリ６ｂの値は１だけ増加し
ているので、Ｔ０用アドレスＶＭＡ０の値は５０１、Ｔ
１用アドレスＶＭＡ１の値は１０１、Ｔ２用アドレスＶ
ＭＡ２の値は２００１、Ｔｎ用アドレスＶＭＡｎの値は
１００１となる。
値は５００、Ｔ１用アドレスＶＭＡ１の値は１００、Ｔ
２用アドレスＶＭＡ２の値は２０００、Ｔｎ用アドレス
ＶＭＡｎは１０００であるから、アドレスデータＣＭＡ
が「０」から増加するに伴い、５００番地のメモリ内
容、１００番地のメモリ内容、２０００番地のメモリ内
容、・・・、１０００番地のメモリ内容、・・・が映像
蓄積メモリ１０の出力端子ＤＯから出力される。アドレ
スデータＣＭＡが２５５となって１循した後の２循目
は、各ＶＭアドレス情報メモリ６ｂの値は１だけ増加し
ているので、Ｔ０用アドレスＶＭＡ０の値は５０１、Ｔ
１用アドレスＶＭＡ１の値は１０１、Ｔ２用アドレスＶ
ＭＡ２の値は２００１、Ｔｎ用アドレスＶＭＡｎの値は
１００１となる。
【００５８】このようにして各端末装置に、映像蓄積メ
モリ１０の任意の番地からの連続した映像情報が信号Ｄ
ＶＳとして入力される。よって、各端末装置はそれぞ
れ、共有する映像蓄積メモリ１０を任意にアクセスする
ことができる。
モリ１０の任意の番地からの連続した映像情報が信号Ｄ
ＶＳとして入力される。よって、各端末装置はそれぞ
れ、共有する映像蓄積メモリ１０を任意にアクセスする
ことができる。
【００５９】次にコントロールモードについて説明す
る。図７および図８はコントロールモードについて説明
するためのタイムチャートおよびブロック図である。
る。図７および図８はコントロールモードについて説明
するためのタイムチャートおよびブロック図である。
【００６０】端末装置Ｔ１からのデータＵＫＤが映像情
報送信停止の要求である場合（図７（ａ））、マイクロ
コンピュータ１は、制御メモリ６の増加メモリ６ａの内
容を「０」とする（図８参照）。これは、コマンドアド
レスデータＣＭＭＡ＝１とし、コマンドデータＣＭＭＤ
を増加メモリ６ａの内容が「０」となるように設定する
ことにより行なわれる（図７（ｂ））。
報送信停止の要求である場合（図７（ａ））、マイクロ
コンピュータ１は、制御メモリ６の増加メモリ６ａの内
容を「０」とする（図８参照）。これは、コマンドアド
レスデータＣＭＭＡ＝１とし、コマンドデータＣＭＭＤ
を増加メモリ６ａの内容が「０」となるように設定する
ことにより行なわれる（図７（ｂ））。
【００６１】この設定により、アドレスデータＣＭＡの
値が１となったときに比較器２から「０」レベルの信号
が出力され（図７（ｃ）、（ｄ））、この「０」レベル
によりマルチプレクサ３は端子Ａに入力されるデータを
出力するので、コマンドデータＣＭＭＤが制御メモリ６
の入力端子ＤＩＮに入力され、ライトイネーブル信号Ｃ
ＭＷＥバーの書込み期間に１番地の増加メモリ６ａは
「０」となる。なお、図７（ｇ）はアドレスデータＶＭ
Ａ＝ＣＭＲＤの値を示す。
値が１となったときに比較器２から「０」レベルの信号
が出力され（図７（ｃ）、（ｄ））、この「０」レベル
によりマルチプレクサ３は端子Ａに入力されるデータを
出力するので、コマンドデータＣＭＭＤが制御メモリ６
の入力端子ＤＩＮに入力され、ライトイネーブル信号Ｃ
ＭＷＥバーの書込み期間に１番地の増加メモリ６ａは
「０」となる。なお、図７（ｇ）はアドレスデータＶＭ
Ａ＝ＣＭＲＤの値を示す。
【００６２】これにより、映像蓄積メモリ１０のアドレ
スデータＶＭＡの値は端末装置Ｔ１については固定さ
れ、固定された番地の映像情報のみが端末装置Ｔ１に入
力される。
スデータＶＭＡの値は端末装置Ｔ１については固定さ
れ、固定された番地の映像情報のみが端末装置Ｔ１に入
力される。
【００６３】上述したように、コントロールモード、リ
ードモードのいずれにおいても動作は端末装置からのデ
ータＵＫＤにより制御される。
ードモードのいずれにおいても動作は端末装置からのデ
ータＵＫＤにより制御される。
【００６４】データＵＫＤの処理が完了すると、マイク
ロプロセッサ１は再生停止スイッチＳＷ２からのデータ
ｃにより指令は再生か停止かを判別する（ステップＳ１
２）。再生指令の場合にはステップＳ１０に戻る。停止
指令の場合にはステップＳ２に戻り、制御メモリ６の内
容をクリアする。
ロプロセッサ１は再生停止スイッチＳＷ２からのデータ
ｃにより指令は再生か停止かを判別する（ステップＳ１
２）。再生指令の場合にはステップＳ１０に戻る。停止
指令の場合にはステップＳ２に戻り、制御メモリ６の内
容をクリアする。
【００６５】次に、情報分配装置の主要諸元の例を示
す。なお、ＶＭは映像蓄積メモリの略号である。
す。なお、ＶＭは映像蓄積メモリの略号である。
【００６６】 映像信号符号化ビットレート（Ｍｂ／ｓ） １ ４ ２時間ソースの容量（ＧＢ） ０．９ ３．６ ＶＭメモリチップ数（１６メガビットの場合） ４５０ １８００ ＶＭメモリチップ数（６４メガビットの場合） １１３ ５７０ ＶＭワード幅（ビット） ６４ ６４ ＶＭアドレス（ビット） ２７／112.5MW ２９／450MW ＶＭサイクルタイム（ｎｓ） １８０ １８０ 最大端末数（台） ３５５ ８８ 消費電力 （ワット） １００／５０ ４００／２００ 寸法 （ｃｍ） 35×35／20×20 70×70／40×40 家庭用ＶＴＲ程度の画質を目標としたビデオ・コーデッ
クの開発は１〜１０Ｍｂ／ｓ程度を対象に進められてい
る。ＤＶＩ（Digital Video Interactive）は１．５Ｍ
ｂ／ｓであり、ＭＰＥＧ（MotionPicture Experts Grou
p）で１．１Ｍｂ／ｓの勧告案がある。ここでは１Ｍｂ
／ｓ、４Ｍｂ／ｓの２つの場合で試算し、十分現実的な
規模であることを示した。
クの開発は１〜１０Ｍｂ／ｓ程度を対象に進められてい
る。ＤＶＩ（Digital Video Interactive）は１．５Ｍ
ｂ／ｓであり、ＭＰＥＧ（MotionPicture Experts Grou
p）で１．１Ｍｂ／ｓの勧告案がある。ここでは１Ｍｂ
／ｓ、４Ｍｂ／ｓの２つの場合で試算し、十分現実的な
規模であることを示した。
【００６７】なお、符号化ビットレート１Ｍｂ／ｓにお
ける最大端末数３５５は次式から求まる。
ける最大端末数３５５は次式から求まる。
【００６８】 ３５５＝６４ｂ／（１８０ｎｓ×１００００００ｂ／
ｓ） また、消費電力と寸法は、上側が１６メガビットの場
合、下側が６４メガビットの場合を示す。
ｓ） また、消費電力と寸法は、上側が１６メガビットの場
合、下側が６４メガビットの場合を示す。
【００６９】上述したようにマイクロプロセッサ１は、
各端末装置からの要求を制御メモリ６を通して映像蓄積
メモリ１０のアドレスデータＶＭＡに変換することを行
なう。端末装置からの要求は本実施例のようなキー操作
から発せられる場合のみならず、端末装置に置かれたパ
ソコン等からＲＳ２３２Ｃ伝送ライン等を通して複雑な
コマンド（Ｎ秒前進、後退、ｎ秒ポーズ等）として与え
られることも考えられる。いずれにしても端末装置から
の要求はアプリケーションによって様々な形態となる
が、それらを映像蓄積メモリ１０のアドレスデータＶＭ
Ａに変換するのがマイクロプロセッサ１の動作である。
各端末装置からの要求を制御メモリ６を通して映像蓄積
メモリ１０のアドレスデータＶＭＡに変換することを行
なう。端末装置からの要求は本実施例のようなキー操作
から発せられる場合のみならず、端末装置に置かれたパ
ソコン等からＲＳ２３２Ｃ伝送ライン等を通して複雑な
コマンド（Ｎ秒前進、後退、ｎ秒ポーズ等）として与え
られることも考えられる。いずれにしても端末装置から
の要求はアプリケーションによって様々な形態となる
が、それらを映像蓄積メモリ１０のアドレスデータＶＭ
Ａに変換するのがマイクロプロセッサ１の動作である。
【００７０】
【発明の効果】以上のように、この発明による情報分配
装置は、複数の端末装置からの要求に応じて任意の番地
からメモリ内容を読み出すことができるので、格納され
た映像情報のうちの任意の映像情報を端末装置は取り出
すことができる。また、映像情報はメモリに格納されて
いるので、装置自体を、低価格で、必要スペース、使用
電力量が少なく、高信頼性のものにすることができる。
装置は、複数の端末装置からの要求に応じて任意の番地
からメモリ内容を読み出すことができるので、格納され
た映像情報のうちの任意の映像情報を端末装置は取り出
すことができる。また、映像情報はメモリに格納されて
いるので、装置自体を、低価格で、必要スペース、使用
電力量が少なく、高信頼性のものにすることができる。
【図面の簡単な説明】
【図１】この発明による情報分配装置の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１の装置の動作を説明するためのフローチャ
ートである。
ートである。
【図３】録画モードにおける動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図４】録画モードにおける動作を説明するためのブロ
ック図である。
ック図である。
【図５】リードモードにおける動作を説明するためのタ
イムチャートである。
イムチャートである。
【図６】リードモードにおける動作を説明するためのブ
ロック図である。
ロック図である。
【図７】コントロールモードにおける動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
【図８】コントロールモードにおける動作を説明するた
めのブロック図である。
めのブロック図である。
１ マイクロプロセッサ ２ 比較器 ３ マルチプレクサ ４ カウンタ ５ 発振器 ６ 制御メモリ ７ 加算器 ８ ラッチ回路 ９ シリアルパラレル変換器 １０ 映像蓄積メモリ １１ パラレルシリアル変換器 １２ 映像ソース ＳＷ１ 選択スイッチ ＳＷ２ 再生停止スイッチ Ｇ ゲート Ｔ０〜Ｔ２５５ 端末装置
Claims (2)
- 【請求項１】 複数の端末装置からの要求に応じた内容
の情報を上記複数の端末装置に供給する情報分配装置に
おいて、 アドレス信号にて示される位置に情報を記憶するメモリ
と、 上記複数の端末装置から供給される要求に応じた値の複
数のアドレス信号を順次発生するアドレス発生手段と、 このアドレス発生手段から出力されるアドレス信号に基
づいて上記メモリから上記情報を読みだして上記複数の
端末装置に供給する情報読出手段とを備えたことを特徴
とする情報分配装置。 - 【請求項２】 複数の端末装置からの要求に応じた内容
の情報を上記複数の端末装置に供給する情報分配装置に
おいて、 アドレス信号にて示される位置に情報を記憶する着脱自
在のメモリと、 上記複数の端末装置から供給される要求に応じた値の複
数のアドレス信号を順次発生するアドレス発生手段と、 このアドレス発生手段から出力されるアドレス信号に基
づいて上記メモリから上記情報を読みだして上記複数の
端末装置に供給する情報読出手段とを備えたことを特徴
とする情報分配装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329108A JPH05167544A (ja) | 1991-12-12 | 1991-12-12 | 情報分配装置 |
| KR1019920023965A KR930015411A (ko) | 1991-12-12 | 1992-12-11 | 정보 분배 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329108A JPH05167544A (ja) | 1991-12-12 | 1991-12-12 | 情報分配装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167544A true JPH05167544A (ja) | 1993-07-02 |
Family
ID=18217704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329108A Pending JPH05167544A (ja) | 1991-12-12 | 1991-12-12 | 情報分配装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05167544A (ja) |
| KR (1) | KR930015411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236132A (ja) * | 1993-12-27 | 1995-09-05 | Hitachi Ltd | 映像蓄積配送装置及び映像蓄積配送システム |
| US5583561A (en) * | 1994-06-07 | 1996-12-10 | Unisys Corporation | Multi-cast digital video data server using synchronization groups |
-
1991
- 1991-12-12 JP JP3329108A patent/JPH05167544A/ja active Pending
-
1992
- 1992-12-11 KR KR1019920023965A patent/KR930015411A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236132A (ja) * | 1993-12-27 | 1995-09-05 | Hitachi Ltd | 映像蓄積配送装置及び映像蓄積配送システム |
| US5583561A (en) * | 1994-06-07 | 1996-12-10 | Unisys Corporation | Multi-cast digital video data server using synchronization groups |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015411A (ko) | 1993-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479303A (en) | Method and apparatus for visual search control of digital video files | |
| JP3456018B2 (ja) | 情報送出システム | |
| KR100188496B1 (ko) | 가변속도 스캐닝 동작 수행 방법 | |
| US4703369A (en) | Video format signal recording and reproducing method | |
| US6330644B1 (en) | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means | |
| US6167467A (en) | Information reception and recording circuit | |
| JP2000149431A (ja) | デ―タ記録再生装置及びデ―タ記録再生方法 | |
| JPH05167544A (ja) | 情報分配装置 | |
| JP3420257B2 (ja) | 再生装置 | |
| JP2000083215A (ja) | 再生方法及び再生装置 | |
| US7016598B2 (en) | Data recording/reproduction apparatus and data recording/reproduction method | |
| US6498893B1 (en) | Recording/reproducing apparatus | |
| JPH10308914A (ja) | ビデオサーバ | |
| KR960011736B1 (ko) | 영상신호 저장 및 기록장치 | |
| JP4265650B2 (ja) | データ処理装置、および画像デバイス | |
| JPH0823531A (ja) | ビデオオンデマンドシステム | |
| KR950010338B1 (ko) | 디지탈 동영상 고속 재생용 제어장치 | |
| JPH043541A (ja) | 画像・音声データ再生装置 | |
| JP2734352B2 (ja) | 映像メモリー再生方式 | |
| JPH05130252A (ja) | デイジタル信号受け渡しシステムとデイジタル音声信号処理回路及び信号変換回路 | |
| JP2527020B2 (ja) | デジタル式テレビ信号記録装置 | |
| KR19990058692A (ko) | 디지털 비디오 홈 시스템에서의 데이터 인터페이싱 장치 | |
| JPH0888845A (ja) | ビデオオンデマンドシステム | |
| JPH07326172A (ja) | 映像記録または再生装置 | |
| JP2002262267A (ja) | 映像受信再生方法及び装置 |