JPH0516735Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、３相交流電源の負荷への供給を接断
制御する３相ソリツドステートリレー（以下３相
SSRと記す）に関するものである。

〔従来技術〕

従来、３相交流モータの駆動制御を行なう場合
には、メカニカルリレーである電磁開閉器を用
い、これを開閉制御することにより該モータへの
３相交流電源の供給を接断制御するようにしてい
た。ところが、この電磁開閉器は、その開閉頻度
が高い使用状況下では、その接点の摩耗が激しく
なり、寿命が短くなるという問題があつた。

ところで、従来、単相交流電源の負荷への供給
を接断制御するためのものとしては、半導体を用
いた無接点式の単相ソリツドステートリレー（以
下単相SSRと記す）があり、これは上記電磁開閉
器のような接点は必要ないものであり、従つて上
記接点の摩耗による寿命低下の問題は生じない。

第１図はこのような単相SSRの一例を示すもの
で、図において、８０は半導体主素子回路、２０
はこの半導体主素子回路８０をオン・オフ制御す
る制御回路、３０はコンデンサ３１、バリスタ３
２及び抵抗３３からなり、上記主素子回路８０を
雷等のサージ電圧から保護するアブソーバ回路で
あり、該アブソーバ回路３０は上記制御回路２０
とともに同一プリント基板６０上に配置されてい
る。そしてこれらの各回路８０，２０，３０は、
本体ケース５０中に樹脂５１により封入されてい
る。また５２，５３は上記主素子回路８０と電源
側、負荷側からの単相ケーブルとを接続するため
の一対の主端子である。

第２図は上記単相SSRの半導体主素子回路８０
を示し、同図において、８１，８２は電源側、負
荷側主端子、８３，８４は第１、第２サイリス
タ、８５，８６は上記制御回路２０に接続される
制御端子、８７，８８はそれぞれ抵抗８９、ダイ
オード９０からなる第１、第２ゲート補助回路で
ある。

そして上記制御回路２０に外部から印加される
制御信号が“Ｈ”のときは、上記制御端子８５，
８６間に短絡され、これにより単相交流の正の半
サイクルにおいては、電源側主端子８１、第１ゲ
ート補助回路８７、制御端子８５，８６間、第２
サイリスタ８４のゲート、負荷側主端子８２の経
路で補助電流が流れて第２サイリスタ８４がオン
し、これにより主電流が電源側主端子８１から第
２サイリスタ８４を通つて負荷側主端子８２に流
れ、また単相交流の負の半サイクルでは、同様に
して第２ゲート補助回路８８及び第１サイリスタ
８３が動作し、主電流が負荷側から第１サイリス
タ８３を通つて電源側に流れ、その結果負荷に単
相電力が供給されることとなる。

一方、上記制御信号が“Ｌ”のときは、上記制
御端子８５，８６間は開放状態となり、その結果
両サイリスタ８３，８４はオフのままで負荷には
単相電力は供給されない。従つてこの単相SSRを
用いれば、上記制御信号によつて単相電源の負荷
への供給を接断制御できることとなる。

このような従来の状況において、上記３相交流
電源の負荷への供給を接断制御する場合は、電磁
開閉器の代わりに上記単相SSRを組合せることに
よつて上記寿命低下の問題を回避することが可能
であると考えられる。

しかるに、上述のような構造の従来の単相SSR
では、アブソーバ回路３０と制御回路２０とが同
一基板６０上に配置されているので、上記制御回
路２０と主素子回路８０との構造体によつて形成
される閉ループ中を、上記アブソーバ回路３０の
サージ電流による大電流が流れ、これによる電磁
誘導作用により上記閉ループに電流が流れ、上記
制御回路２０、主素子回路８０が誤動作してしま
うという恐れがある。従つて、このような従来の
単相SSRをそのまま３つ組合せただけの３相SSR
では、非常に信頼性の低いものになつてしまう。

〔考案の概要〕

本考案は、かかる点に鑑み、上記電磁開閉器に
おける接点の摩耗による寿命低下という問題を回
避でき、さらにはアブソーバ回路のサージ電流に
より各回路部に誤動作を生ずることがなく、組立
が容易で、非常に信頼性の高い３相SSRを提供す
ることを目的としている。

即ち本考案は、３相SSR交流電源の負荷への供
給を接断するための３つの半導体主素子回路を備
えた３相SSRであつて、かつ該主素子回路をサー
ジ電圧等から保護するアブソーバ部を、上記主素
子回路及びこれをオン・オフ制御する制御回路か
らなるSSR本体の外側に設け、かつ該アブソーバ
部を構成する部品を搭載するプリント基板の半田
付面を半導体主素子回路に対して外側になるよう
に組立固定したものである。

〔考案の実施例〕

以下、本考案の実施例を図について説明する。
第３図〜第６図は本考案の一実施例による３相
SSRを示し、図において、１は３相交流電源、２
は負荷である３相交流モータ、３は上記３相交流
電源１とモータ２とを接続する３相ケーブル、４
はこの３相ケーブル３の途中に介挿された３相
SSRである。

そしてこの３相SSR４において、１０は３つの
主素子回路８０及びこの主素子８０を外部からの
制御信号に応じてオン・オフ制御する制御回路２
０が収納されたSSR本体であり、１１，１２，１
３は上記主素子回路８０の主端子、２１は上記制
御回路２０の制御信号入力端子である。また、４
０は上記SSR本体１０の上部に該SSR本体１０と
独立して設けられたアブソーバ部であり、このア
ブソーバ部４０には第５図に示すように、プリン
ト基板３４の半田付面がSSR本体に対して外側に
なるように配設され、このプリント基板３４と
SSR本体との間にコンデンサ３１、バリスタ３
２、抵抗３３を置き、プリント基板３４の挿入穴
にこのコンデンサ３１、バリスタ３２、抵抗３３
の外部リードを挿入貫通させ、プリント基板３４
の導体パターンに半田付接続固定してなるアブソ
ーバ回路３０が収納されている。

また４１，４２，４３は上記SSR本体１０の各
主端子１１，１２，１３上に接続される上記アブ
ソーバ回路３０の出力端子、４４はこの出力端子
４１〜４３を３相ケーブル３とともに上記主端子
１１〜１３に締付け接続するためのねじである。

なお第５図においては３相のうちの１相の構成
を示しているが、他の各相の構成についても上記
と全く同様である。

また第６図に本実施例装置の回路図を示し、図
中、第１図〜第５図と同一符号は同一のものを示
す。この回路動作については従来の単相SSRと全
く同様であり、制御回路２０の入力端子２１ａ，
２１ｂに印加される外部制御信号により主素子回
路８０がオン・オフ制御され、これにより電源の
負荷への供給が接断制御される。またサージ電圧
が主端子１１ａ，１１ｂ間に印加された場合は、
アブソーバ回路３０でこれを吸収することによ
り、主素子回路８０を該サージ電圧から保護して
いる。

このような本実施例では、３相交流電源の負荷
への供給を接断制御するものとして、半導体を用
いた３相SSRを構成したので、高頻度の開閉を行
なう使用状況下においても十分な耐久性、寿命が
得られる。また、このような３相SSRにおいて、
アブソーバ部４０をSSR本体１０の外側に独立し
て構成したので、アブソーバ回路３０に流れるサ
ージ電流は、上記SSR本体１０中の制御回路２０
及び主素子回路８０の構造体で構成される閉ルー
プの外を流れることとなり、上記SSR本体１０が
サージ電流による電磁誘導作用を受けて誘導電流
を生じることはなく、従つて誤動作を防止でき、
信頼性を著しく向上することができる。さらにそ
の組立作業時においても、上記SSR本体１０とア
ブソーバ４０とを最終工程で組付ければよく、従
来の単相SSRのように同一基板上に全てを組付け
るものに比し、作業効率も向上する。

なお、上記実施例ではアブソーバ部をSSR本体
の上面に載置するようにしたが、該アブソーバ部
の位置はこれに限るものではなく、SSR本体の外
側に位置しておれば上記実施例と同様の効果を奏
する。

〔考案の効果〕

以上のように、本願は半導体スイツチ主素子部
とこの主素子の制御回路部とを一つのユニツトと
し筐体に収納し、このユニツトの主端子を備えた
表面外側にアブソーバ回路を外付けする構成で、
アブソーバ回路部がその基板の構成部品の高さよ
りも高い基板支持板により、その部品の半田付け
面をユニツトの主端子を備えた表面から外側にな
るように支持されているから、このような構成に
することにより、部品を接着するはんだを基板に
付着させるとき、基板にとりつけられた部品の半
田付け面がはんだ槽の溶融はんだ面上に浮かべら
れても、基板支持板のねじ締め部にはんだが付着
しないという効果がある。

【図面の簡単な説明】

第１図は単相SSRの断面構成図、第２図は該単
相SSRの主素子回路の回路図、第３図は本考案の
一実施例による３相SSRの使用状態を示す図、第
４図ａ，ｂはそれぞれ該３相SSRの平面図及び正
面図、第５図はその断面構成図、第６図はその回
路図である。 １０……SSR本体、２０……制御回路、４０…
…アブソーバ部、８０……半導体主素子回路、９
２……３相交流電源、９３……負荷（モータ）。
なお図中、同一符号は同一又は相当部分を示す。

Claims (1)

1. 【実用新案登録請求の範囲】 ３相交流電源から３相ケーブルを介して負荷へ
   の供給を接断する３つの半導体主素子回路及び該
   半導体主素子回路を外部からの制御信号に応じて
   オン・オフ制御する制御回路を有すると共にその
   表面に上記３相ケーブルに接続するための主端子
   を備えたソリツドステートリレー本体ユニツト
   と、 このソリツドステートリレー本体ユニツトの上
   記主端子が配設されたユニツト表面外側に設けら
   れ、上記半導体主素子回路を異常高電圧から保護
   するアブソーバ回路部と、 このアブソーバ回路部の構成部品が搭載された
   プリント基板に配設され上記構成部品と同じ方向
   にかつこの構成部品の高さを越えるように一体的
   に延在されるとともに上記基板と電気的に接続さ
   れた導電性支持板とを備え、 プリント基板に搭載された上記アブソーバ回路
   部の構成部品が上記ユニツト表面に対向しかつ上
   記プリント基板の半田付面が上記ソリツドステー
   トリレー本体ユニツトに対し上記ユニツト表面か
   ら外側の方向を向くように、上記アブソーバ回路
   部が導電性支持板を介して上記主端子にねじで組
   立固定してなることを特徴とする３相ソリツドス
   テートリレー。