JPH05167114A - 超電導電界効果トランジスタ - Google Patents

超電導電界効果トランジスタ

Info

Publication number
JPH05167114A
JPH05167114A JP3327480A JP32748091A JPH05167114A JP H05167114 A JPH05167114 A JP H05167114A JP 3327480 A JP3327480 A JP 3327480A JP 32748091 A JP32748091 A JP 32748091A JP H05167114 A JPH05167114 A JP H05167114A
Authority
JP
Japan
Prior art keywords
superconducting
thin film
effect transistor
field effect
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3327480A
Other languages
English (en)
Inventor
Hideo Nojima
秀雄 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3327480A priority Critical patent/JPH05167114A/ja
Publication of JPH05167114A publication Critical patent/JPH05167114A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】 超低消費電力で1以上の電圧増幅率を得る。 【構成】 SrTiO3(100)基板11上に、Y1Ba2
u37-x下部超電導薄膜12,Nb添加SrTiO3半導体薄
膜(膜厚5nm)13,Y1Ba2Cu37-x上部超電導薄膜1
4を積層して積層膜を形成する。ゲート電極19は、積
層膜の一側をY1Ba2Cu37-x下部超電導薄膜12まで
エッチングして露出した側面に形成された酸化シリコン
絶縁体薄膜18上に形成する。そして、ゲート電極19
に印加する1〜2mVの入力電圧で近接効果によって積
層膜の膜厚方向に流れる電流を制御する。こうして、チ
ャネル長をNb添加SrTiO3半導体薄膜13の膜厚にし
て0.1μm以下のチャネル長を可能にすることで、超低
消費電力で1以上の電圧増幅率を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、超電導電極間の近接
効果による超電導電流を利用した超高速で超低消費電力
を呈する超電導電界効果トランジスタに関し、特に酸化
物高温超電導体を用いて縦型に形成することで大きな電
圧増幅率が得られる超電導電界効果トランジスタに関す
る。
【0002】
【従来の技術】超高速電子計算機に使用する素子とし
て、超電導体を用いたジョセフソン接合素子の研究が現
在活発に行われている。スイッチング素子という観点か
ら見れば、ジョセフソン接合素子は動作速度が非常に早
く、10-12秒程度のスイッチング時間が実現できる。
さらに、消費電力が極めて少なく1ゲート当たり10-6
ワット程度となることから高密度の実装ができる。した
がって、ジョセフソン接合素子を使用することによって
超高速電子計算機を極めて小型にできる可能性がある。
【0003】ところが、上記ジョセフソン接合素子は基
本的に2端子の素子であり、半導体トランジスタのよう
な増幅機能を有していない。そのために、回路演算素子
として使用するには問題がある。また、これまでに構築
された半導体集積回路設計技術がそのまま使えないとい
う問題もある。
【0004】そこで、上記ジョセフソン接合素子の超高
速動作と超低消費電力の特性を保持したまま信号増幅の
機能を持たせた超電導トランジスタ(3端子素子)の研究
が近年活発に進められ、これまでに幾つかの素子概念が
発表されている。なかでも、第3の電極で超電導電流の
制御を行った超電導トランジスタの試作例が数多く報告
されている(例えば、W.J.ギャラガー:米国電気電子
学会 磁気学会誌 VOL.MAG-21,No.2,1985年3月,P.
709)。
【0005】
【発明が解決しようとする課題】上述の数多くの報告の
中で、増幅機能が確認された超電導トランジスタとして
は準粒子注入型の素子がある。しかしながら、この素子
は、準粒子を注入した非平衡超電導状態を使用するため
に準粒子の緩和時間で応答速度が制限されて、10-10
秒程度のスイッチング速度しか得られていないという問
題がある。
【0006】一方、スイッチング速度が早くて超低消費
電力の超電導トランジスタとして、近接効果を用いた超
電導電界効果トランジスタが注目されている。ところ
が、これまでに報告されている超電導電界効果トランジ
スタは、電圧増幅率が1以下であり、素子の駆動に数1
00mVの電圧を必要とするという問題がある。したが
って、超高速で超低消費電力で増幅機能を有する超電導
トランジスタは未だ実現されてはいないのである。
【0007】ここで、従来の超電導電界効果トランジス
タの増幅率が1以下であり100mV以上の駆動電圧が
必要である理由について、従来の超電導電界効果トラン
ジスタの動作の説明と共に述べる。
【0008】上記超電導電界効果トランジスタは、半導
体を介した超電導体間の近接効果による超電導電流を上
記半導体に印加する電圧で制御する素子である。超電導
体と半導体との境界においては、超電導体の電子状態が
半導体内にしみ出している。そして、半導体の両側の超
電導体からしみ出した超電導の電子状態が半導体の内部
で重なって結合したときに、半導体を通して超電導電流
が流れるのである。その際における超電導体から半導体
への超電導電子状態のしみ出し長ξは、次の式に従って
半導体のキャリア濃度に依存する。 ξ=(h3・μ/6・π・m・e・k・T)1/2・(3π2・n)1/3 …(1) 但し、h:プランク定数 μ:半導体キャリア移
動度 m:半導体のキャリアの有効質量 e:電荷素量 k:ボルツマン定数 T:温度 n:半導体のキャリア濃度 である。
【0009】したがって、半導体の電界効果によって半
導体のキャリア濃度を制御すれば、超電導電子状態の半
導体へのしみ出し長ξを変えることができ、超電導電流
を制御できるのである。
【0010】図6は従来の超電導電界効果トランジスタ
の基本構造を示し、1,3は超電導体、2は半導体、4
は絶縁体、5はゲート電極、6は基板である。図6にお
いて、上記ゲート電極5下の半導体2層に形成されるチ
ャネルのチャネル長は、現在の半導体プロセスにおける
微細加工技術を用いて最も短く形成しても、0.1μm程
度が限界であると考えられる。したがって、近接効果に
よって両超電導体1,3間に超電導電流を流すために
は、超電導電子状態のしみ出し長ξが0.1μm程度であ
る必要がある。
【0011】そこで、上記超電導電界効果トランジスタ
の半導体をこれまで多く用いられているSiやInAsで
あると仮定し、超電導電子状態のしみ出し長ξ=0.1
μmとした場合の駆動電圧および電圧増幅率を求めてみ
る。上記超電導電子状態のしみ出し長ξ=0.1μmであ
るから、式(1)より半導体のキャリア濃度nはn≒10
19/cm3となる。ここで、面キャリア濃度をNsとする
と、 Ns=n2/3 …(2) から、n≒1019/cm3のときにおける面キャリア濃度N
sはNs≒5×1012/cm2となる。
【0012】この面キャリア濃度Nsを誘起するのに必
要なゲート電圧は、次の式から求められる。 Ns=−Qs/e=Ci(VG−VT)/e …(3) 但し、Qs:表面電荷密度 Ci:ゲート絶縁膜の容量 VG:ゲート電圧 VT:閾値電圧 すなわち、上記面キャリア濃度NsをNs=5×1012/c
m2とし、ゲート絶縁膜容量Ciを通常状態であるCi<1
μF/cm2として、式(3)から(VG−VT)を求めると、
(VG−VT)>100mVとなる。つまり、100mV以上
の入力電圧(駆動電圧)が必要であるという結果になるの
である。
【0013】ここで、超電導電界効果トランジスタの出
力電圧VOUTは、超電導体のIC・RN(臨界電流と常伝導
抵抗の積)になる。この値は、半導体2の両側の超電導
体1,3のギャップ電圧を夫々Δ12とすると、 VOUT=IC・RN=π/2・(Δ1・Δ2)1/2 …(4) となる。したがって、超電導電界効果トランジスタの電
圧増幅率Gは、(VG−VT)≒100mVとすると、 G=π/2・(Δ1・Δ2)1/2/(VG−VT) ≒π/2・(Δ1・Δ2)1/2/100 …(5) となる。
【0014】超電導体のギャップ電圧Δは材料によって
決定され、例えば金属系超電導体のNbではΔ=1.4m
Vと予測され、高温超電導体の場合にはその高い臨界温
度から約10倍の大きいギャップ電圧Δが予測される。
ところが、上記式(5)に従って求めた電圧増幅率Gは、
いずれの超電導体を用いても1以下となる。つまり、現
在の微細加工技術をもって図6の構造を有する超電導電
界効果トランジスタを形成した場合には、1以上の電圧
増幅率(利得)を得ることは困難なのである。
【0015】ここで、仮にチャネル長として5nmの加工
が可能として、上述と同様にして電圧増幅率Gを算出す
ると、近接接合に要求される面キャリア濃度NsはNs=
5×1010/cm2程度となるから、式(3)から入力電圧
(VG−VT)≒1mVとなる。したがって、このときの電
圧増幅率Gは、 G=π/2・(Δ1・Δ2)1/2/1 …(6) となる。
【0016】その結果、入力電圧(VG−VT)を1mVと
して駆動した場合における超電導電界効果トランジスタ
の電圧増幅率Gは式(6)より1以上になる。特に、酸化
物高温超電導体を用いた場合には、その大きいギャップ
電圧Δから数10の電圧増幅率Gを得ることができる。
ところが、現在の微細加工技術では、超電導電界効果ト
ランジスタの構造を図6に示す構造に形成する限りにお
いては0.1μm以下のチャネル長を実現することは不可
能なのである。
【0017】そこで、この発明の目的は、0.1μm以下
のチャネル長を可能にして、超高速で超低消費電力で電
圧増幅率が1以上の超電導電界効果トランジスタを提供
することにある。
【0018】
【課題を解決するための手段】上記目的を達成するた
め、第1の発明の超電導電界効果トランジスタは、超電
導薄膜,半導体薄膜および超電導薄膜の順に積層して成
る積層膜の側面に絶縁体薄膜を介して電極を設け、上記
積層膜の膜厚方向に近接効果によって流れる電流を上記
電極に印加する電圧によって制御することを特徴として
いる。
【0019】また、第2の発明の超電導電界効果トラン
ジスタは、上記第1の発明の超電導電界効果トランジス
タにおいて、上記超電導薄膜の少なくとも1つを酸化物
高温超電導体で形成したことを特徴としている。
【0020】また、第3の発明の超電導電界効果トラン
ジスタは、上記第1の発明の超電導電界効果トランジス
タにおいて、上記超電導薄膜の少なくとも1つを酸化物
高温超電導体で形成し、上記半導体薄膜を酸化物半導体
で形成したことを特徴としている。
【0021】また、第4の発明の超電導電界効果トラン
ジスタは、第1の発明乃至第3の発明のいずれか一つの
発明の超電導電界効果トランジスタにおいて、側面に上
記絶縁体薄膜が形成される上記積層膜は、その側面が酸
素のプラズマで処理されていることを特徴としている。
【0022】
【作用】第1の発明では、例えば液体窒素温度77Kの
超低温状態において、超電導薄膜,半導体薄膜および超
電導薄膜の順に積層して成る積層膜の側面に絶縁体薄膜
を介して設けられた電極に、1mV〜2mVの電圧が印加
される。そうすると、上記積層膜の膜厚方向に近接効果
によって流れる電流が制御される。その際に、上記積層
膜を流れる電流は膜厚方向に流れるので、チャネル長は
通常の成膜技術によって0.1μm以下に制御可能な半導
体薄膜の膜厚となる。したがって、チャネル長が0.1
μm以下に形成されることによって、上記電極に印加さ
れる電圧が1mV〜2mVであっても容易に上記電流の制
御が行われて、超低消費電力で1以上の電圧増幅率を呈
するのである。
【0023】また、第2の発明では、上記第1の発明に
おける積層膜を構成する上記超電導薄膜の少なくとも1
つはギャップ電圧の高い酸化物高温超電導体で形成され
ている。したがって、上記積層膜を構成する半導体薄膜
の膜厚が0.1μm以下に形成されてチャネル長が0.1
μm以下に形成されることによって、超低温状態で上記
積層膜の側面に形成された電極に印加される入力電圧で
上記電流が制御されるに際して、より高い電圧増幅率を
呈する。
【0024】また、第3の発明では、上記第1の発明に
おける積層膜を構成する上記超電導薄膜の少なくとも1
つはギャップ電圧の高い酸化物高温超電導体で形成され
ている。また、上記積層膜を構成する半導体薄膜は上記
酸化物高温超電導体と適合性の良い酸化物半導体で形成
されている。したがって、上記半導体薄膜が0.1μm以
下に形成されてチャネル長が0.1μm以下に形成される
ことによって、超低温状態で上記電極に印加される入力
電圧で上記電流が制御されるに際して、さらに高い電圧
増幅率を呈する。
【0025】また、第4の発明では、超電導薄膜,半導
体薄膜および超電導薄膜の順に積層して成る積層膜にお
ける酸素のプラズマで処理された側面に絶縁体薄膜が形
成されている。したがって、上記積層膜の側面の特性劣
化が回復されており、高い電圧増幅率と歩留り率を呈す
る。
【0026】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。 <第1実施例>図1は本実施例における超電導電界効果
トランジスタの断面構造である。この超電導電界効果ト
ランジスタは、超電導薄膜12,14として酸化物高温
超電導体Y1Ba2Cu37-xを用い、半導体薄膜13とし
てNbを添加した酸化物半導体SrTiO3を用いて形成し
ている。以下、本実施例における超電導電界効果トラン
ジスタの製造方法について述べる。先ず、上記Y1Ba2
Cu37-x超電導薄膜12は、以下に述べるようにして
反応性蒸着法によって形成する。
【0027】すなわち、基板11としてSrTiO3(10
0)を用い、YとBaを電子ビームで蒸発させCuを抵抗
加熱で蒸発させる。その際に、Y,Ba,Cu夫々の蒸発源
上に膜厚モニターを設置して、Y,Ba,Cu夫々の蒸発速
度を独立に制御することによって、SiTiO3(100)
基板11上に堆積したY,Ba,Cuの各薄膜の組成がY:
Ba:Cu=1:2:3となるようにする。
【0028】酸化物超電導体の場合には酸素が重要な構
成元素となる。したがって、酸化物高温超電導薄膜12
に酸素を有効に取り込ませるために、SiTiO3(10
0)基板11近傍にオゾン10%を混合した酸素を導入
して成膜室内に設けたコイルに100W,13.56MH
zの高周波を印加してプラズマ状態とする。成膜時の基
板温度は690℃とし、成膜室内の真空度は2×10-4
Torrとする。
【0029】上述のような条件で作成した酸化物高温超
電導薄膜12は、X線回折の結果a軸がSiTiO3(10
0)基板11に垂直に配向したY1Ba2Cu37-xの結晶
構造を有し、その臨界温度Tcは80Kであった。ま
た、作成した酸化物高温超電導薄膜12は、電子プロー
ブ微小分析(EPMA),誘導結合プラズマ分光(ICP)
等で組成を分析した結果、Y:Ba:Cu=1:2:3の
ストイキオメトリ組成であった。
【0030】上述のようにしてY1Ba2Cu37-x超電導
薄膜12を200nm厚さで形成した後、Y1Ba2Cu3
7-x超電導薄膜12を成膜室から取り出すことなく、成
膜室の内部の蒸発源をSr,Ti,Nbに切り換えて、Sr,
Ti,Nb夫々を電子ビームで蒸発させる。その際の基板
温度は690℃とし、Y1Ba2Cu37-x超電導薄膜12
形成時と同様に、オゾン10%混合酸素のプラズマ状態
でNb添加SrTiO3半導体薄膜13を堆積する。その際
に、Sr,Ti,Nb夫々の蒸発速度をモニターし、作成し
たNb添加SrTiO3半導体薄膜13の組成がSr:Ti:
Nb=1:1:0.01となるようにする。こうして作成
したNb添加SrTiO3半導体薄膜13の結晶構造をX線
回折で調べた結果、SrTi1-xNbx3(x≒0.01)で
あった。
【0031】上述のようにして、Y1Ba2Cu37-x超電
導薄膜12上にNb添加SrTiO3半導体薄膜13を厚さ
5nmで形成した後、さらにその上にY1Ba2Cu37-x
電導薄膜14を、Y1Ba2Cu37-x超電導薄膜12と同
一条件で厚さ300nm形成する。以下、下側の超電導薄
膜12を下部超電導薄膜と言い、上側の超電導薄膜14
を上部超電導薄膜と言う。こうして、Y1Ba2Cu37-x
/Nb添加SrTiO3/Y1Ba2Cu37-xの積層膜を形成す
る。その際におけるNb添加SrTiO3の薄膜は、従来の
成膜技術によって0.1μm以下に制御可能であり、容易
に5nmに設定できるのである。
【0032】その後、上記成膜室を真空引きし、Y1Ba
2Cu37-x上部超電導薄膜14上にAu膜を蒸着して、
1Ba2Cu37-x/Nb添加SrTiO3/Y1Ba2Cu37-x
/Au積層膜を形成する。こうして作成された積層膜に対
して、図2および図3に示す超電導縦型電界効果トラン
ジスタ作成プロセスを実施するのである。
【0033】先ず、図2(a)に示すように、ソース電極
となるAu膜15をホトレジスト(AZ−1518)16
で保護し、保護されていない部分のAu膜15をArイオ
ンビームで除去する。そして、図2(b)に示すように、
Au電極15を残してホトレジスト16を辞去した後、
図2(c)に示すように、再度ホトレジスト17を形成し
て、Arイオンで積層膜をY1Ba2Cu37-x下部超電導
薄膜12までエッチングする。その後、エッチングによ
って露出した積層膜側面の特性劣化を回復させるため
に、図2(d)に示すように、酸素プラズマ処理を5分間
実施して、積層膜側面に酸素を取り込ませる。
【0034】次に、Siを真空中で電子ビーム蒸着し、
さらに酸素プラズマ処理を施して、図3(e)に示すよう
に、主に積層膜側面に絶縁体薄膜としての酸化シリコン
層18を形成する。さらに、酸化シリコン絶縁体薄膜1
8上にゲート電極用のAu膜19を蒸着し、リフトオフ
を行って図3(f)に示す構造を形成する。次に、パッド
を形成する部分にAu/Cr電極を形成し、図3(g)に示す
ように夫々の電極にワイアをボンディングして、図1に
示す縦型構造を有する超電導縦型電界効果トランジスタ
を得るのである。
【0035】このように、上記Y1Ba2Cu37-x下部超
電導薄膜12/Nb添加SrTiO3半導体薄膜13/Y1Ba
2Cu37-x上部超電導薄膜14の積層膜の側面に酸化シ
リコン絶縁体薄膜18を介してゲート電極19を形成す
ることによって、Nb添加SrTiO3半導体薄13の膜厚
方向にチャネルが形成される超電導縦型電界効果トラン
ジスタが得られる。したがって、上記チャネル長はNb
添加SrTiO3薄膜13の膜厚となり、従来の成膜技術
による容易に0.1μm以下に制御できることになる。そ
の結果、上述の説明により、ゲート電極19へ印加され
る1mVの入力電圧で1以上の電圧増幅率が得られるの
である。
【0036】図4は、上述のようにして得られた超電導
縦型電界効果トランジスタの液体窒素温度77Kにおけ
るゲート電極19に印加する入力電圧をパラメータとし
た出力電流−出力電圧特性を示す。図4から明らかなよ
うに、ゲート電極19に入力電圧を印加しない場合には
オームの法則に従う直線的な出力電流−出力電圧特性を
示す。ところが、ゲート電極19に1mVの入力電圧を
印加した場合には、近接効果によって超電導電流が流れ
て、出力電圧は0mVから30mV程度まで変化するので
ある。したがって、上述のように形成された超電導縦型
電界効果トランジスタは約30の電圧増幅率Gを有する
と言える。
【0037】<第2実施例>上記第1実施例と同様にし
て、反応性蒸着法によって酸化物高温超電導体Y1Ba2
Cu37-xから成る下部超電導薄膜及び上部超電導薄膜
を形成する。一方、半導体薄膜は、反応性蒸着法によっ
て酸化物半導体Pr1Ba2Cu37-xで厚さ10nmに形成
する。こうして得られたY1Ba2Cu37-x/Pr1Ba2Cu
37-x/Y1Ba2Cu37-x積層膜を用いて、第1実施例
と同じプロセスによって図1と同じ形状を有する超電導
縦型電界効果トランジスタを形成する。
【0038】図5は、上述のようにして作成した超電導
縦型電界効果トランジスタのゲート電極に印加した入力
電圧をパラメータとした液体窒素温度(77K)における
出力電流−出力電圧特性を示す。上記第1実施例の場合
と同様に、入力電圧を印加しない場合の直線的な特性か
ら入力電圧を印加することによって超電導電流を示す特
性に変化する。その場合に、ゲート電極に入力電圧2m
Vを印加したときに約30mVの出力電圧が得られるこ
とから、本実施例における超電導縦型電界効果トランジ
スタの電圧増幅率Gは半導体薄膜の厚さが第1実施例の
場合より厚くなったために低下しているとは言え約15
を呈する。
【0039】<第3実施例>上記第1実施例と同様にし
て、反応性蒸着法によって酸化物高温超電導体Y1Ba2
Cu37-xから成る下部超電導薄膜と酸化物半導体のNb
添加SrTiO3(厚さ5nm)から成る半導体薄膜を形成す
る。その後、上部超電導薄膜として非酸化物超電導体で
あるPbを蒸着する。こうして得られたY1Ba2Cu3
7-x/Nb添加SrTiO3/Pb積層膜を用いて、第1実施例
と同じプロセスによって図1と同じ形状の超電導縦型電
界効果トランジスタを形成する。
【0040】得られた超電導縦型電界効果トランジスタ
の液体ヘリウム温度(4.2K)下での特性は、ゲート電
極へ印加される入力電圧によって出力電流−出力電圧特
性は制御できるものの、その電圧増幅率Gは酸化物高温
超電導体/酸化物半導体/酸化物高温超電導体の積層膜を
用いた場合より低く約5程度である。
【0041】<第4実施例>上記第1実施例と同様にし
て、反応性蒸着法によって酸化物高温超電導体Y1Ba2
Cu37-xから成る下部超電導薄膜を形成する。その
後、半導体薄膜として非酸化物半導体であるInAsを5
nm厚さにフラッシュ蒸着し、さらに上部超電導薄膜とし
て非酸化物超電導体であるPbを蒸着する。こうして得
られたY1Ba2Cu37-x/InAs/Pb積層膜を用いて、
第1実施例と同じプロセスによって図1と同じ形状の超
電導縦型電界効果トランジスタを形成する。
【0042】得られた超電導縦型電界効果トランジスタ
の液体ヘリウム温度(4.2K)下での特性は、ゲート電
極へ印加される入力電圧によって出力電流−出力電圧特
性は制御できるものの、その電圧増幅率Gは酸化物高温
超電導体/酸化物半導体/酸化物高温超電導体の積層膜を
用いた場合より低く約5程度である。
【0043】<第5実施例>上記第1実施例と同様にし
て、反応性蒸着法によって酸化物高温超電導体Y1Ba2
Cu37-xから成る下部超電導薄膜を形成する。その
後、半導体薄膜として非酸化物半導体であるSiを真空
蒸着法によって5nm厚さに形成し、さらに上部超電導薄
膜として非酸化物超電導体であるPbを蒸着する。こう
して得られたY1Ba2Cu37-x/Si/Pb積層膜を用い
て、第1実施例と同じプロセスによって図1と同じ形状
の超電導縦型電界効果トランジスタを形成する。
【0044】得られた超電導縦型電界効果トランジスタ
の液体ヘリウム温度(4.2K)下での特性は、ゲート電
極へ印加される入力電圧によって出力電流−出力電圧特
性は制御でき、その電圧増幅率Gは約3である。
【0045】<第6実施例>上記下部超電導薄膜を金属
系超電導体Nbで形成し、さらに半導体薄膜を非酸化物
半導体であるInAs(厚さ5nm)で形成し、さらに上部超
電導薄膜を非酸化物超電導体であるPbで形成する。こ
うして得られたNb/InAs/Pb積層膜を用いて、第1実
施例と同じプロセスによって図1と同じ形状の超電導縦
型電界効果トランジスタを形成する。得られた超電導縦
型電界効果トランジスタは、液体ヘリウム温度(4.2
K)下でゲート電極へ印加される入力電圧によって出力
電流−出力電圧特性は制御できる。その際の、電圧増幅
率Gは約1.5である。
【0046】<第1比較例>上記下部超電導薄膜を酸化
物高温超電導体Y1Ba2Cu37-xで形成し、さらに半導
体薄膜を非酸化物半導体であるInAs(厚さ5nm)で形成
し、さらに上部超電導薄膜を酸化物高温超電導体Y1Ba
2Cu37-xで形成する。以後、得られた積層膜を用い
て、第1実施例と同じプロセスによって、図1に示す形
状の超電導縦型電界効果トランジスタを形成する。形成
された超電導縦型電界効果トランジスタは、液体ヘリウ
ム温度(4.2K)あるいは液体窒素温度(77K)下で、
ゲート電極へ印加される入力電圧によって出力電流−出
力電圧特性を制御することができない。
【0047】これは、上記酸化物高温超電導体Y1Ba2
Cu37-xによって積層膜の上部超電導薄膜を形成する
に際して、基板温度が690℃の高温に設定されるため
にその下側にある非酸化物半導体InAsがY1Ba2Cu3
7-xと反応してしまい、各薄膜間の最適接合が得られ
ないためである。これに対して、第4実施例の場合に
は、上部超電導薄膜を金属超電導体で構成しているので
上部超電導薄膜の形成に際して基板温度は室温程度でよ
く、非酸化物半導体InAsが保護されるのである。
【0048】<第2比較例>上記下部超電導薄膜を酸化
物高温超電導体Y1Ba2Cu37-xで形成し、更に半導体
薄膜を非酸化物半導体であるSi(厚さ5nm)で形成し、
更に上部超電導薄膜を酸化物高温超電導体Y1Ba2Cu3
7-xで形成する。以後、このようにして得られた積層
膜を用いて、第1実施例と同じプロセスによって、図1
に示す形状の超電導縦型電界効果トランジスタを形成す
る。形成された超電導縦型電界効果トランジスタは、液
体ヘリウム温度(4.2K)あるいは液体窒素温度(77
K)下で、ゲート電極へ印加される入力電圧によって出
力電流−出力電圧特性を制御することができない。
【0049】<第3比較例>第1実施例と同様にして、
1Ba2Cu37-x/Nb添加SrTiO3/Y1Ba2Cu37-x
積層膜を形成する。こうして形成された積層膜の一側を
第1実施例と同様にしてY1Ba2Cu37-x下部超電導薄
膜までエッチングする。そうした後、エッチングによっ
て露出した積層膜側面に対する酸素プラズマ処理を行わ
ず、以後、第1実施例と同じプロセスによって、図1に
示す形状の超電導縦型電界効果トランジスタを形成す
る。形成された超電導縦型電界効果トランジスタの入力
電圧による出力電流−出力電圧特性を測定した結果、電
圧増幅率Gは第1実施例の約30から5程度に低下し
た。また、製造時の歩留りが50%程度に低下した。
【0050】上述のように、上記各実施例においては、
上記下側超電導薄膜12/厚さ5nm〜10nmの半導体薄
膜13/上側超電導薄膜14から成る積層膜を形成す
る。そして、この積層膜の側面に絶縁体薄膜18を介し
てゲート電極19を設けて超電導縦型電界効果トランジ
スタを形成する。こうして得られた超電導縦型電界効果
トランジスタは、その積層膜の膜厚方向に近接効果によ
って流れる超電導電流をゲート電極19に印加する入力
電圧によって制御できる。その場合、チャネルは上記積
層膜の厚さ方向に形成されることになるから、チャネル
長は半導体薄膜13の膜厚5nm〜10nmとなる。
【0051】このように、上記各実施例においては、反
応性蒸着法,フラッシュ蒸着法および真空蒸着法等の従
来の成膜技術によって容易に0.1μm以下に制御できる
半導体薄膜13の膜厚がチャネル長となるので、0.1
μm以下のチャネル長を容易に設定可能になる。したが
って、1以上の電圧増幅率を容易に得ることができる。
すなわち、上記各実施例によれば、近接効果を利用した
超高速で超低消費電力で電圧増幅率が1以上の超電導電
界効果トランジスタを提供できるのである。
【0052】また、上記半導体薄膜13の両側の超電導
薄膜12,14としてギャップ電圧Δの大きい酸化物高
温超電導体(第1実施例および第2実施例においてはY1
Ba2Cu37-x)を用いて、図1の形状を有する超電導縦
型電界効果トランジスタを形成すれば、上記式(6)から
高い電圧増幅率G(第1実施例においては約30、第2
実施例においては約15)を得ることができる。その際
に、上記酸化物高温超電導体と適合性の良い酸化物半導
体(第1実施例においてはNb添加SrTiO3、第2実施
例においてはPr1Ba2Cu37-x)を用いることが、高い
電圧増幅率Gを得るために有効である。
【0053】また、上記酸化物高温超電導体を用いて図
1の形状を有する超電導縦型電界効果トランジスタを形
成する際に、上記下側超電導薄膜/厚さ5nm〜10nmの
半導体薄膜/上側超電導薄膜から成る積層膜をエッチン
グして露出した側面を、酸素プラズマ処理を行うこと
が、高い電圧増幅率Gと歩留り率を得るために有効であ
る。
【0054】上記各実施例における超電導縦型電界効果
トランジスタの製造方法は上記各実施例に限定されるも
のではなく、超電導薄膜,半導体薄膜および絶縁体薄膜
の製造方法を適宜最適化することによって同じ効果を奏
することができる。また、上記各実施例においては基板
としてSrTiO3を用いているが、この発明はこれに限
定されるものではない。例えば、MgOを用いてもよ
い。また、この発明の超電導電界効果トランジスタの形
状は、図1に示す形状に限定されるものではない。要
は、超電導薄膜/半導体薄膜/超電導薄膜の積層膜の側面
に絶縁体薄膜を介して電極が設けられた形状を有してい
ればよいのである。
【0055】
【発明の効果】以上より明らかなように、第1の発明の
超電導電界効果トランジスタは、超電導薄膜,半導体薄
膜および超電導薄膜の順に積層してなる積層膜の側面に
絶縁体薄膜を介して電極を設け、この電極に印加した電
圧によって、近接効果によって上記積層膜の膜厚方向に
流れる電流を制御するようにしたので、チャネル長は上
記積層膜を構成する半導体薄膜の膜厚となり、従来の成
膜技術によって0.1μm以下に制御可能になる。したが
って、0.1μm以下のチャネル長を可能にして、上記近
接効果によって流れる電流を制御する際に、1mV〜2m
V程度の入力電圧で1以上の電圧増幅率Gを得ることが
できる。すなわち、この発明によれば、超高速で超低消
費電力で電圧増幅率が1以上の超電導電界効果トランジ
スタを提供できるのである。
【0056】また、第2の発明の超電導電界効果トラン
ジスタは、上記積層膜を構成する超電導薄膜の少なくと
も1つを酸化物高温超電導体で形成したので、上記超電
導薄膜のギャップ電圧Δを高くして、より高い電圧増幅
率を得ることができる。
【0057】また、第3の発明の超電導電界効果トラン
ジスタは、上記積層膜を構成する超電導薄膜の少なくと
も1つを酸化物高温超電導体で形成し、上記半導体薄膜
を上記酸化物高温超電導体と適合性の良い酸化物半導体
で形成したので、第2の発明の効果を更に顕著に奏する
ことができる。
【0058】また、第4の発明の超電導電界効果トラン
ジスタは、上記積層膜の側面を酸素のプラズマで処理し
ているので、製造過程における上記側面の特性劣化が回
復される。したがって、歩留りの向上を図ることができ
る。また、得られた超電導電界効果トランジスタはより
高い電圧増幅率を呈する。
【図面の簡単な説明】
【図1】この発明の超電導電界効果トランジスタの一例
における断面図である。
【図2】図1に示す超電導電界効果トランジスタの作成
プロセスの説明図である。
【図3】図2に続く超電導電界効果トランジスタの作成
プロセスの説明図である。
【図4】図1に示す超電導電界効果トランジスタにおけ
る出力電流−出力電圧特性図である。
【図5】図4とは異なる実施例における出力電流−出力
電圧特性図である。
【図6】従来の超電導電界効果トランジスタの断面図で
ある。
【符号の説明】
11…SrTiO3(100)基板、 12…Y1Ba2Cu37-x下部超電導薄膜、 13…Nb添加SrTiO3半導体薄膜、 14…Y1Ba2Cu37-x上部超電導薄膜、 15…Au電極、 18…酸化シリ
コン絶縁体薄膜、 19…ゲート電極。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 超電導薄膜,半導体薄膜および超電導薄
    膜の順に積層して成る積層膜の側面に絶縁体薄膜を介し
    て電極を設け、 上記積層膜の膜厚方向に近接効果によって流れる電流
    を、上記電極に印加する電圧によって制御することを特
    徴とする超電導電界効果トランジスタ。
  2. 【請求項2】 請求項1に記載の超電導電界効果トラン
    ジスタにおいて、 上記超電導薄膜の少なくとも1つを酸化物高温超電導体
    で形成したことを特徴とする超電導電界効果トランジス
    タ。
  3. 【請求項3】 請求項1に記載の超電導電界効果トラン
    ジスタにおいて、 上記超電導薄膜の少なくとも1つを酸化物高温超電導体
    で形成し、 上記半導体薄膜を酸化物半導体で形成したことを特徴と
    する超電導電界効果トランジスタ。
  4. 【請求項4】 請求項1乃至請求項3のいずれか一つに
    記載の超電導電界効果トランジスタにおいて、 側面に上記絶縁体薄膜が形成される上記積層膜は、その
    側面が酸素のプラズマで処理されていることを特徴とす
    る超電導電界効果トランジスタ。
JP3327480A 1991-12-11 1991-12-11 超電導電界効果トランジスタ Pending JPH05167114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3327480A JPH05167114A (ja) 1991-12-11 1991-12-11 超電導電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3327480A JPH05167114A (ja) 1991-12-11 1991-12-11 超電導電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH05167114A true JPH05167114A (ja) 1993-07-02

Family

ID=18199630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3327480A Pending JPH05167114A (ja) 1991-12-11 1991-12-11 超電導電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH05167114A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739057A (en) * 1995-11-06 1998-04-14 Tiwari; Sandip Method of making self-aligned dual gate MOSFET with an ultranarrow channel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739057A (en) * 1995-11-06 1998-04-14 Tiwari; Sandip Method of making self-aligned dual gate MOSFET with an ultranarrow channel
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel

Similar Documents

Publication Publication Date Title
KR910007901B1 (ko) 초전도 장치
KR960002292B1 (ko) 초전도 전계-효과 트랜지스터 및 그의 제조 방법
JPH03228384A (ja) 超電導素子
JPH0714079B2 (ja) 酸化物超電導三端子素子
JPH05167114A (ja) 超電導電界効果トランジスタ
JPS63239990A (ja) 超電導トランジスタ
JPH0722661A (ja) 制御可能な超電導体製構造素子
JP2585269B2 (ja) 超伝導トランジスタ
JP2867956B2 (ja) 超電導トランジスタ
JPH01300575A (ja) 超電導素子
JP2515947B2 (ja) 超電導素子
JP3186035B2 (ja) 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター
JPH054828B2 (ja)
JP2624666B2 (ja) 超伝導素子
JP2647251B2 (ja) 超電導素子および作製方法
JPH0587995B2 (ja)
JP2698364B2 (ja) 超伝導コンタクトおよびその製造方法
JP2868286B2 (ja) 超電導素子およびこれを備えた回路素子
JP2599500B2 (ja) 超電導素子および作製方法
JP2907094B2 (ja) 超電導トランジスタ
JPS61110481A (ja) 超電導トランジスタ
JPH0587192B2 (ja)
JPH0249481A (ja) 酸化物系ジョセフソン接合装置の製造方法
JPH02273975A (ja) 超電導スイッチング素子
JPH04361576A (ja) 高誘電率酸化物半導体装置