JPH0516672B2 - - Google Patents

Info

Publication number
JPH0516672B2
JPH0516672B2 JP20608284A JP20608284A JPH0516672B2 JP H0516672 B2 JPH0516672 B2 JP H0516672B2 JP 20608284 A JP20608284 A JP 20608284A JP 20608284 A JP20608284 A JP 20608284A JP H0516672 B2 JPH0516672 B2 JP H0516672B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor layer
interface
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20608284A
Other languages
Japanese (ja)
Other versions
JPS6184071A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20608284A priority Critical patent/JPS6184071A/en
Publication of JPS6184071A publication Critical patent/JPS6184071A/en
Publication of JPH0516672B2 publication Critical patent/JPH0516672B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコンピユータ、
ワードプロセツサまたはテレビ等の表示部の固体
化を図る固体表示装置、メツセージセンサまたは
液晶プリンタに応用する非線型特性を有する半導
体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention provides a microcomputer,
The present invention relates to a semiconductor device having nonlinear characteristics that is applied to a solid-state display device for solidifying the display portion of a word processor or television, a message sensor, or a liquid crystal printer.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、アモルフアスシ
リコンをすべての画素と1:1に連結して用いる
NIN接合構造の非線型素子が知られている。し
かし、このNIN接合を用いんとしても、そのNI
またはIN接合界面がどのようになつているか不
明であり、十分なV−I特性における原点対称の
非線型特性を得るに至つていない。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. In a panel using such active elements, amorphous silicon is used in a 1:1 connection with all pixels.
Nonlinear elements with NIN junction structures are known. However, even if this NIN junction is used, its NI
Alternatively, it is unclear how the IN junction interface is formed, and sufficient nonlinear characteristics symmetrical about the origin in the VI characteristics have not yet been obtained.

第2図A〜Dに従来より公知のNIN接合型の
非線型素子の動作原理の概要を示す。
FIGS. 2A to 2D outline the operating principle of a conventionally known NIN junction type nonlinear element.

第2図AはN12,I13,N14構造を有す
る半導体2である。この場合はN,I,Nのすべ
ての半導体に水素を含む珪素の非単結晶半導体で
ある。
FIG. 2A shows a semiconductor 2 having an N12, I13, N14 structure. In this case, all of the N, I, and N semiconductors are silicon non-single crystal semiconductors containing hydrogen.

その厚さはN12700Å、I134000Å、N1
4700Åである。電圧が端子21,22間に印加
されていない場合のエネルギバンド図を第2図B
に示す。これに対して、もし基板側端子21に比
べて22に正の電圧(Va)がかかると、第2図
Cのエネルギバンド構造となる。すると電子43
は障壁41が41′にその高さを低くするに準じ
て順方向の電流として流れる。
Its thickness is N12700Å, I134000Å, N1
It is 4700 Å. Figure 2B shows the energy band diagram when no voltage is applied between terminals 21 and 22.
Shown below. On the other hand, if a positive voltage (Va) is applied to the substrate side terminal 22 compared to the substrate side terminal 21, the energy band structure shown in FIG. 2C will be obtained. Then electron 43
flows as a forward current as the barrier 41 lowers its height to 41'.

加えてNI界面31はN型半導体層21を構成
する不性物のリンの一部がI型半導体23内にプ
ラズマCVDでの被膜形成の際混入してしまうた
め、界面近傍のI層がN-傾向に変成してしまう。
このためNI界面の+Vaの印加によるバリアの障
壁が十分低くなり、結果として第4図51の如く
1〜2Vの低いしきい値電圧しか得られない電流
特性が得られた。
In addition, at the NI interface 31, part of the inert phosphorus constituting the N-type semiconductor layer 21 is mixed into the I-type semiconductor 23 during film formation by plasma CVD, so the I layer near the interface becomes N. -Transforms into a tendency.
Therefore, the barrier caused by the application of +Va at the NI interface became sufficiently low, and as a result, current characteristics were obtained in which only a low threshold voltage of 1 to 2 V was obtained as shown in FIG. 451.

この時、他の障壁42,32(第2図B)は障
壁を構成せず、電流の流れに対しバリアを構成し
ない。
At this time, the other barriers 42, 32 (FIG. 2B) do not constitute a barrier and do not constitute a barrier to the flow of current.

また、逆に端子22に負の電圧−Vaが加わる
と(第2図C)障壁42は42′となり、そのN
型半導体層14の電子43′が42′より13へと
流れる。かかる従来例の珪素のみでのプラズマ
CVD法により形成する場合には、I層13の珪
素がN層14に混入し、このN層14の界面近傍
をN-化する傾向にするため、中間領域32は広
く、かつ−Vaが変わつてもバリアの高さ42′は
十分低くなり得ない。結果としてNIN構造を形
成させたPIN接合のダイオードの如き非対称の特
性を得ることになりがちである。
Conversely, when a negative voltage -Va is applied to the terminal 22 (Fig. 2C), the barrier 42 becomes 42', and its N
Electrons 43' of the type semiconductor layer 14 flow from 42' to 13. Such a conventional plasma using only silicon
When forming by the CVD method, the silicon of the I layer 13 mixes into the N layer 14, and the vicinity of the interface of the N layer 14 tends to become N - , so the intermediate region 32 is wide and -Va changes. However, the height 42' of the barrier cannot be made sufficiently low. As a result, asymmetric characteristics such as those of a PIN junction diode formed with an NIN structure tend to be obtained.

「発明が解決しようとする問題点」 しかし非線型素子を用いんとして、基板上にN
層I層N層をプラズマCVD法により漸次積層し
ていつても、このNI界面ではN型不純物である
リンがI型半導体層内に混入する。またIN界面
ではI型半導体とN型層との混合N-層が界面領
域にできてしまう。このような界面での不純物お
よび構成成分のおたがいの混合が存在するなら
ば、そのV−I特性において対称性を有せしめる
ことがまつたく不可能であつた。
``Problems to be solved by the invention'' However, when trying to use nonlinear elements, N
Even if layers I and N are gradually laminated by plasma CVD, phosphorus, which is an N-type impurity, mixes into the I-type semiconductor layer at this NI interface. Furthermore, at the IN interface, a mixed N - layer of an I-type semiconductor and an N-type layer is formed in the interface region. If such impurities and constituent components were mixed with each other at the interface, it was impossible to achieve symmetry in the V-I characteristics.

「発明の目的」 かくの如き非対称のダイオード特性を排除し、
原点に対し対称性を与えることが本発明の目的で
ある。加えてI層内に炭素を加えることにより、
しきい値の大小の制御を行うことが他の目的であ
る。
``Purpose of the invention'' To eliminate such asymmetric diode characteristics,
It is an object of the invention to provide symmetry with respect to the origin. In addition, by adding carbon in the I layer,
Another purpose is to control the size of the threshold.

「問題を解決するための手段」 本発明はかかる問題を解決するため、水素また
はハロゲン元素が添加された非単結晶半導体より
なる非線形素子を用い、かつそのI型半導体とN
型半導体との界面に炭素を多量に添加した
SiXC1-X(0<X<1)を設け、かかるバリア層
により被膜形成時における不純物および構成分の
混合を防がんとするものである。さらに本発明は
このI型半導体中には微量の炭素を添加したSi−
SiXC1-X(0<X<1)−Si構造を有せしめたこと
を主としている。
"Means for Solving the Problem" In order to solve the problem, the present invention uses a nonlinear element made of a non-single crystal semiconductor to which hydrogen or a halogen element is added, and the I-type semiconductor and N
A large amount of carbon was added to the interface with the type semiconductor.
SiXC 1-X (0<X<1) is provided, and this barrier layer prevents the mixing of impurities and constituents during film formation. Furthermore, the present invention is characterized in that this I-type semiconductor contains Si-
The main feature is that it has a SiXC 1-X (0<X<1)-Si structure.

かかる本発明に用いる非線形素子は、1つの
PIN接合とその上下にコンタクトを有する電極よ
り構成されるダイオードを用いるのではなく、一
対の電極とはそれぞれオーム接触性を有するが、
逆向整流特性を構成する複合ダイオードを有する
素子よりなるもので、その代表例はN型半導体−
I型(以下真性または実質的に真性という)半導
体−N型半導体を積層して設けたNIN構造、即
ちNI接合とIN接合とが電気的に逆向きに連結さ
れ、かつ半導体として一体化したNIN接合を有
する半導体をはじめ、その変形であるNN-N、
NP-N、PIP、PP-PまたはPN-P構造を有せしめ
た複合ダイオードである。
The nonlinear element used in the present invention has one
Rather than using a diode consisting of a PIN junction and electrodes with contacts above and below it, a pair of electrodes each have ohmic contact, but
It consists of an element with a composite diode that has reverse rectification characteristics, and a typical example is an N-type semiconductor.
A NIN structure in which an I-type (hereinafter referred to as intrinsic or substantially intrinsic) semiconductor and an N-type semiconductor are stacked, that is, an NIN structure in which an NI junction and an IN junction are electrically connected in opposite directions and are integrated as a semiconductor. Including semiconductors with junctions, their variants NN - N,
It is a composite diode with NP - N, PIP, PP - P or PN - P structure.

かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン(立ち上がり)電圧(しきい
値)はNI接合のN型半導体とI型半導体または
NI界面近傍での導電性を決める微量のリン等の
不純物と、エネルギバド巾を決める炭素等の不純
物および添加物の濃度で決めることができる。こ
のため、製造プロセスを制御することにより、所
望の素子のしきい値電圧の値およびしきい値以下
での電流の流れにくさおよびしきい値以上での電
流の流やすさを制御し得る。さらに絶縁膜−半導
体の界面物性を用いず、半導体−半導体接合方式
であるため、温度処理、B−T処理(バイアス−
温度)処理に対し不安定性がないという特長を有
する。
The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and its build-in (rise) voltage (threshold) is equal to that of the N-type semiconductor and I-type semiconductor of the NI junction or
It can be determined by the concentration of trace impurities such as phosphorus, which determines the conductivity near the NI interface, and the concentration of impurities and additives, such as carbon, which determine the energy band width. Therefore, by controlling the manufacturing process, it is possible to control the value of the threshold voltage of a desired element, the difficulty of current flow below the threshold value, and the ease of current flow above the threshold value. Furthermore, since it is a semiconductor-semiconductor junction method without using the physical properties of the insulating film-semiconductor interface, temperature treatment, B-T treatment (bias-
It has the feature of not being unstable due to temperature and temperature treatments.

このため、固体表示素子である例えば液晶に対
し、交流バイアスを液晶の他方の電極リードのレ
ベルを制御することにより制御し得、階調制御も
可能であるという特徴を有する。
Therefore, for a solid state display element, for example, a liquid crystal, the AC bias can be controlled by controlling the level of the other electrode lead of the liquid crystal, and gradation control is also possible.

「作用」 かかる界面に十分薄い、即ち好ましくはトンネ
ル電流を流しえるSiXC1-X(0<X<1)でかつ
大きなエネルギバンド巾を有するバリアを設ける
ことにより、N型半導体とI型半導体との界面で
の大電流を流すことによるアモスフアス半導体特
有の接合部が「なまつてしまう」ことを防止で
き、高信頼性を有するNIN接合型非線型半導体
を作製することができる。
"Function" By providing a sufficiently thin barrier at such an interface, that is, preferably a barrier made of SiXC 1-X (0<X<1) that allows tunneling current to flow and having a large energy band width, the N-type semiconductor and the I-type semiconductor can be separated. It is possible to prevent the junction from becoming "sluggish", which is characteristic of amorphous semiconductors, due to the flow of a large current at the interface, and it is possible to produce a highly reliable NIN junction type nonlinear semiconductor.

以下に実施例に従つて本発明を説明する。 The present invention will be described below with reference to Examples.

実施例 1 第1図Aは実際の素子構造の縦断面図を示して
いる。
Example 1 FIG. 1A shows a longitudinal cross-sectional view of an actual device structure.

第1図Aにおいて、透光性絶縁基板として無ア
ルカリガラス20を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜である
ITOまたは酸化スズ膜を0.1〜0.5μの厚さに、さ
らにこの上面に遮光用クロムを300〜2500Åの厚
さに同様に積層形成した。この後、この導電膜に
パターニングを第1のマスクより行い、不要部
を除去して電極を形成した。
In FIG. 1A, non-alkali glass 20 was used as the light-transmitting insulating substrate. A conductive film is applied to this upper surface by sputtering or electron beam evaporation.
An ITO or tin oxide film was formed to a thickness of 0.1 to 0.5 μm, and a light-shielding chromium film was similarly laminated to a thickness of 300 to 2500 Å on the top surface. Thereafter, this conductive film was patterned using a first mask, unnecessary portions were removed, and electrodes were formed.

この後、これらの全面にプラズマ気相反応法に
よりNIN構造を有する水素またはハロゲン元素
が添加された非単結晶半導体よりなる複合ダイオ
ードを形成した。即ち、N型半導体12をシラン
を13.56MHzの高周波グロー放電を行うことによ
り、200〜250℃に保持された基板上の被形成面上
にアモルフアス構造を有する非単結晶半導体を作
る。その電気伝導度は10-5〜10-3(Ωcm)-1を有
し、50〜500Åの厚さとした。さらに次に10-6
10-7torrまで、十分に真空引きをした。さらに、
シラン(SimH2n+2例えばm=1のSiH4)にメチ
シラン(SiHo(CH34-o n=1〜3)を混入さ
せた。即ち、n=2では、H2Si(CH32/SiH4
1/10〜1/200例えば1/50(流量c.c.)とした。
この混合反応性気体をプラズマ反応炉内に導入
し、プラズマ反応をさせ、I型の水素またはハロ
ゲン元素が添加されたSiXC1-X(0<X<1)で
示される非単結晶半導体13を0.2〜1μの厚さに、
例えば0.4μの厚さN型半導体上に積層して形成し
た。さらに、10-6〜10-7torrまで十分真空引きを
した。再び、同様のN型半導体14をアモルフア
ス構造として50〜500Åの厚さに積層してNIN接
合とした。
Thereafter, a composite diode made of a non-single-crystal semiconductor doped with hydrogen or a halogen element having an NIN structure was formed on the entire surface thereof by a plasma vapor phase reaction method. That is, by subjecting the N-type semiconductor 12 to silane and subjecting it to high frequency glow discharge at 13.56 MHz, a non-single crystal semiconductor having an amorphous structure is formed on the formation surface of the substrate maintained at 200 to 250°C. Its electrical conductivity was 10 -5 to 10 -3 (Ωcm) -1 and the thickness was 50 to 500 Å. Further next 10 -6 ~
Vacuuming was carried out sufficiently to 10 -7 torr. moreover,
Silane (SimH 2n+2 e.g. SiH 4 with m=1) was mixed with methisilane (SiH o (CH 3 ) 4-o n=1-3). That is, when n=2, H 2 Si(CH 3 ) 2 /SiH 4 =
The flow rate was set to 1/10 to 1/200, for example 1/50 (flow rate cc).
This mixed reactive gas is introduced into a plasma reactor and subjected to a plasma reaction to form a non-single crystal semiconductor 13 represented by SiXC 1-X (0<X<1) to which type I hydrogen or halogen elements have been added. To a thickness of 0.2~1μ,
For example, it is formed by laminating it on an N-type semiconductor with a thickness of 0.4 μm. Furthermore, sufficient vacuum was drawn to 10 -6 to 10 -7 torr. Again, similar N-type semiconductors 14 having an amorphous structure were laminated to a thickness of 50 to 500 Å to form an NIN junction.

この後、この上面に、CTFとしてのSnO2また
はITOを500〜1500Åの厚さに、さらにリードお
よび電極となるクロムまたはアルミニユーム
(500〜1500Å)を電子ビーム蒸着法またはスパツ
タ法により積層した。さらに、電極22、複合ダ
イオード2として設ける領域を除き、他部を第2
のフオトマスクを用いてフオトエツチング法に
より除去して第2の電極を構成した。
Thereafter, on this upper surface, SnO 2 or ITO as CTF was laminated to a thickness of 500 to 1500 Å, and chromium or aluminum (500 to 1500 Å) to be used as leads and electrodes were laminated by electron beam evaporation or sputtering. Furthermore, except for the area provided as the electrode 22 and composite diode 2, other parts are
A second electrode was formed by removing the film by photoetching using a photomask.

即ち第2図Aにおいて、ガラス基板20上の透
光性導電膜17、クロム電極11よりなる第1の
電極21,N12,I13,N14半導体積層体
よりなるNIN接合型複合ダイオード2,CTF1
5、クロムまたはアルミニユーム16よりなる第
2の電極22よりなつている。このNIN構造の
記号が第2図Bに記されている。
That is, in FIG. 2A, a transparent conductive film 17 on a glass substrate 20, a first electrode 21 made of a chromium electrode 11, an NIN junction type composite diode 2 made of a N12, I13, N14 semiconductor stack, a CTF1
5. It consists of a second electrode 22 made of chromium or aluminum 16. The symbol for this NIN structure is shown in Figure 2B.

第4図に本実施例において作製した半導体装置
の電圧−電流特性を示した曲線52,52′を示
す。
FIG. 4 shows curves 52 and 52' showing the voltage-current characteristics of the semiconductor device manufactured in this example.

また比較のための本実施例におけるI型半導体
層の成膜時にH2Si(CH32を全く添加しない雰囲
気で成膜を行つた場合に作製される半導体装置
(H2Si(CH32を全く添加しない点以外において
は本実施例と同じ構成を有する半導体装置)の電
圧−電流特性(V−I特性)を曲線51,51′
として示す。
Furthermore , for comparison purposes, a semiconductor device (H 2 Si (CH 3 ) ) The voltage-current characteristics (V-I characteristics) of the semiconductor device (which has the same configuration as this example except that 2 is not added at all) are shown by curves 51 and 51'.
Shown as

この図の曲線51より炭素がI層に添加されて
いない従来の半導体装置においてはそのしきい値
が1〜2V程度しかないことがわかる。
From the curve 51 in this figure, it can be seen that in the conventional semiconductor device in which carbon is not added to the I layer, the threshold value is only about 1 to 2 V.

それに対して本実施例において作製された半導
体装置は10V以上のしきい値電圧が得られている
ことがわかる。
In contrast, it can be seen that the semiconductor device manufactured in this example has a threshold voltage of 10V or more.

また原点に対する対称性も曲線52,52′す
なわち本実施例のV−I特性の方がよいことがわ
かる。
It can also be seen that the symmetry with respect to the origin is better in curves 52 and 52', that is, in the VI characteristic of this embodiment.

このように本実施例に示した半導体装置のI型
半導体層に炭素を添加した場合、同じ構成の炭素
を添加しない半導体装置に比べてそのしきい値電
圧は高く、V−I特性の対称性も向上することが
わかる。
In this way, when carbon is added to the I-type semiconductor layer of the semiconductor device shown in this example, the threshold voltage is higher than that of a semiconductor device with the same configuration without carbon addition, and the symmetry of the V-I characteristic is It can be seen that the results also improve.

上記に記した2点が本発明の構成をとつた場合
に実験的に得られる顕著な効果であるが、以下に
第3図A〜D、本発明の実施例におけるV−I特
性を示した第4図を用いて本発明の動作原理およ
び効果について説明する。
The two points mentioned above are the remarkable effects that can be obtained experimentally when the configuration of the present invention is adopted. The operating principle and effects of the present invention will be explained using FIG. 4.

第3図Aは水素が添加された非晶質珪素よりな
るN型半導体(厚さ500Å以下好ましくは100〜
200Å)の第1の半導体N12、水素が添加され
たSiXC1-X(0<X<1)で示される真性または
実質的に真性の非晶質半導体よりなる第2の半導
体I13、第1の半導体と同一特性を有する第3
の半導体N14構造を有する半導体2である。そ
の厚そはN12は100〜200Å、I13は2000〜
4000Å、N14100〜200Åである。この場合の電
圧が基板側端子21を基準として22に印加され
ていない場合におけるエネルギバンド図を、第3
図Bに示す。この図面において、NI界面31、
IN界面32は概略同一曲線性31,32を有し
ている。
Figure 3A shows an N-type semiconductor made of amorphous silicon doped with hydrogen (thickness of 500 Å or less, preferably 100 Å or less).
200 Å), a second semiconductor I13 consisting of an intrinsic or substantially intrinsic amorphous semiconductor represented by hydrogen-doped SiXC 1-X (0<X<1); The third type has the same characteristics as a semiconductor.
This is a semiconductor 2 having a semiconductor N14 structure. Its thickness is 100 to 200 Å for N12 and 2000 to 200 for I13.
4000 Å, N14 100-200 Å. The energy band diagram when the voltage in this case is not applied to the board side terminal 22 with reference to the board side terminal 21 is shown in the third diagram.
Shown in Figure B. In this drawing, the NI interface 31,
The IN interface 32 has approximately the same curvilinearity 31 and 32.

これは上記に記した本実施例である半導体装置
の電気的特性として得られたV−I特性より説明
される。
This is explained by the VI characteristic obtained as the electrical characteristic of the semiconductor device according to the present example described above.

本発明の構成においてはIN界面が2カ所ある
が、もしIN界面においては珪素のN層への混合、
あるいはN層からのリンの混入にがあると、一般
にこの2カ所のIN界面において同じような構成
成分の混合あるいは不純物の拡散が起こることは
有り得ない。例えば、一般に気相化学反応法によ
つて第1のN型半導体層、I型半導体層、第2の
N型半導体層と順に積層していく場合において、
第1のN型半導体層を成膜した後I型半導体層を
成膜する際、前に成膜した第1のN型半導体層は
I型半導体層を形成するための活性化した反応ガ
スに表面が曝されることになる。この結果第1の
N型半導体層の表面はI型半導体層を形成するた
めの反応ガスの反応エネルギーにより活性化し、
I型半導体層を形成するための反応ガスと反応し
てしまう。
In the structure of the present invention, there are two IN interfaces, but if silicon is mixed into the N layer at the IN interface,
Alternatively, if phosphorus is mixed in from the N layer, it is generally impossible for similar mixing of constituent components or diffusion of impurities to occur at these two IN interfaces. For example, when a first N-type semiconductor layer, an I-type semiconductor layer, and a second N-type semiconductor layer are generally stacked in order by a vapor phase chemical reaction method,
When forming an I-type semiconductor layer after forming the first N-type semiconductor layer, the previously formed first N-type semiconductor layer is exposed to an activated reactive gas for forming the I-type semiconductor layer. The surface will be exposed. As a result, the surface of the first N-type semiconductor layer is activated by the reaction energy of the reaction gas for forming the I-type semiconductor layer,
It will react with the reactive gas for forming the I-type semiconductor layer.

この結果第1のN型半導体層の表面付近におい
て、I型半導体層を構成する元素すなわち珪素が
混合してしまう。
As a result, the element constituting the I-type semiconductor layer, that is, silicon, is mixed near the surface of the first N-type semiconductor layer.

また、I型半導体層を成膜した後、第2のN型
半導体層を成膜する際において、今後はI型半導
体層表面が第2のN型半導体層を成膜するための
反応ガスの反応エネルギによつて活性化されるの
でI型半導体層表面付近に第2のN型半導体層に
添加される不純物元素例えばリンが混入拡散して
しまう。
In addition, when forming the second N-type semiconductor layer after forming the I-type semiconductor layer, the surface of the I-type semiconductor layer will be exposed to the reactive gas for forming the second N-type semiconductor layer. Since it is activated by the reaction energy, an impurity element, such as phosphorus, added to the second N-type semiconductor layer is mixed and diffused into the vicinity of the surface of the I-type semiconductor layer.

この結果二つのIN界面における不純物および
構成成分の混在の状態が違つてしまう。
As a result, the state of the mixture of impurities and constituent components at the two IN interfaces is different.

以上のように一般に二カ所のIN界面における
構成成分の混合あるいは不純物の拡散の状態はア
ンバランスであるのが現実である。
As described above, the reality is that the mixing of constituent components or the diffusion of impurities at the two IN interfaces is generally unbalanced.

この結果、構成成分の混在比、あるいはリン等
の一導電型を付与する不純物の濃度は、この二カ
所のIN界面近傍において異なつていると認識す
るのが自然である。
As a result, it is natural to recognize that the mixing ratio of constituent components or the concentration of impurities imparting one conductivity type, such as phosphorus, are different in the vicinity of these two IN interfaces.

このような異なつた構成成分の混在比、あるい
は一導電型を付与する不純物であるリンの濃度を
有する二つのIN界面近傍のエネルギーバンド図
の状態は当然異なつていると考えられる。
It is thought that the states of the energy band diagrams near the two IN interfaces, which have such a mixture ratio of different constituent components or a concentration of phosphorus, which is an impurity imparting one conductivity type, are different.

二つのNI界面近傍のエネルギーバンド図の状
態が異なつていれば、この半導体装置のV−I特
性は、原点に対する対称性が二つのNI界面近傍
のエネルギーバンド図の状態の違いに応じて崩れ
るはずである。
If the state of the energy band diagram near the two NI interfaces is different, the symmetry of the V-I characteristic of this semiconductor device with respect to the origin will collapse depending on the difference in the state of the energy band diagram near the two NI interfaces. It should be.

しかるに従来の炭素がI層に添加されていない
半導体装置においては実測されたV−I特性の原
点に対する対称性が著しく崩れていた。これは第
4図51,51′を見れば明らかである。
However, in conventional semiconductor devices in which carbon is not added to the I layer, the symmetry of the measured VI characteristics with respect to the origin is significantly disrupted. This is clear from FIG. 4, 51 and 51'.

それに対して本発明の構成である炭素をI層に
添加した本実施例においては明らかに原点にたい
する対称性を持つたV−I特性が得られていると
がわかる。これは第4図52,52′を見れば明
らかである。
On the other hand, it can be seen that in this example in which carbon is added to the I layer, which is the structure of the present invention, a VI characteristic with clear symmetry with respect to the origin is obtained. This is clear from FIG. 4, 52 and 52'.

ここで、V−I特性の原点に対する対称性の崩
れる原因を構成成分の混合あるいは不純物の拡散
にあると認識するならば、本実施例におけるのV
−I特性の原点に対する対称性のよさは、構成成
分の混合あるいは不純物の拡散が起こらないため
であると結論できる。
Here, if we recognize that the cause of the collapse of symmetry with respect to the origin of the VI characteristic is due to the mixing of constituent components or the diffusion of impurities, then the V
It can be concluded that the good symmetry of the -I characteristic with respect to the origin is due to the absence of mixing of constituent components or diffusion of impurities.

以上のことより一般的に考えて実験的に得られ
るデータであるV−I特性の原点に対する対称性
のよさは、炭素を添加することによつて不純物お
よび構成成分の混合を防止できたためであると考
えらのが自然である。
Considering the above, the good symmetry of the V-I characteristic with respect to the origin, which is data obtained experimentally, is due to the fact that the addition of carbon prevents the mixing of impurities and constituent components. It is natural to think so.

こうして炭素を添加することによつて、第3図
Bのエネルギーバンド図で示される電気的特性を
本実施例が有することがわかる。
It can be seen that by adding carbon in this manner, this example has the electrical characteristics shown in the energy band diagram of FIG. 3B.

この場合のI層内へのDMS(ジメチルシラン)
の添加はI層内で一定とした。即ち第1図Cに示
す如くI層形成の際、DMS/SiH4=1/50とし
た。
DMS (dimethylsilane) into the I layer in this case
The addition of was kept constant within the I layer. That is, as shown in FIG. 1C, when forming the I layer, DMS/SiH 4 =1/50.

第3図Cにおいて、基板21に比べて22に正
の電圧(+Va)を印加すると、第3図Cのエネ
ルギバンド構造となる。すると電子43は、障壁
41が41′にその高さを低くするに準じて順方
向の電流として流れる。そして第5図曲線52を
得る。
In FIG. 3C, when a positive voltage (+Va) is applied to the substrate 22 compared to the substrate 21, the energy band structure shown in FIG. 3C is obtained. Then, the electrons 43 flow as a forward current as the barrier 41 lowers its height to 41'. Then, a curve 52 in FIG. 5 is obtained.

また、逆に、端子22に負の電圧(−Va)が
加わると、Dに示されるごとく、障壁42が4
2′と低くなり、そのN型半導体層14の電子4
3′が14より13へと流れて、第5図曲線52
を得る。
Conversely, when a negative voltage (-Va) is applied to the terminal 22, as shown in D, the barrier 42
2', and the electrons 4 of the N-type semiconductor layer 14
3' flows from 14 to 13, resulting in curve 52 in Figure 5.
get.

結果として、第5図に示す如き非線型特性5
2,52′を第3図C,Dに対応して有せしめる
ことができる。
As a result, the nonlinear characteristic 5 as shown in FIG.
2,52' can be provided corresponding to FIGS. 3C and 3D.

またI層に炭素を添加したため、+Vaにおいて
は、しきい値を1〜2Vより高く、例えば10V以
上にし得る。加えてこのI層中の炭素がSiXC1-X
と珪素と十分結合し炭化珪素するため、IN界面
32における珪素のN層への混合を防ぎ、逆方向
側(−Va側)も51′より52′としきい値を低
く、かつ52と原点に対し対称性を有せしめ得
る。
Further, since carbon is added to the I layer, the threshold value can be made higher than 1 to 2 V, for example, 10 V or more at +Va. In addition, carbon in this I layer is SiXC 1-X
Because it combines sufficiently with silicon to form silicon carbide, it prevents silicon from mixing into the N layer at the IN interface 32, and the threshold value on the opposite direction side (-Va side) is lower at 52' than 51', and at 52 and at the origin. It can be made to have symmetry.

即ち、NIN接合にあつては、立ち上がり電圧
(しきい値電圧)100,100′はこの第3図に
おける障壁の高さ41,42および巾31,32
により決められる。
That is, for the NIN junction, the rise voltage (threshold voltage) 100, 100' is the height 41, 42 and width 31, 32 of the barrier in FIG.
Determined by

実施例 2 本発明においては、実施例1におけるI層側の
NI界面、IN界面をより急峻とするため、第1図
Dに示すごとくに炭素の添加量を界面近傍に増加
させた。即ち、第2の半導体を形成する初期工程
において、メチルシラン/シランの比を多くし
て、プラズマ気相法で5〜30Åのきわめて薄い厚
さにバリア34を形成させた。
Example 2 In the present invention, on the I layer side in Example 1,
In order to make the NI and IN interfaces steeper, the amount of carbon added near the interfaces was increased as shown in Figure 1D. That is, in the initial step of forming the second semiconductor, the ratio of methylsilane/silane was increased, and the barrier 34 was formed to a very thin thickness of 5 to 30 Å using a plasma vapor phase method.

本実施例におけるV−I特性として第4図の曲
線53,53′を得ることができた。
Curves 53 and 53' in FIG. 4 were obtained as the VI characteristics in this example.

この曲線より、実施例1に対してしきい値10
0,100′がさらに急峻となることがわかる。
From this curve, it can be seen that the threshold value is 10 for Example 1.
It can be seen that the curve becomes even steeper at 0,100'.

加えて、このNI界面、IN界面の双方に対して
5〜30Åのトンネル電流を流しえる障壁(バリ
ア)34,35を作り、第1図Eの構成とする
と、V−I特性として第4図曲線54,54′を
得ることができた。
In addition, if we create barriers 34 and 35 that allow a tunnel current of 5 to 30 Å to flow through both the NI interface and the IN interface, and create the configuration shown in Figure 1E, the V-I characteristic will be shown in Figure 4. Curves 54 and 54' could be obtained.

この第4図のV−I特性を縦軸に対しログスケ
ールとして第5図に対応して示す。すると、第1
図D,Eに示す如き界面に炭素を高濃度とし、不
純物、構成物のそれぞれの層での混合を防止する
バリアを構成させると、しきい値が+Vaと−Va
において対称特性をより有するに加えて、第5図
での低電流領域である発生領域61,61′はよ
り平坦になり、大電流領域である62,62′の
拡散電流領域はより急峻に立ち上がるため、
「ON」、「OFF」の境界を示すしきい値100,
100′をより明確にすることができ得る。
The VI characteristic in FIG. 4 is shown on a log scale with respect to the vertical axis, corresponding to FIG. 5. Then, the first
When a high concentration of carbon is added to the interface as shown in Figures D and E to form a barrier that prevents the mixing of impurities and constituents in each layer, the threshold value increases between +Va and -Va.
In addition to having more symmetrical characteristics, the low current regions 61, 61' in FIG. 5 become flatter, and the high current regions 62, 62' diffusion current regions rise more steeply. For,
Threshold value 100 indicating the boundary between “ON” and “OFF”,
100' may be made clearer.

「効果」 本発明は以上に示す如く、対称型のV−I特性
を有する複合ダイオードをそのしきい値を急峻に
して構成せしめるため、I層とN層との界面また
はその近傍に炭素を添加したものである。その結
果、しきい値以下の電圧での電流を平坦にし、こ
のしきい値以上の電圧での電流を急峻にせしめる
特性用のプロセス制御を行うことができる。
"Effect" As described above, the present invention adds carbon to the interface between the I layer and the N layer or in the vicinity thereof in order to construct a composite diode having symmetrical VI characteristics with a steep threshold value. This is what I did. As a result, it is possible to perform process control for characteristics that flatten the current at voltages below the threshold and sharpen the current at voltages above the threshold.

さらに、この非線型素子はその応用である表示
素子に用いる液晶およびS/N比に適したしきい
値を、I層への炭素の添加量の制御を行うことに
より成就できた。
Furthermore, this nonlinear element was able to achieve a threshold value suitable for the liquid crystal and S/N ratio used in the display element to which it is applied by controlling the amount of carbon added to the I layer.

本発明において、I層内に炭素を添加した。し
かし炭素ではなく、酸素または窒素としてもよ
い。しかしこれらは絶縁物化しやすいため、その
添加量の制御がより微妙であり、製造のしやすさ
では炭素に比べて困難さを有している。
In the present invention, carbon was added within the I layer. However, instead of carbon, oxygen or nitrogen may be used. However, since these materials easily become insulators, the amount of addition thereof must be controlled more delicately, and they are more difficult to manufacture than carbon.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の複合ダイオードの縦断面図
A,BおよびI層への炭素添加の濃度分布C,D
を示す。第2図は従来より公知のアモルスアスシ
リコンのみを用いたNIN接合の動作特性を示す。
第3図は本発明のI層内に炭素を添加したNIN
接合型複合ダイオードの非線形素子の動作原理を
示す。第4図、第5図は従来の特性51,51′
および本発明の特性52,52′,53,53′,
54,54′を示す。
FIG. 1 shows longitudinal cross-sectional views A and B of the composite diode of the present invention, and concentration distributions C and D of carbon added to the I layer.
shows. FIG. 2 shows the operating characteristics of a conventionally known NIN junction using only amorphous silicon.
Figure 3 shows NIN with carbon added in the I layer of the present invention.
The operating principle of a nonlinear element of a junction type compound diode is shown. Figures 4 and 5 show conventional characteristics 51, 51'
and characteristics 52, 52', 53, 53' of the present invention,
54, 54' are shown.

Claims (1)

【特許請求の範囲】[Claims] 1 非線型特性を有するスイツチング素子におい
て、前記スイツチング素子は、一導電型を有する
第1の非単結晶珪素半導体層と、該層上の真性ま
たは実質的に真性の第2の非単結晶珪素半導体層
と、該層上の前記第1の非単結晶珪素半導体層と
同一導電性を有する第3の非単結晶珪素半導体層
とを有し、かつ前記第1または第3の半導体層
と、前記第2の半導体層との界面またはその近傍
は炭素が添加されて設けられたことを特徴とする
スイツチング素子。
1. In a switching element having nonlinear characteristics, the switching element includes a first non-single-crystal silicon semiconductor layer having one conductivity type, and an intrinsic or substantially intrinsic second non-single-crystal silicon semiconductor layer on the layer. a third non-single-crystal silicon semiconductor layer having the same conductivity as the first non-single-crystal silicon semiconductor layer on the layer, and the first or third semiconductor layer; A switching element characterized in that carbon is added to the interface with the second semiconductor layer or its vicinity.
JP20608284A 1984-10-01 1984-10-01 Semiconductor device Granted JPS6184071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20608284A JPS6184071A (en) 1984-10-01 1984-10-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20608284A JPS6184071A (en) 1984-10-01 1984-10-01 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6184071A JPS6184071A (en) 1986-04-28
JPH0516672B2 true JPH0516672B2 (en) 1993-03-05

Family

ID=16517521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20608284A Granted JPS6184071A (en) 1984-10-01 1984-10-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6184071A (en)

Also Published As

Publication number Publication date
JPS6184071A (en) 1986-04-28

Similar Documents

Publication Publication Date Title
US4864376A (en) Thin-film transistor and method of fabricating the same
JP3116309B2 (en) Method of forming high resistance resistor for limiting cathode current in field emission display
WO1980001968A1 (en) Dielectrically isolated high voltage semiconductor devices
CN106876327A (en) A kind of array base palte and preparation method thereof, display device
US4733284A (en) Semiconductor devices and laminates including phosphorus doped transparent conductive film
US4146906A (en) Low forward voltage drop semiconductor device having polycrystalline layers of different resistivity
US5397721A (en) Method for fabricating vertical thin film transistor
JPH0516672B2 (en)
JP2675587B2 (en) Matrix type liquid crystal display panel
JPH0564862B2 (en)
JPH0516197B2 (en)
KR20070040035A (en) Display substrate and method for manufacturing the same
JP2523679B2 (en) Thin film transistor and manufacturing method thereof
JP3079566B2 (en) Thin film transistor and method of manufacturing the same
JPS6190191A (en) Semiconductor device
JPS5871663A (en) Semiconductor device
JPH0516671B2 (en)
JP2635086B2 (en) Method for manufacturing semiconductor device
JP2635950B2 (en) Method for manufacturing semiconductor device
JP2681148B2 (en) Method for manufacturing thin film junction field effect element
JP2568037B2 (en) Amorphous silicon semiconductor device for liquid crystal display element
JPH05235395A (en) Pin type photoreceptor and its manufacture
JPH0646660B2 (en) Method of manufacturing silicon thin film transistor
KR19990037326A (en) Method for manufacturing thin film transistor and thin film transistor manufactured thereby
JPS6161199A (en) Solid display unit