JPH051663B2 - - Google Patents
Info
- Publication number
- JPH051663B2 JPH051663B2 JP59109399A JP10939984A JPH051663B2 JP H051663 B2 JPH051663 B2 JP H051663B2 JP 59109399 A JP59109399 A JP 59109399A JP 10939984 A JP10939984 A JP 10939984A JP H051663 B2 JPH051663 B2 JP H051663B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- output
- error
- correlation
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003780 insertion Methods 0.000 claims description 11
- 230000037431 insertion Effects 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000027311 M phase Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L17/00—Apparatus or local circuits for transmitting or receiving codes wherein each character is represented by the same number of equal-length code elements, e.g. Baudot code
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明は、デイジタル信号に誤りを挿入する
ランダム誤り発生回路に関する。
ランダム誤り発生回路に関する。
（背景技術）
従来このような分野にランダム誤り発生の機能
をもつた回路は第２図に示す如く、ｎ次PNパタ
ン発生器１４、論理積ゲート１５、誤り挿入回路
１６により構成され、ｎ次PNパタン発生器１４
のそれぞれマーク率1/2を有するｎ相のPNパタン
の内、ｋ相の出力の論理積を論理積ゲート１５に
おいてとることにより生起させたマーク率1/2kの
ランダムパタンを用いて、誤り挿入回路において
入力信号に誤り率1/2kのランダム誤りを生起せし
める如く動作する。しかしながら、本構成による
誤り発生回路は誤り率が低い領域において誤りの
ランダム性が低下していく欠点を有していた。
をもつた回路は第２図に示す如く、ｎ次PNパタ
ン発生器１４、論理積ゲート１５、誤り挿入回路
１６により構成され、ｎ次PNパタン発生器１４
のそれぞれマーク率1/2を有するｎ相のPNパタン
の内、ｋ相の出力の論理積を論理積ゲート１５に
おいてとることにより生起させたマーク率1/2kの
ランダムパタンを用いて、誤り挿入回路において
入力信号に誤り率1/2kのランダム誤りを生起せし
める如く動作する。しかしながら、本構成による
誤り発生回路は誤り率が低い領域において誤りの
ランダム性が低下していく欠点を有していた。
（発明の課題）
この発明の目的は、従来技術の上記問題点を解
決し、誤り率の低い領域に於いても、ランダム性
の高いランダム誤りを発生させる回路を実現する
ことにあり、その特徴は、入力デイジタル信号に
ランダムな誤りを挿入して出力する誤り発生回路
において、入力信号をスクランブルするスクラン
ブラと、PNパタンを発生するPNパタン発生器
と、スクランブラの出力とPNパタン発生器の出
力との相関をとる相関手段と、その出力に得られ
る相関出力に従つて入力デイジタル信号に誤りを
挿入する誤り挿入回路とを有する誤り発生回路に
ある。
決し、誤り率の低い領域に於いても、ランダム性
の高いランダム誤りを発生させる回路を実現する
ことにあり、その特徴は、入力デイジタル信号に
ランダムな誤りを挿入して出力する誤り発生回路
において、入力信号をスクランブルするスクラン
ブラと、PNパタンを発生するPNパタン発生器
と、スクランブラの出力とPNパタン発生器の出
力との相関をとる相関手段と、その出力に得られ
る相関出力に従つて入力デイジタル信号に誤りを
挿入する誤り挿入回路とを有する誤り発生回路に
ある。
（発明の構成及び作用）
第１図は本発明の実施例を示す回路図であつ
て、２４はｎ次PNパタン発生器、２７はｍ次ス
クランブラ、２５は相関検出器、２６は誤り挿入
回路、２１は入力信号の入力端子、２２はクロツ
クの入力端子、２３は出力信号の出力端子であ
る。入力端子２１は相関検出器２５及び誤り挿入
回路２６に接続され、クロツクの入力端子２２は
ｍ次スクランブラ２７及びｎ次PNパタン発生器
２４に接続され、ｍ次スクランブラ２７より出力
されるｍ相の信号とｎ段PNパタン発生器２４よ
り出力されるｎ相の信号は相関検出器２５に接続
され、相関検出器２５より出力される相関出力信
号は誤り挿入回路２６に接続され、誤り挿入回路
２６より出力される出力信号は出力端子２３に接
続される。
て、２４はｎ次PNパタン発生器、２７はｍ次ス
クランブラ、２５は相関検出器、２６は誤り挿入
回路、２１は入力信号の入力端子、２２はクロツ
クの入力端子、２３は出力信号の出力端子であ
る。入力端子２１は相関検出器２５及び誤り挿入
回路２６に接続され、クロツクの入力端子２２は
ｍ次スクランブラ２７及びｎ次PNパタン発生器
２４に接続され、ｍ次スクランブラ２７より出力
されるｍ相の信号とｎ段PNパタン発生器２４よ
り出力されるｎ相の信号は相関検出器２５に接続
され、相関検出器２５より出力される相関出力信
号は誤り挿入回路２６に接続され、誤り挿入回路
２６より出力される出力信号は出力端子２３に接
続される。
ｎ次PNパタン発生器２４は入力クロツクによ
り2n−１の周期を有するPNパタンをｎ相生成し、
これを相関検出器へ与える。またｍ次スクランブ
ラ２７は入力信号をスクランブルし、ｍ相のスク
ランブルパタンを生成し、これを相関検出器２５
へ与える。ｍとｎの値は等しくてもよい。相関検
出器２５は、PNパタン発生器より送られてくる
ｎ相のPNパタンと、ｍ相スクランブラより送ら
れてくるｍ相スクランブルパタンとの相互相関を
とり、相関出力を誤り挿入回路２６へ出力する。
誤り挿入回路は相関検出器２５より送られてくる
相関出力が立つたときのみ、入力端子２１より送
られてくる入力信号の極性を反転させて出力する
ことにより誤りを挿入し相関出力が立つていない
時は、入力信号をそのまま通過させる。以上の様
にして相関検出器２５の相関検出関数に応じたラ
ンダム誤りが入力信号に挿入されて出力端子２３
へ出力される。入力信号をスクランブルしたスク
ランブルパタンとPNパタン発生器より生成され
るPNパタンは、一般に無相関であるため、相関
検出器２５において両者の相互相関をとれば、そ
の出力に時間軸上のランダムパタンが得られる。
相関検出器は、例えば、スクランブルパタンの各
相とPNパタンの各相との一致を、同一番号（又
は相補番号）の相を対にしてとり、全ての対で一
致がとれたとき相関出力を発生する。
り2n−１の周期を有するPNパタンをｎ相生成し、
これを相関検出器へ与える。またｍ次スクランブ
ラ２７は入力信号をスクランブルし、ｍ相のスク
ランブルパタンを生成し、これを相関検出器２５
へ与える。ｍとｎの値は等しくてもよい。相関検
出器２５は、PNパタン発生器より送られてくる
ｎ相のPNパタンと、ｍ相スクランブラより送ら
れてくるｍ相スクランブルパタンとの相互相関を
とり、相関出力を誤り挿入回路２６へ出力する。
誤り挿入回路は相関検出器２５より送られてくる
相関出力が立つたときのみ、入力端子２１より送
られてくる入力信号の極性を反転させて出力する
ことにより誤りを挿入し相関出力が立つていない
時は、入力信号をそのまま通過させる。以上の様
にして相関検出器２５の相関検出関数に応じたラ
ンダム誤りが入力信号に挿入されて出力端子２３
へ出力される。入力信号をスクランブルしたスク
ランブルパタンとPNパタン発生器より生成され
るPNパタンは、一般に無相関であるため、相関
検出器２５において両者の相互相関をとれば、そ
の出力に時間軸上のランダムパタンが得られる。
相関検出器は、例えば、スクランブルパタンの各
相とPNパタンの各相との一致を、同一番号（又
は相補番号）の相を対にしてとり、全ての対で一
致がとれたとき相関出力を発生する。
（発明の効果）
この発明は以上説明したように入力信号をスク
ランブルするスクランブラと、スクランブルパタ
ンとPNパタンとの相関検出器を設けたので、誤
り率の大小いかんに関らずランダムな誤りを発生
させることができ、各種デイジタル通信装置の誤
り評価試験に利用することができる。
ランブルするスクランブラと、スクランブルパタ
ンとPNパタンとの相関検出器を設けたので、誤
り率の大小いかんに関らずランダムな誤りを発生
させることができ、各種デイジタル通信装置の誤
り評価試験に利用することができる。
第１は本発明の実施例のブロツク図、第２図は
従来の誤り発生回路のブロツク図である。 ２１；入力信号、２２；入力クロツク、２３；
出力信号、２４；PNパタン発生器、２５；相関
検出器、２６；誤り挿入回路、２７；スクランブ
ラ。
従来の誤り発生回路のブロツク図である。 ２１；入力信号、２２；入力クロツク、２３；
出力信号、２４；PNパタン発生器、２５；相関
検出器、２６；誤り挿入回路、２７；スクランブ
ラ。
Claims (1)
- 【特許請求の範囲】 １ 入力デイジタル信号にランダムな誤りを挿入
して出力する誤り発生回路において、入力信号を
スクランブルするスクランブラと、PNパタンを
発生するPNパタン発生器と、スクランブラの出
力とPNパタン発生器の出力との相関をとる相関
手段と、その出力に得られる相関出力に従つて入
力デイジタル信号に誤りを挿入する誤り挿入回路
とを有することを特徴とする誤り発生回路。 ２ 前記PNパタン発生器が前記スクランブラの
生成多項式以外の生成多項式によりPNパタンを
作成するPNパタン発生器であることを特徴とす
る特許請求の範囲第１項記載の誤り発生回路。 ３ 前記相関手段が、スクランブルパタンの各相
とPNパタンの各相との一致を同一番号の相を対
にしてとり、全ての対で一致がとれたときに相関
出力を発生するように構成されることを特徴とす
る特許請求の範囲第１項記載の誤り発生回路。 ４ 前記相関手段が、スクランブルパタンの各相
とPNパタンの各相との一致を相補番号の相を対
にしてとり、全ての対で一致がとれたときに相関
出力を発生するように構成されることを特徴とす
る特許請求の範囲第１項記載の誤り発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109399A JPS60254857A (ja) | 1984-05-31 | 1984-05-31 | 誤り発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109399A JPS60254857A (ja) | 1984-05-31 | 1984-05-31 | 誤り発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254857A JPS60254857A (ja) | 1985-12-16 |
| JPH051663B2 true JPH051663B2 (ja) | 1993-01-08 |
Family
ID=14509257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109399A Granted JPS60254857A (ja) | 1984-05-31 | 1984-05-31 | 誤り発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254857A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5101426B2 (ja) * | 2008-07-30 | 2012-12-19 | アンリツ株式会社 | ランダムエラー信号発生装置 |
-
1984
- 1984-05-31 JP JP59109399A patent/JPS60254857A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254857A (ja) | 1985-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206319A2 (en) | Data encoding/decoding circuit | |
| US4379206A (en) | Monitoring circuit for a descrambling device | |
| JPH051663B2 (ja) | ||
| GB1591805A (en) | Electric signal generators | |
| JP3693393B2 (ja) | 擬似雑音信号を用いた位相差調整装置 | |
| GB2163627A (en) | Error generator | |
| JPS60254847A (ja) | 誤り発生回路 | |
| JP2670328B2 (ja) | 信号変換回路 | |
| JP2676836B2 (ja) | 伝送路符号誤り監視方式 | |
| JPH04246942A (ja) | 反転回路付きスクランブラ | |
| JPS5451710A (en) | Bit phase synchronizing circuit | |
| RU2037193C1 (ru) | Устройство для формирования случайных сигналов | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| SU615516A1 (ru) | Датчик псевдослучайных последовательностей | |
| JPH0380646A (ja) | 擬似乱数加算回路 | |
| SU1236384A1 (ru) | Цифровой частотомер | |
| JPH0683204B2 (ja) | スクランブル・デスクランブル方式 | |
| SU924838A2 (ru) | Генератор псевдослучайной М-последовательности | |
| SU1265994A1 (ru) | Устройство дл контрол | |
| SU640438A1 (ru) | Устройство синхронизации цифровых сигналов | |
| JPS5814103B2 (ja) | フレ−ム同期装置 | |
| SU1660146A2 (ru) | Генератор равномерно распределенных псевдослучайных величин | |
| SU1221715A1 (ru) | Генератор импульсов | |
| SU1315983A1 (ru) | Устройство дл контрол | |
| SU1229749A1 (ru) | Генератор избыточных последовательностей чисел с произвольными начальными услови ми |