JPH05165624A - 常駐モジュールの修正方式 - Google Patents

常駐モジュールの修正方式

Info

Publication number
JPH05165624A
JPH05165624A JP33023491A JP33023491A JPH05165624A JP H05165624 A JPH05165624 A JP H05165624A JP 33023491 A JP33023491 A JP 33023491A JP 33023491 A JP33023491 A JP 33023491A JP H05165624 A JPH05165624 A JP H05165624A
Authority
JP
Japan
Prior art keywords
load module
storage device
modified
resident
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33023491A
Other languages
English (en)
Inventor
Masaaki Hama
正章 浜
Tatsumi Matsuda
竜美 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP33023491A priority Critical patent/JPH05165624A/ja
Publication of JPH05165624A publication Critical patent/JPH05165624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】 【目的】 仮想記憶装置上に常駐して動作するロードモ
ジュールを、システムを停止することなく修正できるよ
うにすること。 【構成】 仮想記憶装置上に常駐化されているロードモ
ジュールを修正するとき、修正対象のロードモジュール
が主記憶装置に保持されているかどうかを調べ、保持さ
れていなければ補助記憶装置から読出して主記憶装置に
保持させ、さらに修正対象のロードモジュールの写しを
補助記憶装置に保持させ、該補助記憶装置上で修正対象
のロードモジュールの必要部分を修正した後、主記憶装
置に保持した修正対象のロードモジュールを無効にす
る。そして、無効にした主記憶装置内の修正対象ロード
モジュールがアクセスされた際に、補助記憶装置から修
正されたロードモジュールを転送して保持させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、仮想記憶装置上に常駐
しているロードモジュールをシステムの運転中に修正す
る常駐モジュールの修正方式に関する。
【0002】
【従来の技術】従来において、計算機システムの仮想記
憶装置上に常駐しているロードモジュールを修正する方
法として、例えば「日立製作所 プログラムプロダクト
VOS3/AS システムプログラマの手引−解説編
−」マニュアル(1991)の第15ページのJPAT
CH機能の説明に記載されているように、仮想記憶装置
上にロードモジュールをローディングするときに、該ロ
ードモジュールを実行するためのジョブ制御文の指定に
もとづき、該ロードモジュールの命令語群の一部を仮想
記憶装置上で修正する方法がある。
【0003】また、「日立製作所 プログラムプロダク
ト VOS3/AS システム支援」マニュアル(19
90)の第153ページから第154ページのJSPP
TCH(DASDパッチ)機能の説明に記載されている
ように、ロードモジュールの命令語群の一部を外部記憶
装置であるディスク装置に記録されているデータセット
上で修正する方法がある。
【0004】
【発明が解決しようとする課題】ところで、計算機シス
テムの長時間連続運転の必要性は高まり、システムある
いはオンライン運転を停止する機会が少なくなり、シス
テムあるいはオンライン運転立ち上げ時点に仮想記憶装
置上にローディングされ、それ以降常駐化されるロード
モジュールに対しても、システムあるいはオンライン運
転を停止することなく、システムあるいはオンライン運
転中に仮想記憶装置上で該ロードモジュールを直接修正
する必要性が出てきた。
【0005】しかし、前記従来技術では、システム立ち
上げ時点から常駐化されるロードモジュールあるいはオ
ンライン運転立ち上げ時点から常駐化されるロードモジ
ュールに対しては、システムあるいはオンライン運転中
に直接修正することができない。このため、外部記憶装
置上のライブラリ上で該ロードモジュールを修正した
後、修正された該ロードモジュールを、IPLを伴うシ
ステムの再立ち上げ、あるいはオンライン運転の再立ち
上げ操作によって仮想記憶装置上へ再ローディングする
という手順をとらなければならず、上記のような必要性
に対処できないという問題が生じている。
【0006】本発明の第1の目的は、システムあるいは
オライン運転中に、システムあるいはオンライン運転開
始時点から仮想記憶装置上に常駐化されて動作するロー
ドモジュールを該仮想記憶装置上で直接修正することが
できる常駐モジュールの修正方式を提供することであ
る。
【0007】本発明の第2の目的は、修正した常駐ロー
ドモジュールのシステムへの反映を、システムあるいは
オンラインの運転状態に見合った最適な時点で実行でき
ることができる常駐モジュールの修正方式を提供するこ
とである。
【0008】
【課題を解決するための手段】上記第1の目的は、仮想
記憶装置上に常駐化されているロードモジュールを修正
するとき、修正対象のロードモジュールが主記憶装置に
保持されているかどうかを調べ、保持されていなければ
補助記憶装置から読出して主記憶装置に保持させる第1
の手段と、修正対象のロードモジュールの写しを補助記
憶装置に保持させ、該補助記憶装置上で修正対象のロー
ドモジュールの必要部分を修正する第2の手段と、前記
第1の手段で主記憶装置に保持した修正対象のロードモ
ジュールを無効にする第3の手段とを設け、この第3の
手段で無効にされた主記憶装置内の修正対象ロードモジ
ュールがアクセスされた際に、補助記憶装置から修正さ
れたロードモジュールを転送して保持させることにより
達成される。
【0009】さらに、上記第2の目的は、前記第3の手
段を任意の時点で作動させる第4の手段を設けることに
より達成される。
【0010】
【作用】上記手段によれば、仮想記憶装置上に常駐化さ
れて動作するロードモジュールを実際に修正するときに
は、修正処理の間は修正前の状態で動作することを保証
するために、修正対象のロードモジュールが主記憶装置
に保持されているかどうかを調べ、保持されていなけれ
ば補助記憶装置から読出して主記憶装置に保持させる。
しかし、修正対象のロードモジュールが主記憶装置に保
持されているとき、あるいは主記憶装置に修正対象のロ
ードモジュールを移した後は、その写しを補助記憶装置
に残しておく。そして、第2の手段により補助記憶装置
上で修正対象のロードモジュールを修正する。
【0011】修正が終わったならば、主記憶装置に保持
した修正対象のロードモジュールを無効にする。する
と、第3の手段で無効にされた主記憶装置内の修正対象
ロードモジュールがアクセスされた際に、ハードウェア
機構からオペレーティングシステムに対し、有効なロー
ドモジュールが存在しないことが通知され、オペレーテ
ィングシステムによって補助記憶装置から修正されたロ
ードモジュールが自動的に読み出されて主記憶装置に転
送され、実行される。
【0012】このような動作によってシステムあるいは
オンライン運転中に常駐ロードモジュールの修正が可能
となる。
【0013】さらに、前記第4の手段により第3の手段
を任意の適切な時点で作動させることにより、例えば相
互に関連する2つのロードモジュールが常駐している時
に、一方のみが修正された状態で動作し、他方が修正さ
れない状態で動作することに起因する処理の混乱を防止
することができる。
【0014】
【実施例】以下、本発明の一実施例を図に従って、詳細
に説明する。
【0015】図1は、本発明を実現するためのシステム
構成図である。図において、中央処理装置101は、命
令プロセッサ102と、この命令プロセッサ102から
参照、更新できる主記憶装置103とから構成される。
この主記憶装置103には、システムを制御するオペレ
ーティングシステム104が格納され、また該オペレー
ティングシステム104の制御の下で本発明を実現する
105の常駐モジュール修正プログラム105が格納さ
れている。106は、本発明の構成要素をなすディスク
装置上にある補助記憶装置としてのページデータセット
である。さらに、107は修正対象の常駐ロードモジュ
ールが格納されているロードライブラリである。また、
108はシステムに指令を投入するためのの操作卓であ
る。
【0016】図2は仮想記憶装置を構成する主記憶装置
と補助記憶装置の関連を表したものである。図2おい
て、図1と同一の意味を有するものには同一の符号を付
している。ここで、201は仮想記憶装置で、該仮想記
憶装置201は物理的には主記憶装置103と補助記憶
装置であるページデータセット106とから構成され
る。
【0017】この仮想記憶装置201は図中に破線20
2で示す連続したページで区切られており、ページの単
位は例えば日立製作所のオペレーティングシステムVO
S3/ASでは4096バイト(4Kバイト)であり、
アドレス付けは先頭を「0」とした先頭からのバイト単
位の変位で表される。
【0018】この仮想記憶装置201には本発明の修正
対象である常駐ロードモジュール203が配置されてい
る。204は仮想記憶装置201のページと主記憶装置
103のページのアドレス対応関係を示すページテーブ
ルであり、仮想記憶装置201のページ単位対応のペー
ジエントリ205からなっている。このページエントリ
205には無効表示子領域206が設けられ、主記憶装
置103に存在しないロードモジュールに対しては
「1」がセットされ、存在するロードモジュールに対し
ては「0」がセットされている。
【0019】この場合、主記憶装置103に存在しない
ロードモジュールはページデータセット106に記録さ
れており、命令プロセッサ102が主記憶装置103に
存在しないロードモジュールをアクセスすると、ハード
ウェア機構によりページフォルトという割込みが発生
し、主記憶装置103に存在しないロードモジュールが
アクセスされたことがオペレーティングシステム104
に通知される。オペレーティングシステムはこの通知を
受けたならば、ページデータセット106から該当する
ロードモジュールを主記憶装置103内に読み込み(こ
れをページインと言う)、処理を続行させる。なお、逆
に主記憶装置103からページデータセット106にロ
ードモジュールを書き出す処理のことをページアウトと
いう。
【0020】以上のように、仮想記憶装置201の常駐
ロードモジュール203は、物理的にはページ単位に分
割されて主記憶装置103あるいはページデータセット
106のいずれかに格納されており、一般には主記憶装
置103の空きが少ないほどページデータセット106
に記録されるページが多くなる。また、日立製作所のオ
ペレーティングシステムVOS3/ASでは代表的なシ
ステム常駐のロードモジュールにLPAロードモジュー
ルがあるが、これは主記憶装置103に格納されていて
も、特別に必ず補助記憶装置106に写しを持ってい
る。
【0021】207は修正したロードモジュールの仮想
記憶装置201上のアドレスを保持するための修正ペー
ジアドレス格納テーブルであり、修正ページアドレス格
納テーブルには修正したページ分のエントリがあり、修
正対象のページを無効化する処理のとき使用される。
【0022】図3は、本発明における常駐ロードモジュ
ール修正のためのジョブ実行のための指定例を示す説明
図である。
【0023】この例は、日立製作所のオペレーティング
システムVOS3/ASにもとづいて記述してある。図
において、301はジョブ開始を示すジョブ制御文、3
02は本発明である常駐モジュール修正プログラム10
5のプログラム名称「JSPCH」303と実行のオプ
ションを指定して実行を指示するジョブ制御文である。
【0024】オプションとして指定したキーワード「D
EFERRF」304は、任意の時点で修正をシステム
に反映させるための指定であり、本指定があった時に
は、修正したロードモジュールは操作卓108からのコ
マンド指令が与えられた時にシステムに反映される。
【0025】305はジョブの出力結果を出力するデー
タセットを定義するジョブ制御文で、306は修正対象
の常駐ロードモジュール203が格納されているデータ
セットであるロードライブラリ107を定義するジョブ
制御文、307常駐ロードモジュール203に対する修
正内容を記述した修正データの格納されているデータセ
ットを定義するジョブ制御文である。308は具体的な
修正内容を記述した修正データである。309はジョブ
制御文の終わりを示すジョブ制御文である。
【0026】図4は、任意の時点で修正したロードモジ
ュールをシステムに反映させるために操作卓108から
指定する修正反映コマンドの一例を示すものであり、4
01はシステムに変更を指示するキーワード、402は
その修正をシステムに反映する対象となっている常駐ロ
ードモジュール203の名称を指定する項、403は該
修正をシステムに反映させるためのキーワードである。
【0027】図5は、常駐モジュール修正プログラム1
05の処理手順を示すフローチャートである。以下、こ
のフローチャートを参照して常駐ロードモジュール20
3の修正方法について説明する。
【0028】まず、操作卓108からの修正反映コマン
ドかどうかを判定する(ステップ501)。そうであれ
ば、ステップ508の修正対象ページの無効化処理に進
み、ここで修正反映コマンドの中の常駐ロードモジュー
ル203の名称402によって修正ページアドレス格納
テーブル207を検索し、修正した常駐ロードモジュー
ルが格納されている仮想記憶装置201のページアドレ
スを検出し、ページエントリ205においてそのページ
アドレスに対応するエントリの無効表示領域206を
「1」にセットし、該ページアドレスを無効化する。
【0029】しかし、操作卓108からの修正反映コマ
ンドでなければ、図3の常駐ロードモジュール修正ジョ
ブからの要求であるので、ロードライブラリ107上で
指定の常駐ロードモジュールを修正する(ステップ50
2)。
【0030】次に、修正対象のロードモジュールを主記
憶装置103に固定し保持する。このとき、修正対象の
ロードモジュール203Xが主記憶装置103になけれ
ば、図6の説明図に示すように、ページデータセット1
06からページインする(ステップ503)。
【0031】次に、図6の説明図に示すように、修正対
象ロードモジュール203Xの写しをページデータセッ
ト106に残しておくため、ページアウトする(ステッ
プ504)。なお、このステップ504の処理は、VO
S3/ASの前記LPAモジュールに対しては必ずペー
ジデータセットにその写しを持っているため不用とな
る。
【0032】次に、修正対象のロードモジュールをペー
ジデータセット106上で修正する(ステップ50
5)。さらに、修正したロードモジュールの仮想記憶装
置201上のアドレスを修正ページアドレス格納テーブ
ル207に退避する(ステップ506)。
【0033】次に、常駐ロードモジュール修正のジョブ
制御文の中に図3の「DEFERRF」304の指定が
あるかどうか判定する(ステップ507)。あれば、つ
まり常駐ロードモジュールの修正をシステムに反映させ
る操作を該ジョブ実行時点ではやらない指定であれば、
そのまま処理を終了する。しかし、「DEFERRF」
304の指定がなければ、修正ページアドレス格納テー
ブル207に格納された修正済ロードモジュールのアド
レスを基に、修正した常駐ロードモジュールが格納され
ている仮想記憶装置201のページアドレスを検出し、
ページエントリ205においてそのページアドレスに対
応するエントリの無効表示領域206を「1」にセット
し、該ページアドレスを無効化し(ステップ508)、
その後の命令プロセッサ102の該修正ページに対する
アクセス時に修正操作をシステムに反映させる。
【0034】以上の処理により、システムあるいはオン
ライ稼働中の常駐ロードモジュールに対する修正が可能
となる。
【0035】また、修正操作をシステムに直ちに反映さ
せるかどうかを制御文の中のキーワード304によって
制御できるので、修正操作を適切な時点で作動させるこ
とにより、例えば図7に示すように相互に関連する2つ
の常駐ロードモジュール203X,203Yを修正する
作業においては両方の修正作業が終了した時点で同時に
作動させるようにし、一方のみが一方が修正された新規
状態で動作し、他方が修正されない旧状態で動作するこ
とに起因する処理の混乱を防止することができる。
【0036】なお、この発明は上記実施例に限定される
ものでなく、要旨を逸脱しない範囲で変更可能であるこ
とは言うまでもない。
【0037】
【発明の効果】以上のように本発明によれば、仮想記憶
装置上に常駐化されているロードモジュールを修正する
とき、修正対象のロードモジュールが主記憶装置に保持
されているかどうかを調べ、保持されていなければ補助
記憶装置から読出して主記憶装置に保持させる第1の手
段と、修正対象のロードモジュールの写しを補助記憶装
置に保持させ、該補助記憶装置上で修正対象のロードモ
ジュールの必要部分を修正する第2の手段と、前記第1
の手段で主記憶装置に保持した修正対象のロードモジュ
ールを無効にする第3の手段とを設け、この第3の手段
で無効にされた主記憶装置内の修正対象ロードモジュー
ルがアクセスされた際に、補助記憶装置から修正された
ロードモジュールを転送して保持させるようにしたた
め、システムあるいはオライン運転中に、システムある
いはオンライン運転開始時点から仮想記憶装置上に常駐
化されて動作するロードモジュールを仮想記憶装置上で
直接修正することができるようになり、システムあるい
はオンラインの長時間運転に大きく寄与できるという効
果がある。
【0038】また、修正した常駐ロードモジュールのシ
ステムへの反映を、システムあるいはオンラインの運転
状態に見合った最適な時点で実行することができるの
で、例えば相互に関連する2つのロードモジュールが常
駐している時に、一方のみが修正された状態で動作し、
他方が修正されない状態で動作することに起因する処理
の混乱を防止することができる。
【図面の簡単な説明】
【図1】 本発明を実施するシステムの一実施例を示す
システム構成を示すシステムブロック図である。
【図2】 仮想記憶装置を構成する主記憶装置と補助記
憶装置の関連を示す図である。
【図3】 常駐ロードモジュール修正のためのジョブの
指定例を表す説明図である。
【図4】 修正反映コマンドの指定例を表す説明図であ
る。
【図5】 常駐モジュール修正プログラムの処理手順を
示すフローチャートである。
【図6】 修正対象の常駐ロードモジュールが主記憶装
置と補助記憶装置でページイン、ページアウトされる様
子を示す説明図である。
【図7】 修正操作をシステムに反映させるタイミング
の説明図である。
【符号の説明】
101…中央処理装置、102…命令プロセッサ、10
3…主記憶装置、104…オペレーティングシステム、
105…常駐モジュール修正プログラム、106…ペー
ジデータセット、107…ロードライブラリ、108…
操作卓、201…仮想記憶装置、202…ページ、20
3…常駐ロードモジュール、204…ページテーブル、
205…ページエントリ、206…無効表示子領域、2
07…修正ページアドレス格納テーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 竜美 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウェア開発本部内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 主記憶装置と補助記憶装置とから成る仮
    想記憶装置を備えた計算機システムにおいて、仮想記憶
    装置上に常駐化されているロードモジュールを修正する
    とき、修正対象のロードモジュールが主記憶装置に保持
    されているかどうかを調べ、保持されていなければ補助
    記憶装置から読出して主記憶装置に保持させる第1の手
    段と、修正対象のロードモジュールの写しを補助記憶装
    置に保持させ、該補助記憶装置上で修正対象のロードモ
    ジュールの必要部分を修正する第2の手段と、前記第1
    の手段で主記憶装置に保持した修正対象のロードモジュ
    ールを無効にする第3の手段とを設け、この第3の手段
    で無効にされた主記憶装置内の修正対象ロードモジュー
    ルがアクセスされた際に、補助記憶装置から修正された
    ロードモジュールを転送して保持させることを特徴とす
    る常駐モジュールの修正方式。
  2. 【請求項2】 前記第3の手段を任意の時点で作動させ
    る第4の手段を設けたことを特徴とする請求項1記載の
    常駐モジュールの修正方式。
JP33023491A 1991-12-13 1991-12-13 常駐モジュールの修正方式 Pending JPH05165624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33023491A JPH05165624A (ja) 1991-12-13 1991-12-13 常駐モジュールの修正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33023491A JPH05165624A (ja) 1991-12-13 1991-12-13 常駐モジュールの修正方式

Publications (1)

Publication Number Publication Date
JPH05165624A true JPH05165624A (ja) 1993-07-02

Family

ID=18230364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33023491A Pending JPH05165624A (ja) 1991-12-13 1991-12-13 常駐モジュールの修正方式

Country Status (1)

Country Link
JP (1) JPH05165624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009265923A (ja) * 2008-04-24 2009-11-12 Mitsubishi Electric Corp ソフトウェア書き換え装置及びソフトウェア書き換え方法及びソフトウェア書き換えプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009265923A (ja) * 2008-04-24 2009-11-12 Mitsubishi Electric Corp ソフトウェア書き換え装置及びソフトウェア書き換え方法及びソフトウェア書き換えプログラム

Similar Documents

Publication Publication Date Title
JP2772103B2 (ja) 計算機システム立上げ方式
US4520441A (en) Data processing system
US5592670A (en) Avoidance of deadlocks in a demand paged video adapter
IL223731A (en) Alignment control
JPH04242848A (ja) 走行モード別キャッシュメモリ制御方式
US5764944A (en) Method and apparatus for TLB invalidation mechanism for protective page fault
JPH0555901B2 (ja)
JP2005122334A (ja) メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム
JPH04237349A (ja) キャッシュメモリシステムおよびキャッシュメモリコントローラ
US5996062A (en) Method and apparatus for controlling an instruction pipeline in a data processing system
JPH05165624A (ja) 常駐モジュールの修正方式
JP2002258971A (ja) 計算機システムの再立上げ方法
US5201052A (en) System for transferring first and second ring information from program status word register and store buffer
JPH0784879A (ja) キャッシュメモリ装置
JPH08305634A (ja) 情報処理方法及び装置
JPH05165663A (ja) データ処理装置
JPH0554141B2 (ja)
JPS59172044A (ja) 命令制御方式
JPH05250263A (ja) 仮想プロセッサ方式及び不揮発化記憶方式
JPH07104834B2 (ja) 処理装置間ロック制御システム
JPH0713865A (ja) キャッシュメモリ制御システム
Neumann Disk-based program swapping in 8080-based microcomputers
JPH05204758A (ja) マイクロプロセッサおよびそのメモリ制御方法
JPH0795288B2 (ja) マイクロコンピュータ
JPH0216652A (ja) ミッシングページ処理方式