JPH05165606A - デジタル除算方法及びデジタル除算器 - Google Patents
デジタル除算方法及びデジタル除算器Info
- Publication number
- JPH05165606A JPH05165606A JP3330712A JP33071291A JPH05165606A JP H05165606 A JPH05165606 A JP H05165606A JP 3330712 A JP3330712 A JP 3330712A JP 33071291 A JP33071291 A JP 33071291A JP H05165606 A JPH05165606 A JP H05165606A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- dividend
- data
- substitution
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 予め固定された自然数を除数として、高速の
整数除算演算を行うディジタル除算方法及びディジタル
除算器を提供することを目的とする。 【構成】 Ｎビットの任意の被除数ＤＤをＭビットの固
定値の除数ＤＱで除算演算するものとし、被除数ＤＤを
除数ＤＱのビット数Ｍに対応してブロック分割し、各ブ
ロックに対応して参照変数と置換変数からなる置換デー
タを配列してなる置換マップを予め作成しておき、被除
数ＤＤが与えられると、その被除数ＤＤの上位Ｎ−Ｍ＋
１ビットで示される順番の置換データの参照変数と置換
変数に基づいて真の商ＲＤを求めるようにした。
整数除算演算を行うディジタル除算方法及びディジタル
除算器を提供することを目的とする。 【構成】 Ｎビットの任意の被除数ＤＤをＭビットの固
定値の除数ＤＱで除算演算するものとし、被除数ＤＤを
除数ＤＱのビット数Ｍに対応してブロック分割し、各ブ
ロックに対応して参照変数と置換変数からなる置換デー
タを配列してなる置換マップを予め作成しておき、被除
数ＤＤが与えられると、その被除数ＤＤの上位Ｎ−Ｍ＋
１ビットで示される順番の置換データの参照変数と置換
変数に基づいて真の商ＲＤを求めるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、予め固定された自然数
を除数として、高速の除算演算を行うデジタル除算方法
及びデジタル除算器に関する。
を除数として、高速の除算演算を行うデジタル除算方法
及びデジタル除算器に関する。
【０００２】
【従来の技術】近年、画像処理や各種の計測データ等を
処理するのに統計演算等の数学的演算手法を適用するこ
とが知られている。このような演算手法は、超大型コン
ピュータを使用したコンピュータプログラムを駆使して
極めて高度のデータ処理を行う科学技術分野に適用され
るのみならず、民生品等の身近な電子機器にも適用され
ている。
処理するのに統計演算等の数学的演算手法を適用するこ
とが知られている。このような演算手法は、超大型コン
ピュータを使用したコンピュータプログラムを駆使して
極めて高度のデータ処理を行う科学技術分野に適用され
るのみならず、民生品等の身近な電子機器にも適用され
ている。
【０００３】そして、民生品等の電子機器にこのような
演算手法を適用する場合には、マイクロコンピュータを
内蔵し、処理すべきデータをコンピュータプログラムに
よって演算処理することが最も一般的となっている。
演算手法を適用する場合には、マイクロコンピュータを
内蔵し、処理すべきデータをコンピュータプログラムに
よって演算処理することが最も一般的となっている。
【０００４】しかしながら、典型的な例として、ビデオ
カメラ等で撮像して得られる画像データを、統計的に処
理して画質の優れた再生画像をリアルタイムで再生する
ような高速の処理を必要とする画像機器にあっては、マ
イクロコンピュータによるプログラム演算では処理が遅
すぎる問題がある。
カメラ等で撮像して得られる画像データを、統計的に処
理して画質の優れた再生画像をリアルタイムで再生する
ような高速の処理を必要とする画像機器にあっては、マ
イクロコンピュータによるプログラム演算では処理が遅
すぎる問題がある。
【０００５】特に、画像処理においては一つの固定され
た除数で多量の被除数に対し除算を実行することがあ
り、この除算演算をプログラム演算で処理することが遅
延を招来する最大の原因となっていた。
た除数で多量の被除数に対し除算を実行することがあ
り、この除算演算をプログラム演算で処理することが遅
延を招来する最大の原因となっていた。
【０００６】そこで、マイクロコンピュータによるプロ
グラム演算を使用しないで、高速の除算演算を実現する
ことが望まれ、従来、次のような手段を適用することが
知られている。
グラム演算を使用しないで、高速の除算演算を実現する
ことが望まれ、従来、次のような手段を適用することが
知られている。
【０００７】第１の従来例としては、図６に示すよう
に、被除数ＤＤと除数ＤＱの除算演算を行い、その演算
結果である商ＲＤを求めるために、ＡＬＵ等の論理演算
機能を有する論理回路を内蔵する除算器１が用いられて
いた。
に、被除数ＤＤと除数ＤＱの除算演算を行い、その演算
結果である商ＲＤを求めるために、ＡＬＵ等の論理演算
機能を有する論理回路を内蔵する除算器１が用いられて
いた。
【０００８】第２の従来例としては、図７に示すよう
に、被除数ＤＤと除数ＤＱに対応する商ＲＤの値を、予
め読出専用メモリ等を適用したルックアップテーブル２
に記憶しておき、被除数ＤＤを上位Ｎビット、除数ＤＱ
を下位ＭビットとするＮ＋Ｍビットの参照データＡＤを
ルックアップテーブル２へのアドレスデータとして供給
することにより、その被除数ＤＤと除数ＤＱに対応する
商ＲＤを読み出すことができる構成としたものが知られ
ている。
に、被除数ＤＤと除数ＤＱに対応する商ＲＤの値を、予
め読出専用メモリ等を適用したルックアップテーブル２
に記憶しておき、被除数ＤＤを上位Ｎビット、除数ＤＱ
を下位ＭビットとするＮ＋Ｍビットの参照データＡＤを
ルックアップテーブル２へのアドレスデータとして供給
することにより、その被除数ＤＤと除数ＤＱに対応する
商ＲＤを読み出すことができる構成としたものが知られ
ている。
【０００９】
【発明が解決しようとする課題】しかしながら、第１の
従来例を適用した電子機器にあっては、除算演算のため
だけに用いる専用の除算器が必要となり、ＡＬＵ等に比
べ非常に大きな回路となるにもかかわらず除算演算を必
要としない動作時には不要となることから、この除算器
の利用効率が低い問題がある。
従来例を適用した電子機器にあっては、除算演算のため
だけに用いる専用の除算器が必要となり、ＡＬＵ等に比
べ非常に大きな回路となるにもかかわらず除算演算を必
要としない動作時には不要となることから、この除算器
の利用効率が低い問題がある。
【００１０】第２の従来例を適用した場合には、被除数
ＤＤと除数ＤＱの全ての組合せに対応する商ＲＤのデー
タを予め記憶しておくので極めて膨大なメモリ容量が必
要となり、例えば、被除数ＤＤがＮビット、除数ＤＱが
Ｍビットのバイナリーデータであるとすれば、２N+M ワ
ードのメモリ容量を必要とする。このように、第２の従
来例は、極めて規模の限定された小規模の除算手段とし
てしか利用することができない。
ＤＤと除数ＤＱの全ての組合せに対応する商ＲＤのデー
タを予め記憶しておくので極めて膨大なメモリ容量が必
要となり、例えば、被除数ＤＤがＮビット、除数ＤＱが
Ｍビットのバイナリーデータであるとすれば、２N+M ワ
ードのメモリ容量を必要とする。このように、第２の従
来例は、極めて規模の限定された小規模の除算手段とし
てしか利用することができない。
【００１１】本発明は、このような従来の課題に鑑みて
なされたものであり、極めて高速の除算演算を実現し、
高速の除算演算を必要としないときには通常のメモリと
して使用でき、且つ小規模の回路で実現することができ
る除数固定型デジタル整数除算方法及びデジタル除算器
を提供することを目的とする。
なされたものであり、極めて高速の除算演算を実現し、
高速の除算演算を必要としないときには通常のメモリと
して使用でき、且つ小規模の回路で実現することができ
る除数固定型デジタル整数除算方法及びデジタル除算器
を提供することを目的とする。
【００１２】
【課題を解決するための手段】このような目的を達成す
るために本発明は、被除数ＤＤをＮビットで表される任
意のバイナリーデータ、除数ＤＱをＭ（Ｎ≧Ｍ）ビット
で表される固定値のバイナリーデータとして除算演算を
行うものであり、被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ 又は、ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ＝２N-M+1 −１、０≦ｊ＝２M-1 −１） とし、被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロ
ックに分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換マップを予め作
成し、任意の被除数ＤＤに対して実際の除算演算を行う
際に、変数ｉに対応する参照変数ｋ（ｉ）と置換変数ｄ
（ｉ）の置換データおよび変数ｊを参照して、商ＲＤ
を、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ（ｉ）の場合〕、 ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ（ｉ）の場合〕、 の条件に基づいて求めるようにした。
るために本発明は、被除数ＤＤをＮビットで表される任
意のバイナリーデータ、除数ＤＱをＭ（Ｎ≧Ｍ）ビット
で表される固定値のバイナリーデータとして除算演算を
行うものであり、被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ 又は、ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ＝２N-M+1 −１、０≦ｊ＝２M-1 −１） とし、被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロ
ックに分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換マップを予め作
成し、任意の被除数ＤＤに対して実際の除算演算を行う
際に、変数ｉに対応する参照変数ｋ（ｉ）と置換変数ｄ
（ｉ）の置換データおよび変数ｊを参照して、商ＲＤ
を、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ（ｉ）の場合〕、 ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ（ｉ）の場合〕、 の条件に基づいて求めるようにした。
【００１３】
【作用】このような除算手段によれば、被除数ＤＤを除
数ＤＱのビット数Ｍに対応してブロック分割し、各ブロ
ックに対応して参照変数と置換変数からなる置換データ
を配列してなる置換マップを予め作成しておき、被除数
ＤＤが与えられると、その被除数ＤＤの上位Ｎ−Ｍ＋１
ビットで示される順番の置換データの参照変数と置換変
数に基づいて真の商ＲＤを求めるので、高速演算が可能
となり、且つ置換マップを半導体メモリ等で実現する場
合には、大幅なメモリ容量の低減化が可能となる。
数ＤＱのビット数Ｍに対応してブロック分割し、各ブロ
ックに対応して参照変数と置換変数からなる置換データ
を配列してなる置換マップを予め作成しておき、被除数
ＤＤが与えられると、その被除数ＤＤの上位Ｎ−Ｍ＋１
ビットで示される順番の置換データの参照変数と置換変
数に基づいて真の商ＲＤを求めるので、高速演算が可能
となり、且つ置換マップを半導体メモリ等で実現する場
合には、大幅なメモリ容量の低減化が可能となる。
【００１４】
【実施例】以下、本発明の一実施例を図面と共に説明す
る。まず、デジタル整数除算の演算原理を説明する。
る。まず、デジタル整数除算の演算原理を説明する。
【００１５】まず、第１条件として、図１に示すよう
に、除算演算に適用可能な被除数ＤＤをＮビットで表さ
れる任意のバイナリーデータ、除数ＤＱをＭ（ＭはＭ≦
Ｎなる任意の数）ビットで表される固定値のバイナリー
データであるものとする。したがって、被除数ＤＤは、
０から２N −１までの２N 個の非負の整数値、除数ＤＱ
は２M-1 から２M −１までのうちの何れか１つの正の整
数値である。
に、除算演算に適用可能な被除数ＤＤをＮビットで表さ
れる任意のバイナリーデータ、除数ＤＱをＭ（ＭはＭ≦
Ｎなる任意の数）ビットで表される固定値のバイナリー
データであるものとする。したがって、被除数ＤＤは、
０から２N −１までの２N 個の非負の整数値、除数ＤＱ
は２M-1 から２M −１までのうちの何れか１つの正の整
数値である。
【００１６】次に、第２条件として、０から２N −１ま
での被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ ……（１） の式で表すものとする。ここで、変数ｉとｊは、 ０≦ｉ≦２N-M+1 −１ ……（２） ０≦ｊ≦２M-1 −１ ……（３） の関係式で示される。
での被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ ……（１） の式で表すものとする。ここで、変数ｉとｊは、 ０≦ｉ≦２N-M+1 −１ ……（２） ０≦ｊ≦２M-1 −１ ……（３） の関係式で示される。
【００１７】そして、この関係式（１）〜（３）に着目
することにより、０から２N −１までの２N 個の被除数
ＤＤを、２M-1 個（即ち、ｊ＋１個）ずつ、２N-M+1 個
（即ち、ｉ＋１個）のブロックに分けて処理する。
することにより、０から２N −１までの２N 個の被除数
ＤＤを、２M-1 個（即ち、ｊ＋１個）ずつ、２N-M+1 個
（即ち、ｉ＋１個）のブロックに分けて処理する。
【００１８】このことは、図１に示すＮビットの被除数
ＤＤを、Ｎ−Ｍ＋１ビットの上位ビットデータＭＤと、
Ｍ−１ビットの下位ビットデータＬＤとに分け、上位ビ
ットデータＭＤで表される０から２N-M+1 −１までの２
N-M+1 個のブロックに分けることに相当する。又、変数
ｉはブロックの順番を示し、ｊは各ブロックに含まれる
被除数の順番を表すこととなる。
ＤＤを、Ｎ−Ｍ＋１ビットの上位ビットデータＭＤと、
Ｍ−１ビットの下位ビットデータＬＤとに分け、上位ビ
ットデータＭＤで表される０から２N-M+1 −１までの２
N-M+1 個のブロックに分けることに相当する。又、変数
ｉはブロックの順番を示し、ｊは各ブロックに含まれる
被除数の順番を表すこととなる。
【００１９】次に、第３条件として、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ……（４） の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）を予め求めておく。
（ｉ）と置換変数ｄ（ｉ）を予め求めておく。
【００２０】このことは、変数ｉで示す各ブロック毎
に、図２に示すような参照変数ｋ（ｉ）と置換変数ｄ
（ｉ）を含む置換データ群を予め作成することに相当す
る。
に、図２に示すような参照変数ｋ（ｉ）と置換変数ｄ
（ｉ）を含む置換データ群を予め作成することに相当す
る。
【００２１】そして、第４条件として、任意の被除数Ｄ
Ｄに対して実際の除算演算を行う際に、上記式（１）〜
（３）で得られる変数ｉに対応する参照変数ｋ（ｉ）置
換変数ｄ（ｉ）の置換データおよび変数ｊを参照し、商
ＲＤを、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ(i) の場合〕 ……（５） ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ(i) の場合〕 ……（６） の関係式に基づいて求める。尚、式（６）の等式が成り
立つ場合は、ちょうど割り切れる場合である。
Ｄに対して実際の除算演算を行う際に、上記式（１）〜
（３）で得られる変数ｉに対応する参照変数ｋ（ｉ）置
換変数ｄ（ｉ）の置換データおよび変数ｊを参照し、商
ＲＤを、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ(i) の場合〕 ……（５） ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ(i) の場合〕 ……（６） の関係式に基づいて求める。尚、式（６）の等式が成り
立つ場合は、ちょうど割り切れる場合である。
【００２２】このように、本発明の除算原理によれば、
上記式（１）〜（４）に基づいて、任意の被除数ＤＤに
対応する置換データ群を予め準備しておき、実際の除算
演算では、被除数ＤＤに対応する置換データを変数ｉを
介して参照し、更に、上記式（５）（６）の条件に基づ
いて商ＲＤを求める。
上記式（１）〜（４）に基づいて、任意の被除数ＤＤに
対応する置換データ群を予め準備しておき、実際の除算
演算では、被除数ＤＤに対応する置換データを変数ｉを
介して参照し、更に、上記式（５）（６）の条件に基づ
いて商ＲＤを求める。
【００２３】次に、かかる第１〜第４の条件にしたがっ
て、除算演算を行う手順を図１〜図３に基づいて詳述す
る。
て、除算演算を行う手順を図１〜図３に基づいて詳述す
る。
【００２４】はじめに置換データの作成について説明す
る。被除数ＤＤがＮビットのバイナリーデータ、除数Ｄ
ＱがＭビットのバイナリーデータであるので、０から２
N −１の２N 個の被除数ＤＤを、２M-1 個ずつのブロッ
クに均等に分割する。
る。被除数ＤＤがＮビットのバイナリーデータ、除数Ｄ
ＱがＭビットのバイナリーデータであるので、０から２
N −１の２N 個の被除数ＤＤを、２M-1 個ずつのブロッ
クに均等に分割する。
【００２５】この結果、図３の分割マップに示すよう
に、最初の第０ブロックに含まれる２M-1 個の被除数Ｄ
Ｄは、０，１，２，……，ｊ，……，２M-1 −１とな
り、次の第１ブロックに含まれる２M-1 個の被除数ＤＤ
は、２M-1 ，………，２M-1 ＋２M-1 −１となり、第ｉ
ブロックに含まれる２M-1 個の被除数ＤＤは、２M-1 ×
ｉ，……，２M-1 ×ｉ＋２M-1 −１となり、最後の第２
N-M+1 −１ブロックに含まれる２M-1 個の被除数ＤＤ
は、２M-1 ×（２N-M+1 −１），……，２M-1 ×（２
N-M+1 −１）＋２M-1 −１となる。但し、各ブロックの
順番は上記式（２）のｉで表される。
に、最初の第０ブロックに含まれる２M-1 個の被除数Ｄ
Ｄは、０，１，２，……，ｊ，……，２M-1 −１とな
り、次の第１ブロックに含まれる２M-1 個の被除数ＤＤ
は、２M-1 ，………，２M-1 ＋２M-1 −１となり、第ｉ
ブロックに含まれる２M-1 個の被除数ＤＤは、２M-1 ×
ｉ，……，２M-1 ×ｉ＋２M-1 −１となり、最後の第２
N-M+1 −１ブロックに含まれる２M-1 個の被除数ＤＤ
は、２M-1 ×（２N-M+1 −１），……，２M-1 ×（２
N-M+1 −１）＋２M-1 −１となる。但し、各ブロックの
順番は上記式（２）のｉで表される。
【００２６】次に、全ての各ブロックの先頭の数０〜２
M-1 ×Ｚを除数ＤＱで割り算することにより、夫々の被
除数ＤＤに対応する商ｋ（０）〜ｋ（Ｚ）を求める。
尚、Ｚ＝２N-M+1 −１であり、ｋ（Ｚ）は第２N-M+1 −
１番目の商である。
M-1 ×Ｚを除数ＤＱで割り算することにより、夫々の被
除数ＤＤに対応する商ｋ（０）〜ｋ（Ｚ）を求める。
尚、Ｚ＝２N-M+1 −１であり、ｋ（Ｚ）は第２N-M+1 −
１番目の商である。
【００２７】ここで注目すべきことは、これらの商ｋの
値をブロック毎に考察すると、固有の１個の商ｋのみが
対応するブロックと、固有の２個の商ｋが対応するブロ
ックが存在する。そして、固有の２個の商ｋが対応する
ブロックでは、必ず、そのブロックの先頭に位置する被
除数ＤＤを除数ＤＱで割り算して得られる商ｋと、その
商ｋに１を加算した値（即ち、ｋ＋１）となる。
値をブロック毎に考察すると、固有の１個の商ｋのみが
対応するブロックと、固有の２個の商ｋが対応するブロ
ックが存在する。そして、固有の２個の商ｋが対応する
ブロックでは、必ず、そのブロックの先頭に位置する被
除数ＤＤを除数ＤＱで割り算して得られる商ｋと、その
商ｋに１を加算した値（即ち、ｋ＋１）となる。
【００２８】例えば、図３中の第ｉブロック内の被除数
ＤＤ、即ち、２M-1 ×ｉ，………，２M-1 ×ｉ＋２M-1
−１において、先頭の被除数（２M-1 −１）×ｉから第
２M-1 −２番目の被除数２M-1 ×ｉ＋２M-1 −２のそれ
ぞれに対応する商が一律にｋ（ｉ）であり、第２M-1 −
１番目の被除数２M-1 ×ｉ＋２M-1 −１がｋ’（ｉ）で
あるとすると、必ず、ｋ’（ｉ）＝ｋ（ｉ）＋１の関係
が成立しており、他のブロックにおいても同様の関係が
成り立っている。
ＤＤ、即ち、２M-1 ×ｉ，………，２M-1 ×ｉ＋２M-1
−１において、先頭の被除数（２M-1 −１）×ｉから第
２M-1 −２番目の被除数２M-1 ×ｉ＋２M-1 −２のそれ
ぞれに対応する商が一律にｋ（ｉ）であり、第２M-1 −
１番目の被除数２M-1 ×ｉ＋２M-1 −１がｋ’（ｉ）で
あるとすると、必ず、ｋ’（ｉ）＝ｋ（ｉ）＋１の関係
が成立しており、他のブロックにおいても同様の関係が
成り立っている。
【００２９】このような関係に着目して、各ブロックの
先頭の被除数ＤＤに対応する商ｋを各ブロックを代表す
る参照変数ｋとし、更に、全てが同一値の参照変数ｋと
なるブロックについては置換変数ｄの値を２M-1 とし、
同一ブロック内で参照変数ｋが２個存在する場合には、
その参照変数ｋの値が変化するときの被除数ＤＤのブロ
ック内における順番を置換変数ｄとする。
先頭の被除数ＤＤに対応する商ｋを各ブロックを代表す
る参照変数ｋとし、更に、全てが同一値の参照変数ｋと
なるブロックについては置換変数ｄの値を２M-1 とし、
同一ブロック内で参照変数ｋが２個存在する場合には、
その参照変数ｋの値が変化するときの被除数ＤＤのブロ
ック内における順番を置換変数ｄとする。
【００３０】そして、各ブロック毎の参照変数ｋとそれ
に対応する置換変数ｄからなる置換データ（図２参照）
をブロックの順番に準じて配列して成る置換マップを作
成する。
に対応する置換変数ｄからなる置換データ（図２参照）
をブロックの順番に準じて配列して成る置換マップを作
成する。
【００３１】次に、実際の除算演算を行う場合、被除数
ＤＤの上位ビットＭＤで示される順番ｉの置換データを
置換マップから参照し、更に、演算手段３において、被
除数ＤＤの下位ビットＬＤよりなる値ｊと該置換データ
中の置換変数ｄの大小関係を比較し、ｊ＜ｄの場合に
は、参照変数ｋを除算結果である商ＲＤとし、ｊ≧ｄの
場合には、ｋ＋１を除算結果である商ＲＤとする。
ＤＤの上位ビットＭＤで示される順番ｉの置換データを
置換マップから参照し、更に、演算手段３において、被
除数ＤＤの下位ビットＬＤよりなる値ｊと該置換データ
中の置換変数ｄの大小関係を比較し、ｊ＜ｄの場合に
は、参照変数ｋを除算結果である商ＲＤとし、ｊ≧ｄの
場合には、ｋ＋１を除算結果である商ＲＤとする。
【００３２】このように、被除数ＤＤを除数ＤＱのビッ
ト数Ｍに対応してブロック分割し、各ブロックに対応し
て参照変数ｋと置換変数ｄからなる置換データを配列し
てなる置換マップを予め作成しておき、被除数ＤＤが与
えられると、その被除数ＤＤの上位Ｎ−Ｍ＋１ビットで
示される順番ｉの置換データの参照変数ｋと置換変数ｄ
に基づいて真の商ＲＤを求めるようにすることで、高速
演算が可能となり、且つ置換マップを半導体メモリ等で
実現する場合には、大幅なメモリ容量の低減化が可能と
なる。
ト数Ｍに対応してブロック分割し、各ブロックに対応し
て参照変数ｋと置換変数ｄからなる置換データを配列し
てなる置換マップを予め作成しておき、被除数ＤＤが与
えられると、その被除数ＤＤの上位Ｎ−Ｍ＋１ビットで
示される順番ｉの置換データの参照変数ｋと置換変数ｄ
に基づいて真の商ＲＤを求めるようにすることで、高速
演算が可能となり、且つ置換マップを半導体メモリ等で
実現する場合には、大幅なメモリ容量の低減化が可能と
なる。
【００３３】また、本発明に次の手順を加えることによ
り、余りを正確に得ることができる。
り、余りを正確に得ることができる。
【００３４】前記置換変数ｄ（ｉ）の置換データと変数
ｊより、余りＰを Ｐ＝ＤＱ−ｊ＋ｄ（ｉ） …（７） ［但し、ｊ＜ｄ（ｉ）の場合］ Ｐ＝ｊ−ｄ（ｉ） …（８） ［但し、ｊ≧ｄ（ｉ）の場合］ の関係式により求める。
ｊより、余りＰを Ｐ＝ＤＱ−ｊ＋ｄ（ｉ） …（７） ［但し、ｊ＜ｄ（ｉ）の場合］ Ｐ＝ｊ−ｄ（ｉ） …（８） ［但し、ｊ≧ｄ（ｉ）の場合］ の関係式により求める。
【００３５】更に、具体的な演算例を図４に基づいて説
明することにより、本発明の演算原理をより平易に説明
する。
明することにより、本発明の演算原理をより平易に説明
する。
【００３６】被除数ＤＤは５ビットの任意バイナリーデ
ータ、除数ＤＱは固定値５であるとすると、被除数ＤＤ
は０〜３１の数値、除数ＤＱは３ビットのバイナリーデ
ータである。
ータ、除数ＤＱは固定値５であるとすると、被除数ＤＤ
は０〜３１の数値、除数ＤＱは３ビットのバイナリーデ
ータである。
【００３７】したがって、０〜３１の被除数ＤＤを、上
記式（２）から、８個（即ち、２N- M+1 個）のブロック
に分割する。又、各ブッロック内の被除数ＤＤの数は、
上記式（３）から、４個（即ち、２M-1 個）となる。
記式（２）から、８個（即ち、２N- M+1 個）のブロック
に分割する。又、各ブッロック内の被除数ＤＤの数は、
上記式（３）から、４個（即ち、２M-1 個）となる。
【００３８】次に、各ブロックの先頭に位置する被除数
０，４，８，１２，１６，２０，２４，２８の夫々を除
数５で除算して得られる商は、０，０，１，２，３，
４，５となり、これらの商を各ブロックに対する参照変
数ｋ（０）〜ｋ（７）とする。
０，４，８，１２，１６，２０，２４，２８の夫々を除
数５で除算して得られる商は、０，０，１，２，３，
４，５となり、これらの商を各ブロックに対する参照変
数ｋ（０）〜ｋ（７）とする。
【００３９】更に、第０ブロック、第４ブロック及び第
５ブロックは１個の商のみが対応するので、置換変数ｄ
（０）、ｄ（４）とｄ（５）を４とする。残余のブロッ
クでは２個の商が存在するので、夫々のブロックにおい
て商の値が変化する順位を置換変数とすることにより、
ｄ（１）＝１、ｄ（２）＝２、ｄ（３）＝３、ｄ（６）
＝１、ｄ（７）＝２とする。
５ブロックは１個の商のみが対応するので、置換変数ｄ
（０）、ｄ（４）とｄ（５）を４とする。残余のブロッ
クでは２個の商が存在するので、夫々のブロックにおい
て商の値が変化する順位を置換変数とすることにより、
ｄ（１）＝１、ｄ（２）＝２、ｄ（３）＝３、ｄ（６）
＝１、ｄ（７）＝２とする。
【００４０】次に、各ブロックの順番に合わせて、置換
変数ｋ（０）〜ｋ（７）及び置換変数ｄ（０）〜ｄ
（７）を配列することにより、置換マップを予め作成す
る。
変数ｋ（０）〜ｋ（７）及び置換変数ｄ（０）〜ｄ
（７）を配列することにより、置換マップを予め作成す
る。
【００４１】次に、実際の除算演算を行う際には、例え
ば、被除数ＤＤが３１であれば、図１に示す上位ビット
データＭＤはバイナリーの“１１１”であるから、第７
ブッロクが対応し、ｉが７となる。したがって、ｋ
（７）とｄ（７）の置換データを参照する。
ば、被除数ＤＤが３１であれば、図１に示す上位ビット
データＭＤはバイナリーの“１１１”であるから、第７
ブッロクが対応し、ｉが７となる。したがって、ｋ
（７）とｄ（７）の置換データを参照する。
【００４２】そして、演算手段３において、下位ビット
データＬＤと置換変数ｄ（７）を比較し、この場合に
は、ＬＤはバイナリーで“１１”であるので、上記式
（３）から、ｊ＝３となり、更に、ｄ（７）＝２である
ので、上記式（６）から、商ＲＤをｋ（７）＋１＝６と
して求める。
データＬＤと置換変数ｄ（７）を比較し、この場合に
は、ＬＤはバイナリーで“１１”であるので、上記式
（３）から、ｊ＝３となり、更に、ｄ（７）＝２である
ので、上記式（６）から、商ＲＤをｋ（７）＋１＝６と
して求める。
【００４３】又、他の具体例として、被除数ＤＤが１
８、除数ＤＱが５の場合を述べると、被除数ＤＤはバイ
ナリーの“１００１０”であるので、上位ビットデータ
ＭＤでが４となる。したがって、第４ブロックに対応す
る置換マップ中の参照変数ｋ（４）と置換変数ｄ（４）
を参照する。更に、下位ビットデータＬＤはバイナリー
の“１０”であるので、上記式（３）からｊ＝２とな
り、参照変数ｄ（４）＝４とｊの値の大小関係を比較す
ると、ｊ＜ｄ（４）であるので、上記式（５）の条件か
ら、演算結果である商ＲＤをｋ（４）＝３として求め
る。
８、除数ＤＱが５の場合を述べると、被除数ＤＤはバイ
ナリーの“１００１０”であるので、上位ビットデータ
ＭＤでが４となる。したがって、第４ブロックに対応す
る置換マップ中の参照変数ｋ（４）と置換変数ｄ（４）
を参照する。更に、下位ビットデータＬＤはバイナリー
の“１０”であるので、上記式（３）からｊ＝２とな
り、参照変数ｄ（４）＝４とｊの値の大小関係を比較す
ると、ｊ＜ｄ（４）であるので、上記式（５）の条件か
ら、演算結果である商ＲＤをｋ（４）＝３として求め
る。
【００４４】尚、以上に説明した除算演算の原理によれ
ば、除算演算によって割り切れない余りについては単に
切り捨てるが、小数点以下の結果を四捨五入して得られ
る商ＲＤを求めることもできる。
ば、除算演算によって割り切れない余りについては単に
切り捨てるが、小数点以下の結果を四捨五入して得られ
る商ＲＤを求めることもできる。
【００４５】これは、上記式（１）で設定される被除数
ＤＤを、 ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ ……（１’） の関係を満足するものとし、この式（１’）と式（２）
ないし（４）の条件を満足する参照変数ｋと置換変数ｄ
から成る置換マップを作成することによって容易に実現
することができる。
ＤＤを、 ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ ……（１’） の関係を満足するものとし、この式（１’）と式（２）
ないし（４）の条件を満足する参照変数ｋと置換変数ｄ
から成る置換マップを作成することによって容易に実現
することができる。
【００４６】次に、かかる除算方法を適用したデジタル
除算器の一例を図５に基づいて説明する。
除算器の一例を図５に基づいて説明する。
【００４７】記憶部４は置換マップに相当し、読出専用
メモリ又はランダムアクセスメモリ等の半導体メモリで
形成されている。即ち、予め決められた除数ＤＱと所定
ビット数から成る全ての被除数ＤＤについて、上記第１
〜第３の条件にしたがって求めたブロック毎の参照変数
ｋと置換変数ｄを記憶している。又、各ブロックに対応
する参照変数ｋと置換変数ｄを１ワードずつの置換デー
タとして、アドレス順に記憶されている。そして、被除
数ＤＤの上位ビットデータＭＤを記憶部４のアドレスデ
ータとして供給している。
メモリ又はランダムアクセスメモリ等の半導体メモリで
形成されている。即ち、予め決められた除数ＤＱと所定
ビット数から成る全ての被除数ＤＤについて、上記第１
〜第３の条件にしたがって求めたブロック毎の参照変数
ｋと置換変数ｄを記憶している。又、各ブロックに対応
する参照変数ｋと置換変数ｄを１ワードずつの置換デー
タとして、アドレス順に記憶されている。そして、被除
数ＤＤの上位ビットデータＭＤを記憶部４のアドレスデ
ータとして供給している。
【００４８】この上位ビットデータＭＤで指定された記
憶部４中の置換データの内、アドレス指定された参照変
数ｋが半加算器５へ読み出され、置換変数ｄが比較器６
へ読み出される。
憶部４中の置換データの内、アドレス指定された参照変
数ｋが半加算器５へ読み出され、置換変数ｄが比較器６
へ読み出される。
【００４９】更に、比較器６には被除数ＤＤの下位ビッ
トデータＬＤが入力される。そして、比較器６は、下位
ビットデータＬＤと置換変数ｄの大小関係を判断し、下
位ビットデータＬＤが置換変数ｄと等しいかあるいはそ
れより大きい場合には、キャリービットａを半加算器５
に供給し、逆に下位ビットデータＬＤが置換変数ｄより
小さい場合には、キャリービットａを半加算器５に供給
しない。
トデータＬＤが入力される。そして、比較器６は、下位
ビットデータＬＤと置換変数ｄの大小関係を判断し、下
位ビットデータＬＤが置換変数ｄと等しいかあるいはそ
れより大きい場合には、キャリービットａを半加算器５
に供給し、逆に下位ビットデータＬＤが置換変数ｄより
小さい場合には、キャリービットａを半加算器５に供給
しない。
【００５０】そして、半加算器５は、参照変数ｋと比較
器６からのキャリービットａを加算演算し、演算結果で
ある商ＲＤのデータを出力する。
器６からのキャリービットａを加算演算し、演算結果で
ある商ＲＤのデータを出力する。
【００５１】このような構成のディジタル除算器によれ
ば、上記第１〜第３の条件を満足するデータを予め記憶
部４に格納しておき、上記第４の条件〔即ち、上記式
（５）（６）の条件〕に基づく判断及び演算を比較器６
と半加算器５が実現している。
ば、上記第１〜第３の条件を満足するデータを予め記憶
部４に格納しておき、上記第４の条件〔即ち、上記式
（５）（６）の条件〕に基づく判断及び演算を比較器６
と半加算器５が実現している。
【００５２】そして、極めて簡素な構成で実現すること
ができると共に、極めて高速の除算演算を行うことがで
き、更に、記憶部４のメモリ容量を大幅に低減すること
が可能となる。
ができると共に、極めて高速の除算演算を行うことがで
き、更に、記憶部４のメモリ容量を大幅に低減すること
が可能となる。
【００５３】例えば、被除数ＤＤがＮビット、除数ＤＱ
がＭビットであれば、上記第２の従来例のようなルック
アップテーブルを適用した除算手段によれば、２N+M ワ
ードのメモリ容量を必要とするのに対し、本実施例によ
れば、２N-M+1 ワードで済むことから、メモリ容量を２
(2M-1)分の１に大幅低減することができる。
がＭビットであれば、上記第２の従来例のようなルック
アップテーブルを適用した除算手段によれば、２N+M ワ
ードのメモリ容量を必要とするのに対し、本実施例によ
れば、２N-M+1 ワードで済むことから、メモリ容量を２
(2M-1)分の１に大幅低減することができる。
【００５４】又、このデジタル除算器は、マイクロコン
ピュータシステム内に設けられているメモリの一部を記
憶部４に共用することで実現可能となることから、マイ
クロコンピュータシステムで制御される電子機器へ容易
に適用でき、極めて汎用性に富んでいる。
ピュータシステム内に設けられているメモリの一部を記
憶部４に共用することで実現可能となることから、マイ
クロコンピュータシステムで制御される電子機器へ容易
に適用でき、極めて汎用性に富んでいる。
【００５５】尚、上記式（１）の条件に代えて上記式
（１’）を適用して得られる置換データを記憶部４に予
め格納しておくことにより、少数点以下の値を四捨五入
した商ＲＤを求めることができる。
（１’）を適用して得られる置換データを記憶部４に予
め格納しておくことにより、少数点以下の値を四捨五入
した商ＲＤを求めることができる。
【００５６】又、この実施例におけるデジタル除算器で
は、比較器と半加算器を適用したが、同等の機能を有す
る電子回路を適用したり、ファームウェアあるいはソフ
トウェア等を適用してもよい。
は、比較器と半加算器を適用したが、同等の機能を有す
る電子回路を適用したり、ファームウェアあるいはソフ
トウェア等を適用してもよい。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
被除数ＤＤを除数ＤＱのビット数Ｍに対応してブロック
分割し、各ブロックに対応して参照変数と置換変数から
なる置換データを配列してなる置換マップを予め作成し
ておき、被除数ＤＤが与えられると、その被除数ＤＤの
上位Ｎ−Ｍ＋１ビットで示される順番の置換データの参
照変数と置換変数に基づいて真の商ＲＤを求めるので、
高速演算が可能となり、且つ置換マップを半導体メモリ
等で実現する場合には、大幅なメモリ容量の低減化が可
能となる。
被除数ＤＤを除数ＤＱのビット数Ｍに対応してブロック
分割し、各ブロックに対応して参照変数と置換変数から
なる置換データを配列してなる置換マップを予め作成し
ておき、被除数ＤＤが与えられると、その被除数ＤＤの
上位Ｎ−Ｍ＋１ビットで示される順番の置換データの参
照変数と置換変数に基づいて真の商ＲＤを求めるので、
高速演算が可能となり、且つ置換マップを半導体メモリ
等で実現する場合には、大幅なメモリ容量の低減化が可
能となる。
【００５８】又、この発明は、画像処理等のように多量
のデータを数学的に演算処理し、その演算結果に基づい
て各種動作を行う電子機器等において、リアルタイムで
高速演算を実現することができるので、極めて優れた効
果を発揮する。
のデータを数学的に演算処理し、その演算結果に基づい
て各種動作を行う電子機器等において、リアルタイムで
高速演算を実現することができるので、極めて優れた効
果を発揮する。
【図１】本発明による被除数と除数のデータ形式を示す
説明図である。
説明図である。
【図２】本発明における置換マップに含まれる参照変数
と置換変数からなる置換データのデータ形式を示す説明
図である。
と置換変数からなる置換データのデータ形式を示す説明
図である。
【図３】本発明の除算演算の原理を説明するための説明
図である。
図である。
【図４】本発明の除算演算の原理を具体的に説明するた
めの説明図である。
めの説明図である。
【図５】一実施例のデジタル除算器の構成を示す構成説
明図である。
明図である。
【図６】従来のデジタル除算器の一例を示す構成説明図
である。
である。
【図７】従来のデジタル除算器の他の例を示す構成説明
図である。
図である。
３…演算手段、４…記憶部、５…半加算器、６…比較
器、ＤＤ…被除数、ＤＱ…除数、ＲＤ…商、ｋ…参照変
数、ｄ…置換変数。
器、ＤＤ…被除数、ＤＱ…除数、ＲＤ…商、ｋ…参照変
数、ｄ…置換変数。
Claims (4)
- 【請求項１】 被除数ＤＤをＮビットで表される任意の
非負の整数のバイナリーデータ、除数ＤＱをＭ（Ｎ≧
Ｍ）ビットで表される固定値の正の整数のバイナリーデ
ータとし、 被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ＝２N-M+1 −１、０≦ｊ≦２M-1 −１） とし、 被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロックに
分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換マップを予め作
成し、 任意の被除数ＤＤに対して実際の除算演算を行う際に、
変数ｉ対応する参照変数ｋ（ｉ）と置換変数ｄ（ｉ）の
置換データ及び変数ｊを参照し、 商ＲＤを、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ（ｉ）の場合〕、 ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ（ｉ）の場合〕、 の条件に基づいて求める、デジタル除算方法。 - 【請求項２】 被除数ＤＤをＮビットで表される任意の
非負の整数のバイナリーデータ、除数ＤＱをＭ（Ｎ≧
Ｍ）ビットで表される固定値の正の整数のバイナリーデ
ータとし、 被除数ＤＤを、 ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ≦２N-M+1 −１、０≦ｊ≦２M-1 −１） とし、 被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロックに
分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換マップを予め作
成し、 任意の被除数ＤＤに対して実際の除算演算を行う際に、
変数ｉに対応する参照変数ｋ（ｉ）と置換変数ｄ（ｉ）
の置換データおよび変数ｊを参照し、 商ＲＤを、 ＲＤ＝ｋ（ｉ） 〔但し、ｊ＜ｄ（ｉ）の場合〕 ＲＤ＝ｋ（ｉ）＋１ 〔但し、ｊ≧ｄ（ｉ）の場合〕 の条件に基づいて求める、デジタル除算方法。 - 【請求項３】 被除数ＤＤをＮビットで表される任意の
非負の整数のバイナリーデータ、除数ＤＱをＭ（Ｎ≧
Ｍ）ビットで表される固定値の正の整数のバイナリーデ
ータとする除算演算を行うデジタル除算器において、 被除数ＤＤを、 ＤＤ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ≦２N-M+1 −１、０≦ｊ≦２M-1 −１） とし、 被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロックに
分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換データを予め記
憶すると共に、被除数ＤＤのＮ−Ｍ＋１ビットの上位デ
ータＭＤである変数ｉをアドレスデータとして入力する
ことにより、上位データＭＤに対応する参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）を出力する記憶手段と、 被除数ＤＤのＭ−１ビットの下位データＬＤである変数
ｊと該記憶手段から出力された上記置換変数ｄ（ｉ）と
の大小関係を比較し、変数ｊが置換変数ｄ（ｉ）より大
きいか又は等しいときにキャリーデータａを出力する比
較器と、 該キャリーデータａが出力されないと、上記記憶手段か
ら出力された参照変数ｋ（ｉ）を商ＲＤとし、該キャリ
ーデータａが出力されると、上記記憶手段から出力され
た参照変数ｋ（ｉ）に１を加算した値を商ＲＤとして出
力する半加算器と、を具備するデジタル除算器。 - 【請求項４】 被除数ＤＤをＮビットで表される任意の
非負の整数のバイナリーデータ、除数ＤＱをＭ（Ｎ≧
Ｍ）ビットで表される固定値の正の整数のバイナリーデ
ータとする除算演算を行うデジタル除算器において、 被除数ＤＤを、 ＤＤ＋０．５×ＤＱ＝２M-1 ×ｉ＋ｊ （但し、０≦ｉ≦２N-M+1 −１、０≦ｊ≦２M-1 −１） とし、 被除数ＤＤを、２M-1 個ずつ、２N-M+1 個のブロックに
分け、更に、 ２M-1 ×ｉ＋ｄ（ｉ）＝（ｋ（ｉ）＋１）×ＤＱ の関係式を満足する、正の整数から成る参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）から成る置換データを予め記
憶すると共に、被除数ＤＤのＮ−Ｍ＋１ビットの上位デ
ータＭＤである変数ｉをアドレスデータとして入力する
ことにより、上位データＭＤに対応する参照変数ｋ
（ｉ）と置換変数ｄ（ｉ）を出力する記憶手段と、 被除数ＤＤのＭ−１ビットの下位データＬＤである変数
ｊと該記憶手段から出力された上記置換変数ｄ（ｉ）と
の大小関係を比較し、変数ｊが置換変数ｄ（ｉ）より大
きいか又は等しいときにキャリーデータａを出力する比
較器と、 該キャリーデータａが出力されないと、上記記憶手段か
ら出力された参照変数ｋ（ｉ）を商ＲＤとし、該キャリ
ーデータａが出力されると、上記記憶手段から出力され
た参照変数ｋ（ｉ）に１を加算した値を商ＲＤとして出
力する半加算器と、を具備するデジタル除算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330712A JP2554811B2 (ja) | 1991-12-13 | 1991-12-13 | デジタル除算方法及びデジタル除算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3330712A JP2554811B2 (ja) | 1991-12-13 | 1991-12-13 | デジタル除算方法及びデジタル除算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05165606A true JPH05165606A (ja) | 1993-07-02 |
| JP2554811B2 JP2554811B2 (ja) | 1996-11-20 |
Family
ID=18235722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3330712A Expired - Fee Related JP2554811B2 (ja) | 1991-12-13 | 1991-12-13 | デジタル除算方法及びデジタル除算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554811B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117742664A (zh) * | 2024-02-19 | 2024-03-22 | 粤港澳大湾区数字经济研究院(福田) | 基于gpu的求模方法、装置、设备及介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121930A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | データ処理装置 |
-
1991
- 1991-12-13 JP JP3330712A patent/JP2554811B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121930A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | データ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117742664A (zh) * | 2024-02-19 | 2024-03-22 | 粤港澳大湾区数字经济研究院(福田) | 基于gpu的求模方法、装置、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2554811B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02190928A (ja) | 除算器 | |
| WO2023178860A1 (zh) | 一种基于指数函数和softmax函数的优化方法、硬件系统及芯片 | |
| US3328767A (en) | Compact data lookup tables | |
| JPH0713741A (ja) | アルファ合成演算器 | |
| JPS61216024A (ja) | デジタル回路でレンジ変換を行うための方法および装置 | |
| JP2554811B2 (ja) | デジタル除算方法及びデジタル除算器 | |
| CN115827555A (zh) | 数据处理方法、计算机设备、存储介质和乘法器结构 | |
| US6470371B1 (en) | Parallel multiplier | |
| US5691930A (en) | Booth encoder in a binary multiplier | |
| CN111258542A (zh) | 乘法器、数据处理方法、芯片及电子设备 | |
| JPS6043742A (ja) | 可変長デ−タ読出し回路 | |
| JP2734438B2 (ja) | 乗算装置 | |
| KR0182169B1 (ko) | 로그값 계산회로 | |
| Rao et al. | A 32-Bit Altered Partial Product Multiplier for Low-Power and Low-Area Applications. | |
| Ko | A hardware divider for fixed-integer divisors which uses read-only memories | |
| JP2606580B2 (ja) | 数値データ演算方法 | |
| JP3390599B2 (ja) | 除算装置 | |
| JPH0315209B2 (ja) | ||
| JP3197186B2 (ja) | 半導体メモリを用いた乗算装置 | |
| Yuan | Resource-saving Design Scheme Based on Look-Up Table for Activation Functions | |
| JP2000122851A (ja) | 情報ランダム化方法とそのプログラムを記録した記憶媒体 | |
| Higginson et al. | On the computation of cyclic redundancy checks by program | |
| JPH0687259B2 (ja) | 画像転置方法と装置 | |
| JPH05110451A (ja) | 行列演算回路 | |
| JPH04100324A (ja) | 可変長符号の復号方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |