JPH0516530Y2 - - Google Patents

Info

Publication number
JPH0516530Y2
JPH0516530Y2 JP14905183U JP14905183U JPH0516530Y2 JP H0516530 Y2 JPH0516530 Y2 JP H0516530Y2 JP 14905183 U JP14905183 U JP 14905183U JP 14905183 U JP14905183 U JP 14905183U JP H0516530 Y2 JPH0516530 Y2 JP H0516530Y2
Authority
JP
Japan
Prior art keywords
voltage
comparator
vinoffset
resistors
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14905183U
Other languages
Japanese (ja)
Other versions
JPS6056279U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14905183U priority Critical patent/JPS6056279U/en
Publication of JPS6056279U publication Critical patent/JPS6056279U/en
Application granted granted Critical
Publication of JPH0516530Y2 publication Critical patent/JPH0516530Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 本考案は電源電圧の異常を監視する電圧監視回
路に関し、定電圧素子(ダイオード及びトランジ
スタのベースエミツタ間の順方向電圧を利用した
もの)少なくとも二つの抵抗との直列回路の両端
に監視される電圧を印加し、これら抵抗のいずれ
か一方の抵抗の両端電圧を電流密度の互いに異な
る増巾素子を用いた差動増巾器で構成されてなる
コンパレータの入力に与え、直流電圧の変化に応
じてコンパレータ出力が反転する様になし、然も
該定電圧素子と抵抗との直列回路の両端電圧が絶
対零度におけるSiエネルギーバンドギヤツプに相
当する電圧のn(整数に限定されない)倍のとき、
即ち二つの抵抗のいずれか一方の抵抗の両端電圧
とコンパレータのオフセツト入力電圧が一致した
ときに、コンパレータの出力が反転する様にする
事により、低消費電力の電圧監視回路を提供する
事を目的とする。
[Detailed description of the invention] The present invention relates to a voltage monitoring circuit that monitors abnormalities in the power supply voltage. A voltage to be monitored is applied to both ends, and the voltage across one of these resistors is applied to the input of a comparator consisting of a differential amplifier using amplifying elements with different current densities. The comparator output is inverted according to the change in voltage, and the voltage across the series circuit of the constant voltage element and the resistor is n (limited to an integer) of the voltage corresponding to the Si energy band gap at absolute zero. (not) when
In other words, the purpose is to provide a voltage monitoring circuit with low power consumption by inverting the output of the comparator when the voltage across either of the two resistors matches the offset input voltage of the comparator. shall be.

電圧監視回路はCPUを使用した装置で電源電
圧の異常変動によつて起る誤動作を防止する為の
システムリセツトや、電池等の消耗度を知るバツ
テリーチエツカ等に使用されているが、従来この
様な電圧監視回路は、基準電圧源とコンパレータ
とで構成されていた。
Voltage monitoring circuits are used in devices that use CPUs, such as system resets to prevent malfunctions caused by abnormal fluctuations in power supply voltage, and battery checkers to check the level of battery consumption. A typical voltage monitoring circuit consists of a reference voltage source and a comparator.

第1図は電圧監視回路の従来例を示す。1,2
は監視される電圧が印加される端子、3は基準電
圧源、R1,R2は被監視電圧を分圧する分圧抵
抗、4は2入力を有するコンパレータ、5はコン
パレータ4の出力端を夫々示す。
FIG. 1 shows a conventional example of a voltage monitoring circuit. 1,2
3 is a reference voltage source, R1 and R2 are voltage dividing resistors that divide the monitored voltage, 4 is a comparator having two inputs, and 5 is the output terminal of the comparator 4, respectively.

コンパレータ4は、基準電圧源3と抵抗R1,
R2による分圧電圧とを比較し、被監視電圧のあ
る電圧レベルを境としてオン・オフ動作を行い、
それを出力端子5より出力する。
Comparator 4 includes reference voltage source 3 and resistor R1,
It compares the voltage divided by R2 and performs on/off operation at a certain voltage level of the monitored voltage.
It is output from output terminal 5.

この様な電圧監視回路の基準電圧源3にはツエ
ナーダイオードや、バンドギヤツプ等が使用され
ており、温度特性の良好なものが比較的容易に得
られ、又差動入力も持つコンパレータも温度に対
して安定な為、特性の良好な電圧監視回路が実現
されていた。そしてこれらは、近年CPU及びそ
の周辺回路の抵消費電力化が進み、この電圧監視
回路においても同様に抵消費電力化が強く要望さ
れる様になつてきた。
The reference voltage source 3 of such a voltage monitoring circuit uses a Zener diode, a band gap, etc., and it is relatively easy to obtain one with good temperature characteristics, and a comparator with differential input also has good temperature characteristics. Since it is stable and stable, a voltage monitoring circuit with good characteristics has been realized. In recent years, CPUs and their peripheral circuits have become increasingly low in power consumption, and there has been a strong demand for low power consumption in voltage monitoring circuits as well.

所が上述の従来例においては、基準電圧源3の
回路を有しており、これに電力を消費する為、抵
消費電力化には設計上限度があつた。
However, the above-mentioned conventional example has a circuit for the reference voltage source 3, which consumes power, and therefore there is a design upper limit for reducing power consumption.

本考案は上記従来例の問題点に鑑み成されたも
ので、以下図面と共に本考案の実施例について説
明する。
The present invention has been developed in view of the problems of the conventional example, and embodiments of the present invention will be described below with reference to the drawings.

第2図は本考案による電圧監視乖離の動作原理
を説明する為の原理回路図を示す。尚第1図と同
一部分には同一符号を付しその説明は省略する。
FIG. 2 shows a principle circuit diagram for explaining the operating principle of voltage monitoring deviation according to the present invention. Components that are the same as those in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted.

被監視電圧Vinが印加される入力端子1,2間
に抵抗R3,R4、及びダイオードDが直列に接
続され、R4の両端電圧がコンパレータ6の二つ
の入力7,8に印加される。このコンパレータ6
の電源は、被監視電圧Vinを電源としてもよい
が、これとは別の電源でもよい。
Resistors R3 and R4 and a diode D are connected in series between the input terminals 1 and 2 to which the monitored voltage Vin is applied, and the voltage across R4 is applied to the two inputs 7 and 8 of the comparator 6. This comparator 6
The power source may be the monitored voltage Vin, but it may also be a different power source.

通常のコンパレータは入力オフセツト電圧を零
とすべく、バランスのとれた差動入力を有する
が、本考案の実施例になる第2図のコンパレータ
6は、第3図に示す構成を有する。9は増巾器を
示す。トランジスタQ1の大きさに対しトランジ
スタQ2のエミツタ面積をn1倍にし、Q1,Q2の電
流密度J1/J2=n1とし、故意にΔVBEのオフセツト電 圧を有するコンパレータを形成している。この場
合トランジスタQ1,Q2の負荷側を変えてコレク
タ電流でIC1,IC2の比をn2倍の関係にしても良い。
又このコレクタ電流比と前記トランジスタQ1
Q2の面積比の両方をとりn1×n2で総合的にn0倍の
電流密度を得る事も可能である。
A normal comparator has a balanced differential input in order to make the input offset voltage zero, but the comparator 6 of FIG. 2, which is an embodiment of the present invention, has the configuration shown in FIG. 3. 9 indicates an amplifier. The emitter area of transistor Q 2 is made n 1 times the size of transistor Q 1 , the current density of Q 1 and Q 2 is set as J 1 /J 2 = n 1 , and a comparator with an offset voltage of ΔV BE is intentionally formed. are doing. In this case, the load sides of the transistors Q 1 and Q 2 may be changed so that the ratio of I C1 and I C2 is n 2 times the collector current.
Moreover, this collector current ratio and the transistor Q 1 ,
It is also possible to obtain a current density that is n 0 times as large as n 1 ×n 2 by taking both of the area ratios of Q 2 .

差動トランジスタQ1,Q2のベースエミツタ間
電圧差ΔVBEは、 ΔVBE=ΔVBE1−ΔVBE2=kT/q1n(n1)……(1) で表わされる。
The base-emitter voltage difference ΔV BE of the differential transistors Q 1 and Q 2 is expressed as ΔV BE = ΔV BE1 − ΔV BE2 = kT/q1n(n 1 ) (1).

又一般的にダイオードの両端電圧源VBEは、 VBE=Vgp(1−T/T0)+VBE0(T/T0)+n1kT
/qln(T0/T)+kT/qln(IC/ICO)……(2) で表わされる。
In general, the voltage source V BE across the diode is V BE = V gp (1-T/T 0 ) + V BE0 (T/T 0 ) + n1kT
It is expressed as /qln(T0/T)+kT/qln(I C /I CO )...(2).

ここでVgpは絶対零度でのSiのエネルギーバン
ドギヤツプに相当する電圧、qは電子の電荷kは
ボルツマン定数、Tは絶対温度、T0は基準とな
る動作温度、IC=ICO(T=T0時)VBE=VBE0(T=
T0、IC=ICO)である。ところで、 n1kT/qln・(T0/T)+kT/qln(IC/ICO)は理
論的表現 からのずれの程度は小さいので無視する事ができ
る。よつて、 VBE≒Vgp(1−T/T0)+VBE0(T/T0) ……(3) 今第2図においてコンパレータが反転する被監視
電圧Vinの電圧Vinoffsetは、抵抗R4の両端の
電圧がΔVBEと一致する時である。コンパレータ
6の入力電流を無視すると(実際にはこの電流は
極小の為無視できる)、Vinoffsetは、 Vinoffset=(1+R3/R4)ΔVBE+VBE ……(4) で表わされる。
Here, V gp is the voltage corresponding to the energy band gap of Si at absolute zero, q is the electron charge k is Boltzmann's constant, T is the absolute temperature, T 0 is the reference operating temperature, I C = I CO (T=T 0 )V BE =V BE0 (T=
T 0 , I C =I CO ). By the way, n 1 kT/qln·(T 0 /T)+kT/qln (I C /I CO ) can be ignored since the degree of deviation from the theoretical expression is small. Therefore, V BE ≒ V gp (1-T/T 0 ) + V BE0 (T/T 0 ) ...(3) Now, in Fig. 2, the voltage Vinoffset of the monitored voltage Vin at which the comparator is inverted is the voltage Vinoffset of the resistor R4. This is when the voltage across both ends matches ΔV BE . Ignoring the input current of the comparator 6 (actually, this current is extremely small and can be ignored), Vinoffset is expressed as Vinoffset=(1+R 3 /R 4 )ΔV BE +V BE (4).

(4)式、(1)式及び(3)式から、 Vinoffset≒(1+R3/R4)・kT/q1n(n1) +Vgo(1−T/T0)+VBE0(T/T0)……(5) が得られる。 From equations (4), (1), and (3), Vinoffset≒(1+R 3 /R 4 )・kT/q1n (n 1 ) +Vgo (1−T/T 0 )+V BE0 (T/T 0 ) ...(5) is obtained.

Vinoffsetの温度係数が零になるには(5)式をT
で偏微分したものが零になる事である。従つて、 ∂Vinoffset/∂T=(1+R3/R4)・k/q1n(n1) −Vgo/T0+VBE0/T0=0 ……(6) ∴Vgo=(1+R3/R4)・kT0/q1n(n1) +VBE0 ……(7) 一方T=T0におけるVinoffsetの値は(5)式より Vinoffset=(1+R3/R4)・kT0/q1n(n1) +VBE0 ……(8) (7)と(8)式より、 Vinoffset=Vgo 即ち、動作温度でのVinoffset=Vgoと等しく設
定すれば、温度変化に対して安定な電圧監視回路
が実現できる。このときの抵抗R3,R4及びΔVBE
の関係は、 ΔVBE=(Vgo−VBE)R4/R3+R4 ……(9) となる。
In order for the temperature coefficient of Vinoffset to become zero, use equation (5) as T
The partial differentiation becomes zero. Therefore, ∂Vinoffset/∂T=(1+R 3 /R 4 )・k/q1n(n 1 ) −Vgo/T 0 +V BE0 /T 0 =0 ……(6) ∴Vgo=(1+R 3 /R 4 )・kT 0 /q1n(n 1 ) +V BE0 ……(7) On the other hand, the value of Vinoffset at T=T 0 is from equation (5), Vinoffset=(1+R 3 /R 4 )・kT 0 /q1n(n 1 ) +V BE0 (8) From equations (7) and (8), Vinoffset=Vgo, that is, by setting Vinoffset=Vgo at the operating temperature, a voltage monitoring circuit that is stable against temperature changes can be realized. Resistances R 3 , R 4 and ΔV BE at this time
The relationship is ΔV BE = (Vgo−V BE ) R 4 /R 3 + R 4 (9).

尚第2図の原理回路図ではダイオードDが1個
であるので、Vinoffsetが1.2Vの電圧監視回路し
か提供できないが広範囲のVinoffsetを得るには
第4図に示す様な変形例の原理回路図の構成とす
れば容易に可能となる。以下この第4図について
説明する。尚第2図と同一部分には同一符号を付
しその説明は省略する。第2図との相違点はダイ
オードDの複数nxとした点である。
The principle circuit diagram in Figure 2 has only one diode D, so it can only provide a voltage monitoring circuit with a Vinoffset of 1.2V, but in order to obtain a wide range of Vinoffsets, a modified principle circuit diagram as shown in Figure 4 is required. This is easily possible with the following configuration. This FIG. 4 will be explained below. Components that are the same as those in FIG. 2 are designated by the same reference numerals, and their explanations will be omitted. The difference from FIG. 2 is that the number of diodes D is nx .

ΔVBE=(Vgo−VBE)R4/R3+R4・nx ……(10) の関係を成立させる事により、 Vinoffset=nx・Vgo ……(11) となる温度変化に対して安定な電圧監視回路を作
る事ができる。尚、ΔVBEはkT/q1n(n)で表わさ れ、通常nを8位に設定し、このときのΔVBE
56mV位となり、これで充分に安定な電圧比較回
路を構成し得る。
By establishing the relationship ΔV BE = (Vgo−V BE )R 4 /R 3 +R 4・n x ……(10), for the temperature change that Vinoffset=n x・Vgo ……(11) A stable voltage monitoring circuit can be created. Note that ΔV BE is expressed as kT/q1n (n), and normally n is set to 8th place, and ΔV BE at this time is
The voltage is about 56mV, which is sufficient to construct a stable voltage comparison circuit.

この様に任意の数のダイオードDを使用する事
により簡易な構成で所望のVinoffset電圧を得る
事ができる。
By using an arbitrary number of diodes D in this way, a desired Vinoffset voltage can be obtained with a simple configuration.

第5図は更に他の変形例になる原理回路図を示
す。第2図と同一部分には同一符号を付し、その
説明は省略する。第2図との相違点はダイオード
Dの部分に、抵抗R5,R6の直列接続の中点に
トランジスタQ3を接続した点である。この構成
によるVinoffsetは、 Vinoffset≒(1+R3/R4)ΔVBE+K・VBE ……(12) 但しK=1+R5/R6である。
FIG. 5 shows a principle circuit diagram of yet another modification. Components that are the same as those in FIG. 2 are designated by the same reference numerals, and their explanations will be omitted. The difference from FIG. 2 is that a transistor Q3 is connected to the midpoint of the series connection of resistors R5 and R6 in the portion of the diode D. Vinoffset with this configuration is Vinoffset≈(1+R 3 /R 4 )ΔV BE +K·V BE (12) where K=1+R 5 /R 6 .

(12)式、(1)式び(3)式より、 Vinoffset≒(1+R3/R4)kT/qIn(n1) +KVgo(1−T/T0) +K・VBE0(T/T0) ……(13) となる。Vinoffsetの温度係数が零になる為には
(13)式をTで偏微分したものが零となる事であ
る。
From equations (12), (1), and (3), Vinoffset≒(1+R 3 /R 4 ) kT/qIn (n 1 ) +KVgo (1−T/T 0 ) +K・V BE0 (T/T 0 ) ...(13) becomes. In order for the temperature coefficient of Vinoffset to become zero, the partial differentiation of equation (13) with respect to T must become zero.

従つて、 ∂Vinoffset/∂T=(1+R3/R4)k/qIn(n1) −KVgo/T0)+KVBE0/T0=0 ……(14) ∴KVgo=(1+R3/R4)kT0/qIn(n1) +KVBE0 ……(15) 一方T=T0におけるVinoffsetの値は(13)式よ
り、 Vinoffset=(1+R3/R4)kT/qIn(n1) +K・VBE0 ……(16) (15),(16)式より、 Vinoffset=K・Vgo ……(17) となる。即ちこの(17)式より、VinoffsetはKを任
意の値に選定する事により、任意のVinoffsetを
選定する事が可能になる。
Therefore, ∂Vinoffset/∂T=(1+R 3 /R 4 )k/qIn(n 1 ) −KVgo/T 0 )+KV BE0 /T 0 =0 ……(14) ∴KVgo=(1+R 3 /R 4 ) kT 0 / qIn (n 1 ) +KV BE0 ... (15) On the other hand, the value of Vinoffset at T = T 0 is obtained from equation (13), Vinoffset = (1 + R 3 / R 4 ) kT / qIn (n 1 ) +K・V BE0 ...(16) From equations (15) and (16), Vinoffset=K・Vgo ...(17). That is, from this equation (17), it becomes possible to select an arbitrary Vinoffset by selecting K to an arbitrary value.

上記から明らかなとおり、差動増巾器(Q1
Q2)の平衡するときの両入力端電位差と、抵抗
R3,R4とダイオードとの直列回路両端電圧が絶
対零度でのSiのエネルギーバンドギヤツプに相当
する電圧Vgoのn1倍のときの抵抗R4の両端電位
差とが等しくなる様にすれば、Vinoffsetの温度
係数が零のものが得られる。そしてこの様な簡易
な構成で従来の基準電圧源を省略できるものであ
る。
As is clear from the above, the differential amplifier (Q 1 ,
The potential difference between both input terminals when Q2 ) is balanced, and the resistance
The voltage difference across the resistor R 4 when the voltage across the series circuit of R 3 and R 4 and the diode is n 1 times the voltage Vgo corresponding to the energy band gap of Si at absolute zero should be made equal to the voltage across the resistor R 4 . For example, the temperature coefficient of Vinoffset is zero. With such a simple configuration, the conventional reference voltage source can be omitted.

第6図は上記の各原理に従つて構成された本考
案の電圧監視回路の一実施例で前図と同一部分に
は同一符号を付しその説明は省略する。
FIG. 6 shows an embodiment of the voltage monitoring circuit of the present invention constructed in accordance with the above-mentioned principles, and the same parts as those in the previous figure are given the same reference numerals and their explanation will be omitted.

トランジスタQ1,Q6は第2,4図に示したダ
イオードDに相当し、トランジスタQ4、R5,R6
は第5図の原理図に基づき、この構成でVBE(2
+K)の電圧を得ている。そしてトランジスタ
Q5は同時にトランジスタQ9,Q13の定電流回路の
バイアス源となつている。トランジスタQ1,Q2
はエミツタ面積比n1を持つた差動増巾を構成し、
トランジスタQ7,Q8の能動負荷を持ちトランジ
スタQ11,Q14,Q15及びQ16にて増巾され、コン
パレータ出力を出力する様に構成されている。抵
抗R10、トランジスタQ10は電流エミツタである。
トランジスタQ17,Q18はQ14のコレクタ電流を定
電流にて供給している。どちらも被監視電圧が上
昇した際に消費電流が増加するのを防止する為の
ものである。
Transistors Q 1 and Q 6 correspond to the diode D shown in FIGS. 2 and 4, and transistors Q 4 , R 5 , R 6
is based on the principle diagram in Figure 5, and with this configuration V BE (2
+K) voltage is obtained. and transistor
Q5 simultaneously serves as a bias source for the constant current circuit of transistors Q9 and Q13 . Transistors Q 1 , Q 2
constitutes a differential amplifier with emitter area ratio n 1 ,
It has an active load of transistors Q 7 and Q 8 and is amplified by transistors Q 11 , Q 14 , Q 15 and Q 16 and is configured to output a comparator output. Resistor R 10 and transistor Q 10 are current emitters.
Transistors Q 17 and Q 18 supply the collector current of Q 14 as a constant current. Both are intended to prevent current consumption from increasing when the monitored voltage increases.

トランジスタQ12,Q19抵抗R3,R8はコンパレ
ータ6にヒステリシスを持たせる為のもので、こ
のヒステリシス量は抵抗8及びR3の相互の定数を
調節する事により行われる。第7図はこのヒステ
リシス動作を説明する為の図である。
The transistors Q 12 and Q 19 , the resistors R 3 and R 8 are used to provide hysteresis to the comparator 6, and the amount of hysteresis is achieved by adjusting the mutual constants of the resistors 8 and R 3 . FIG. 7 is a diagram for explaining this hysteresis operation.

Vinは被監視電圧、VQ1BはトランジスタQ1のベ
ース電圧、点線VB1はトランジスタQ19及びQ16
反転電圧を夫々示す。今、被監視電圧Vinが上昇
して電圧Vin1の点線に達すると、同時に抵抗R4
両端の電圧も上昇してトランジスタQ1の反転電
圧を表わす点線VB1に達する。これにより、抵抗
R4の両端電圧がトランジスタQ1,Q2のエミツタ
面積比で生じるΔVBEより大となる為トランジス
タQ1がオンとなる。又、トランジスタQ1のオン
動作に伴い、トランジスタQ11,Q14,Q15がオン
となり、他方出力トランジスタQ16及びトランジ
スタQ19,Q12はオフとなる。トランジスタQ1
オンするとそのベース電位は一気にVB1点より
VB2点に跳躍する。この跳躍によりコンパレータ
6にヒステリシスが生じる事になる。
Vin is the monitored voltage, VQ 1B is the base voltage of transistor Q 1 , and dotted line V B1 is the inverted voltage of transistors Q 19 and Q 16, respectively. Now, when the monitored voltage Vin rises and reaches the dotted line of voltage Vin 1 , at the same time the resistance R 4
The voltage across both ends also rises to reach the dotted line V B1 representing the inverted voltage of transistor Q 1 . This makes the resistance
Since the voltage across R 4 becomes greater than ΔV BE generated by the emitter area ratio of transistors Q 1 and Q 2 , transistor Q 1 is turned on. Further, as the transistor Q 1 turns on, the transistors Q 11 , Q 14 , and Q 15 turn on, while the output transistor Q 16 and the transistors Q 19 and Q 12 turn off. When transistor Q 1 turns on, its base potential suddenly drops from point V B1 .
V Jump to B2 point. This jump causes hysteresis in the comparator 6.

この跳躍はトランジスタQ1のオンと同時に
Q12,Q19がオフとなりそれ迄Q12,Q19がオン状
態でそれに流れていた電流I12が抵抗R4に流れ込
む為に生じるものである。
This jump occurs at the same time as transistor Q1 turns on.
This occurs because Q 12 and Q 19 are turned off, and the current I 12 that had been flowing through them while Q 12 and Q 19 were on flows into resistor R 4 .

次に被監視電圧Vinが上昇してVin2迄達すると
トランジスタQ1のベース電位もVB3点迄電位が上
昇する。そしてVinが逆に下降してVin1′点迄達
すると、本来はこの点でトランジスタQ1がオフ
となり出力トランジスタQ16をオンする必要があ
るが、これはヒステリシス特性を付与している為
VinがVinoffset電位であるVin3点迄下降しない
とトランジスタはオフとならない。
Next, when the monitored voltage Vin rises and reaches Vin 2 , the base potential of the transistor Q1 also rises to the point VB3 . Then, when Vin decreases and reaches the Vin 1 ' point, transistor Q 1 should normally be turned off at this point and output transistor Q 16 should be turned on, but this is because it has a hysteresis characteristic.
The transistor will not turn off unless Vin falls to the Vin3 point, which is the Vinoffset potential.

即ち前記の如く、トランジスタQ12,Q19がオ
ン時の電流I12が抵抗R4に流れ込んでいる為、そ
れによる抵抗R4の為に電圧降下分だけトランジ
スタQ1のベース電位が上昇している為にVinが
Vin1′点より低いVin3(Vinoffset)点迄低下しな
いとトランジスタQ1は反転しない。この様にVin
がVin3点迄低下するとトランジスタQ1のベース
電位はVB1に達する為オフとなり、一方トランジ
スタQ2がオンとなる。これにより再びトランジ
スタQ11,Q14,Q15はオフとなり、出力トランジ
スタQ16、及びトランジスタQ19,Q12はオンとな
る。この様にヒステリシス特性を有している為チ
ヤタリング現象は防止できてい この様にして動作する被監視電圧の変動により
オンオフする出力トランジスタQ16の出力をCPU
等のリセツト端子に接続応用する事により、電源
電圧(被監視電圧)が異常に低下すると自動的に
リセツト状態にする機能を持つ事になる。
That is, as mentioned above, when the transistors Q 12 and Q 19 are on, the current I 12 flows into the resistor R 4 , so the base potential of the transistor Q 1 increases by the voltage drop due to the resistor R 4 . Vin to be there
Transistor Q1 will not be inverted unless the voltage drops to the Vin3 (Vinoffset) point, which is lower than the Vin1' point. Vin like this
When V falls to the Vin 3 point, the base potential of transistor Q 1 reaches V B1 and is turned off, while transistor Q 2 is turned on. As a result, transistors Q 11 , Q 14 , and Q 15 are turned off again, and output transistor Q 16 and transistors Q 19 and Q 12 are turned on. Since it has hysteresis characteristics as described above, the chattering phenomenon can be prevented .
By connecting it to a reset terminal such as, it will have the ability to automatically enter a reset state when the power supply voltage (monitored voltage) drops abnormally.

ΔVBEと抵抗R3,R4,R7の関係を、 ΔVBE=(2+K)(Vgo−VBE)R4/R3+R++R7 ……(18) を成立させる事により、 Vinoffset=(2+K)Vgo ……(19) となり、温度変化に対して安定なしかも特に基準
電圧回路を有さない低消費電力の電圧監視回路を
実現できるものである。
By establishing the relationship between ΔV BE and resistances R 3 , R 4 , and R 7 as follows: ΔV BE = (2+K) (Vgo−V BE ) R 4 /R 3 +R + +R 7 ...(18), Vinoffset= (2+K)Vgo . . . (19) Therefore, it is possible to realize a voltage monitoring circuit that is not stable against temperature changes and has low power consumption and does not particularly have a reference voltage circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の監視電圧回路、第2図は本考案
の監視電圧回路の原理回路図、第3図は本考案に
適用される差動増巾器の回路図、第4図及び第5
図は第2図の本考案の原理回路図の夫々他の原理
回路図、第6図は本考案の一実施例になる監視電
圧回路の具体的回路図、第7図は第6図はヒステ
リシス特性を説明する為の図を夫々示す。 1,2……被監視電圧の入力端子、4,6……
コンパレータ、5……出力端子、7,8……作動
増巾器(コンパレータ)の入力端子、9……増巾
器、D……ダイオード、Q119……トランジス
タ、R110……抵抗。
Fig. 1 is a conventional monitoring voltage circuit, Fig. 2 is a principle circuit diagram of the monitoring voltage circuit of the present invention, Fig. 3 is a circuit diagram of a differential amplifier applied to the present invention, and Figs. 4 and 5.
The figures are circuit diagrams of other principles of the circuit diagram of the present invention in Figure 2, Figure 6 is a specific circuit diagram of a monitoring voltage circuit which is an embodiment of the present invention, Figure 7 is a diagram showing the hysteresis circuit of the present invention. Diagrams are shown to explain the characteristics. 1, 2... Input terminal of monitored voltage, 4, 6...
Comparator, 5... Output terminal, 7, 8... Input terminal of operational amplifier (comparator), 9... Amplifier, D... Diode, Q 1 to 19 ... Transistor, R 1 to 10 ... resistance.

Claims (1)

【実用新案登録請求の範囲】 直流電圧のレベルによつてオン或いはオフの切
換出力を出力する電圧監視回路において、 順方向電圧降下のnx倍の定電圧を発生するシリ
コンダイオードからなる定電圧素子と、複数の抵
抗との直列回路の両端に該直流電圧を印加し、該
複数の抵抗のいずれか一つの抵抗の両端電圧をエ
ミツタの電流密度の互いに異なる第1及び第2の
トランジスタからなる差動増巾器で構成されてな
るコンパレータの入力に与え、 該コンパレータの入力となる該第1及び第2の
トランジスタのベース間に該電流密度の相異によ
り差電圧ΔVBEのオフセツト入力電圧が発生し、 該直流電圧の変化に応じてコンパレータ出力が
反転する様になし、 該定電圧素子と該複数の抵抗との直列回路の両
端電圧が温度変化に対して安定となる絶対零度に
おけるSiエネルギーバンドギヤツプに相当する電
圧Vgpのnx倍となる電圧Vinoffsetのとき、即ち該
複数の抵抗のいずれか一つの抵抗の両端電圧と該
コンパレータの該オフセツト入力電圧が一致した
ときに該コンパレータの出力が反転する様にした
事を特徴とする電圧監視回路。
[Claims for Utility Model Registration] In a voltage monitoring circuit that outputs an output that is switched on or off depending on the level of DC voltage, a constant voltage element consisting of a silicon diode that generates a constant voltage n x times the forward voltage drop. The DC voltage is applied to both ends of a series circuit with a plurality of resistors, and the voltage across one of the plurality of resistors is determined by the difference between the first and second transistors having different emitter current densities. An offset input voltage of a differential voltage ΔV BE is generated between the bases of the first and second transistors, which are the inputs of the comparator, due to the difference in current density. The comparator output is inverted according to changes in the DC voltage, and the Si energy band at absolute zero is such that the voltage across the series circuit of the constant voltage element and the plurality of resistors is stable against temperature changes. When the voltage Vinoffset is n x times the voltage V gp corresponding to the gap, that is, when the voltage across any one of the plurality of resistors matches the offset input voltage of the comparator, the comparator A voltage monitoring circuit characterized by an inverted output.
JP14905183U 1983-09-26 1983-09-26 voltage monitoring circuit Granted JPS6056279U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14905183U JPS6056279U (en) 1983-09-26 1983-09-26 voltage monitoring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14905183U JPS6056279U (en) 1983-09-26 1983-09-26 voltage monitoring circuit

Publications (2)

Publication Number Publication Date
JPS6056279U JPS6056279U (en) 1985-04-19
JPH0516530Y2 true JPH0516530Y2 (en) 1993-04-30

Family

ID=30330978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14905183U Granted JPS6056279U (en) 1983-09-26 1983-09-26 voltage monitoring circuit

Country Status (1)

Country Link
JP (1) JPS6056279U (en)

Also Published As

Publication number Publication date
JPS6056279U (en) 1985-04-19

Similar Documents

Publication Publication Date Title
JP3322685B2 (en) Constant voltage circuit and constant current circuit
JPH0227806A (en) Mutual conductance circuit
JPS6365166B2 (en)
US4021722A (en) Temperature-sensitive current divider
JPS6222283B2 (en)
JPS6346444B2 (en)
JPH0516530Y2 (en)
JPH08339232A (en) Reference voltage circuit
JPH0334026B2 (en)
JPS6154286B2 (en)
JPH0527139B2 (en)
JP2745610B2 (en) Low voltage reference power supply circuit
JPS6346845B2 (en)
JP2581163B2 (en) Direct connection type amplifier
JP2830516B2 (en) Current comparator
JPH11177353A (en) Voltage current conversion circuit
JP4224967B2 (en) Current detection circuit
JPH022545B2 (en)
JPH0659015B2 (en) Transistor amplifier circuit
JPH0518288B2 (en)
JPS63294113A (en) Hysteresis comparator
JPH0587840A (en) Voltage detecting circuit
JPH11136105A (en) Voltage comparator circuit
JPH0720573U (en) Voltage monitoring circuit
JP2574200Y2 (en) Voltage comparison circuit