JP2830516B2 - Current comparator - Google Patents

Current comparator

Info

Publication number
JP2830516B2
JP2830516B2 JP17193691A JP17193691A JP2830516B2 JP 2830516 B2 JP2830516 B2 JP 2830516B2 JP 17193691 A JP17193691 A JP 17193691A JP 17193691 A JP17193691 A JP 17193691A JP 2830516 B2 JP2830516 B2 JP 2830516B2
Authority
JP
Japan
Prior art keywords
transistor
current
input
npn transistor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17193691A
Other languages
Japanese (ja)
Other versions
JPH04369483A (en
Inventor
仁 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP17193691A priority Critical patent/JP2830516B2/en
Publication of JPH04369483A publication Critical patent/JPH04369483A/en
Application granted granted Critical
Publication of JP2830516B2 publication Critical patent/JP2830516B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ヒステリシス特性を有
する電流比較器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current comparator having a hysteresis characteristic.

【0002】[0002]

【従来の技術】従来、この種の電流比較器は、図4に示
すような回路構成を有していた。すなわち図4におい
て、入力電流I1 およびI2 は、それぞれ電流−電圧変
換回路41aおよび電流−電圧変換回路41bに入力さ
れ、それぞれ電圧V1 および電圧V2 に変換され、差動
増幅器42に入力され、この差動増幅器42の出力Vod
はコンパレータ43の反転入力端子44に入力され、基
準電圧VR と比較して出力VO を得る構成を有してい
た。
2. Description of the Related Art Conventionally, this type of current comparator has a circuit configuration as shown in FIG. That is, in FIG. 4, the input currents I1 and I2 are input to a current-voltage conversion circuit 41a and a current-voltage conversion circuit 41b, respectively, are converted into voltages V1 and V2, respectively, and are input to a differential amplifier 42. Output Vod of dynamic amplifier 42
Is input to the inverting input terminal 44 of the comparator 43 and compared with the reference voltage VR to obtain an output VO.

【0003】また、抵抗47はコンパレータ43の非反
転入力端子45と出力端子46との間に接続され、抵抗
48はコンパレータ43の非反転入力端子45と基準電
圧VR との間に接続され、全体としてヒステリシス特性
を有する電圧比較器を構成していた。
A resistor 47 is connected between the non-inverting input terminal 45 of the comparator 43 and the output terminal 46, and a resistor 48 is connected between the non-inverting input terminal 45 of the comparator 43 and the reference voltage VR. As a voltage comparator having a hysteresis characteristic.

【0004】さらに電流−電圧変換回路41a,41b
には、一般に良く知られた図5に示すような回路構成が
用いられる。すなわち図5において、オペアンプ51の
反転入力端子53と出力端子55との間に接続された抵
抗52で入力電流Iは電圧に変換され、オペアンプ51
の非反転入力端子54には直流電圧VDCが印加され、出
力電圧V=VDC−I×Rが得られる構成を有していた。
Further, current-voltage conversion circuits 41a, 41b
A generally known circuit configuration as shown in FIG. 5 is used. That is, in FIG. 5, an input current I is converted into a voltage by a resistor 52 connected between an inverting input terminal 53 and an output terminal 55 of the operational amplifier 51, and
Has a configuration in which a DC voltage VDC is applied to the non-inverting input terminal 54 and an output voltage V = VDC-I × R is obtained.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
電流比較器は、2つの入力電流を比較するためにまず電
流−電圧変換回路41a,41bにより電圧に変換した
後、差動増幅器42により差動増幅し、しかる後、コン
パレータ43を用いて基準電圧VR と比較しなければな
らず、回路が複雑で部品点数が多いため、消費電力が大
きく、IC化に不向きであるという問題があった。ま
た、抵抗52を用いて電流−電圧変換を行っているた
め、入力電流が小さい場合には、高抵抗が必要となり、
また入力電流が大きい場合には低抵抗が必要となり、入
力電流の範囲が広い場合には、抵抗を切り換えなければ
ならないという問題があった。さらに温度や電流の変動
に対して安定であるためには、温度変動,電源変動のな
い基準電圧源が必要であるが、これらを同時に満足する
基準電圧源は高価であり、容易に得られないという問題
があった。
However, in the conventional current comparator, two input currents are first converted into voltages by current-voltage conversion circuits 41a and 41b in order to compare the two input currents, and then differentially amplified by a differential amplifier 42. After amplification, the voltage must be compared with the reference voltage VR by using the comparator 43. Since the circuit is complicated and the number of components is large, the power consumption is large, and there is a problem that the circuit is not suitable for IC. In addition, since current-voltage conversion is performed using the resistor 52, when the input current is small, a high resistance is required,
Further, when the input current is large, a low resistance is required, and when the range of the input current is wide, the resistance has to be switched. Furthermore, in order to be stable against temperature and current fluctuations, a reference voltage source free from temperature fluctuations and power supply fluctuations is required. However, a reference voltage source that satisfies both of them is expensive and cannot be easily obtained. There was a problem.

【0006】したがって本発明は、このような従来の問
題に鑑みてなされたものであり、その目的は、消費電力
が小さく、IC化も容易で入力電流範囲が広く、温度変
動,電源変動に対して安定な電流比較器を提供すること
にある。
Accordingly, the present invention has been made in view of such conventional problems, and has as its object the purpose of reducing power consumption, easily implementing an IC, widening the input current range, and preventing temperature fluctuation and power supply fluctuation. And providing a stable current comparator.

【0007】[0007]

【課題を解決するための手段】このような目的を達成す
るために本発明による電流比較器は、コレクタとベース
とが接続され、エミッタが接地された第1のトランジス
タと、ベースが第1のトランジスタのベースに接続さ
れ、エミッタが接地された第2のトランジスタと、コレ
クタとベースとが接続され、エミッタが接地された第3
のトランジスタと、ベースが第3のトランジスタのベー
スに接続され、エミッタが接地された第4のトランジス
タと、第1のトランジスタのコレクタと第4のトランジ
スタのコレクタとが接続された第1の入力端子と、第2
のトランジスタのコレクタと第3のトランジスタのコレ
クタとが接続された第2の入力端子と、第1の入力端,
第2の入力端および出力端を有し、第1の入力端が第1
の入力端子に接続され、第2の入力端が第2の入力端子
に接続され、出力端が出力端子に接続された出力回路と
を備え、第2のトランジスタのエミッタ領域の面積と第
1のトランジスタのエミッタ領域の面積との比と、第4
のトランジスタのエミッタ領域の面積と第3のトランジ
スタのエミッタ領域との比とは、それぞれ1より大きい
値を有する構成としたものである。
In order to achieve the above object, a current comparator according to the present invention comprises a first transistor having a collector and a base connected to each other and an emitter grounded, and a first transistor having a base connected to the first transistor. A second transistor connected to the base of the transistor and having the emitter grounded, and a third transistor connected to the collector and the base and having the emitter grounded
, A fourth transistor having a base connected to the base of the third transistor, an emitter grounded, and a first input terminal connected to the collector of the first transistor and the collector of the fourth transistor. And the second
A second input terminal to which the collector of the third transistor is connected to the collector of the third transistor, a first input terminal,
A second input end and an output end, wherein the first input end is the first input end;
And an output circuit having a second input terminal connected to the second input terminal and an output terminal connected to the output terminal, wherein the area of the emitter region of the second transistor and the first circuit are connected. The ratio of the area of the transistor to the area of the emitter region;
The ratio between the area of the emitter region of the third transistor and the emitter region of the third transistor has a value larger than 1.

【0008】[0008]

【作用】本発明においては、電流比較器をダイオード接
続されたトランジスタとベース共通のトランジスタとで
構成される2組みのカレントミラ−回路と、出力回路と
で構成しているので、回路構成が簡単で構成要素も少な
くなく、IC化が容易なため、消費電力が大きく、IC
化に不向きであるという問題が解消する。また、IC内
では素子間の整合性が極めて良いことから入出力特性の
閾値やヒステリシス幅がトランジスタのエミッタ領域の
面積比のみで決定されるので、温度変化がなく、さらに
カレントミラ−回路の特性は接地を基準に得られるの
で、電源変動の影響を受けず、温度変動,電源変動に対
して安定なものが容易に得られないという問題が解消す
る。また、カレントミラ−回路は一般に6桁以上の広い
電流範囲で安定して動作することが知られており、入力
電流範囲が広くなると、抵抗を切り換えなくてはならな
い不都合が解消する。
In the present invention, the current comparator is composed of two sets of current mirror circuits each composed of a diode-connected transistor and a transistor having a common base, and an output circuit. Since there are not many components and the IC is easy to implement, the power consumption is large and the IC
The problem of being unsuitable for conversion is solved. In addition, since the matching between elements in the IC is extremely good, the threshold value and hysteresis width of the input / output characteristics are determined only by the area ratio of the emitter region of the transistor. Is obtained on the basis of grounding, so that it is not affected by fluctuations in the power supply, and the problem that it is not easy to obtain a stable element against fluctuations in temperature and power supply is solved. It is known that a current mirror circuit generally operates stably in a wide current range of 6 digits or more. When the input current range is widened, the inconvenience of having to switch the resistance is eliminated.

【0009】[0009]

【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は本発明による電流比較器の一実施例に
よる回路構成を示す図である。同図において、コレクタ
とベースとを接続し、エミッタを接地したNPNトラン
ジスタ11と、このNPNトランジスタ11のベースと
ベースを接続したNPNトランジスタ12と、コレクタ
とベースとNPNトランジスタ12のコレクタを接続し
エミッタを接地したNPNトランジスタ13と、コレク
タとNPNトランジスタ11のコレクタを接続しベース
をNPNトランジスタ13のベースと接続しエミッタを
接地したNPNトランジスタ14と、出力回路17とを
有し、NPNトランジスタ11のコレクタが入力端子1
5と出力回路17の入力端子18とに接続され、NPN
トランジスタ13のコレクタが入力端子16と出力回路
17の入力端子19に接続され、NPNトランジスタ1
2のエミッタ領域の面積とNPNトランジスタ11のエ
ミッタ領域の面積との比と、NPNトランジスタ14の
エミッタ領域の面積とNPNトランジスタ13のエミッ
タ領域の面積との比とは、それぞれ1より大きい値を有
する構成となっている。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram showing a circuit configuration according to an embodiment of the current comparator according to the present invention. In the figure, an NPN transistor 11 having a collector and a base connected to each other and an emitter grounded, an NPN transistor 12 having a base connected to the base of the NPN transistor 11, a collector connected to the base and the collector of the NPN transistor 12 connected to the emitter , A collector connected to the collector of the NPN transistor 11, a base connected to the base of the NPN transistor 13, and an emitter grounded, and an output circuit 17. Is input terminal 1
5 and the input terminal 18 of the output circuit 17,
The collector of the transistor 13 is connected to the input terminal 16 and the input terminal 19 of the output circuit 17, and the NPN transistor 1
The ratio of the area of the emitter region of the NPN transistor 11 to the area of the emitter region of the NPN transistor 11 and the ratio of the area of the emitter region of the NPN transistor 14 to the area of the emitter region of the NPN transistor 13 each have a value greater than 1. It has a configuration.

【0010】このように構成された電流比較器におい
て、NPNトランジスタ12とNPNトランジスタ11
とのエミッタ領域の面積比をn2/n1(>1),NPN
トランジスタ14とNPNトランジスタ13とのエミッ
タ領域の面積比をn4/n3(>1)とする。
In the current comparator thus configured, the NPN transistor 12 and the NPN transistor 11
N2 / n1 (> 1), NPN
The area ratio of the emitter regions of the transistor 14 and the NPN transistor 13 is assumed to be n4 / n3 (> 1).

【0011】まず、入力電流I1 が入力電流I2 より
大きい、すなわちI1 >I2 の場合を考える。このと
き、NPNトランジスタ11がオンし、NPNトランジ
スタ11とベース共通でカレントミラ−回路を構成して
いるNPNトランジスタ12は、(n2/n1)×I1 な
る電流を流そうとするが、I1>I2 なので、ΔI2=
(n2/n1)×I1−I2 なる電流不足分ΔI2 を出力
回路17から取り出そうとするので、ΔI2 なる電流が
生ずる。また、NPNトランジスタ13とNPNトラン
ジスタ14とは、共にオフであり、ΔI1=0である。
First, consider the case where the input current I1 is larger than the input current I2, that is, I1> I2. At this time, the NPN transistor 11 is turned on, and the NPN transistor 12, which forms a current mirror circuit with the base common to the NPN transistor 11, attempts to flow a current of (n2 / n1) × I1, but I1> I2. Therefore, ΔI2 =
Since the current shortage ΔI2 of (n2 / n1) × I1−I2 is to be extracted from the output circuit 17, a current ΔI2 is generated. The NPN transistor 13 and the NPN transistor 14 are both off, and ΔI1 = 0.

【0012】次に入力電流I1 が入力電流I2 より小
さい、すなわちI1<I2 の場合を考える。このとき
は、前述したの場合と逆にNPNトランジスタ11お
よびNPNトランジスタ12はオフ,NPNトランジス
タ13およびNPNトランジスタ14はオンとなる。N
PNトランジスタ14は、(n4/n3)×I2 なる電流
を流そうとするが、I1<I2 なので、ΔI1=(n4/
n3)×I2−I1なる電流不足分ΔI1を出力回路17か
ら取り出そうとするので、ΔI1なる電流が生ずる。ま
た、ΔI2=0となる。
Next, consider the case where the input current I1 is smaller than the input current I2, that is, I1 <I2. At this time, the NPN transistor 11 and the NPN transistor 12 are turned off, and the NPN transistor 13 and the NPN transistor 14 are turned on, contrary to the case described above. N
The PN transistor 14 attempts to flow a current of (n4 / n3) × I2, but since I1 <I2, ΔI1 = (n4 /
Since a current shortage ΔI1 of (n3) × I2−I1 is to be taken out from the output circuit 17, a current ΔI1 is generated. ΔI2 = 0.

【0013】次に前述した→および→の各遷移
領域を考える。の状態から入力電流I1 が減少し、I
1=(n1/n2)×I2なる電流値を下回ると、NPNト
ランジスタ13がオン→NPNトランジスタ14がオン
→NPNトランジスタ11がオフ→NPNトランジスタ
12がオフとなり、の状態となる。→の場合、入
力電流I1 が増加し、I1=(n4/n3)×I2なる電流
値を上回ると、NPNトランジスタ11がオン→NPN
トランジスタ12がオン→NPNトランジスタ13がオ
フ→NPNトランジスタ14がオフとなり、の状態と
なる。出力回路17は、ΔI1およびΔI2を検出できれ
ばよいので、例えば図2のような回路構成で容易に実現
できる。
Next, each of the above-mentioned transition regions → and → will be considered. The input current I1 decreases from the state of
When the current value is lower than 1 = (n1 / n2) × I2, the NPN transistor 13 is turned on → the NPN transistor 14 is turned on → the NPN transistor 11 is turned off → the NPN transistor 12 is turned off. In the case of →, when the input current I1 increases and exceeds the current value of I1 = (n4 / n3) × I2, the NPN transistor 11 is turned on → NPN
The transistor 12 is turned on → the NPN transistor 13 is turned off → the NPN transistor 14 is turned off. Since the output circuit 17 only needs to detect ΔI1 and ΔI2, the output circuit 17 can be easily realized by, for example, a circuit configuration as shown in FIG.

【0014】図2において、PNPトランジスタ21,
22と定電流源23,24,25は良く知られた差動入
力段を構成しており、入力電流ΔI1と入力電流ΔI2と
の差をNPNトランジスタ26と負荷である定電流源2
7とで電圧に変換し、出力VO を得る構成となってい
る。の場合、ΔI2>0,ΔI1=0であるから、PN
Pトランジスタ21がオン、したがってPNPトランジ
スタ22,NPNトランジスタ26がオフし、出力VO
は電源電圧近くまで上がり、「H」レベルとなる。の
状態の場合は逆にΔI1>0,ΔI2=0となるので、P
NPトランジスタ21がオフ、したがってPNPトラン
ジスタ22,NPNトランジスタ26がオンし、出力V
O は接地電位まで下がり、「L」レベルとなる。
Referring to FIG. 2, a PNP transistor 21,
22 and the constant current sources 23, 24, and 25 constitute a well-known differential input stage. The difference between the input current ΔI1 and the input current ΔI2 is determined by an NPN transistor 26 and a constant current source 2 serving as a load.
7, the voltage is converted into a voltage to obtain an output VO. , Since ΔI2> 0 and ΔI1 = 0, PN
The P transistor 21 is turned on, so that the PNP transistor 22 and the NPN transistor 26 are turned off, and the output VO
Rises to near the power supply voltage and goes to the “H” level. Conversely, in the case of the condition of ΔI1> 0 and ΔI2 = 0, P
The NP transistor 21 is turned off, the PNP transistor 22 and the NPN transistor 26 are turned on, and the output V
O falls to the ground potential and goes to "L" level.

【0015】図3は入力電流I2 を一定とし、入力電流
I1を変化させたときの入出力特性を示したものであ
る。同図から明らかなように入力電流I1が増加して行
くときの閾値31は(n4/n3)×I2であり、入力電
流I1が減少して行くときの閾値32は(n1/n2)×
I2となり、ヒステリシス幅((n4/n3)−(n1/n
2))×I2なるヒステリシス特性を有する。
FIG. 3 shows input / output characteristics when the input current I2 is constant and the input current I1 is varied. As is clear from the figure, the threshold value 31 when the input current I1 increases is (n4 / n3) × I2, and the threshold value 32 when the input current I1 decreases is (n1 / n2) ×
I2 and the hysteresis width ((n4 / n3)-(n1 / n
2) It has a hysteresis characteristic of × I2.

【0016】なお、前述した実施例においては、4つの
NPNトランジスタを用いた場合について説明したが、
本発明はこれに限定されるものではなく、PNPトラン
ジスタで置き換えられるので、入力電流は流れ込む場合
ばかりではなく、流れ出すような場合にも適用できるこ
とは勿論である。
In the above-described embodiment, the case where four NPN transistors are used has been described.
The present invention is not limited to this, and can be replaced with a PNP transistor, so that the present invention can be applied not only to the case where the input current flows but also to the case where the input current flows.

【0017】[0017]

【発明の効果】以上説明したように本発明によれば、回
路構成が簡単で部品点数も少ないので、消費電力が小さ
く、容易にIC化できるという極めて優れた効果が得ら
れる。また、回路が素子間の整合性を利用するカレント
ミラ−回路を基本構成要素としているので、温度変動,
電源変動に対して安定で入力電流範囲も広くなるという
極めて優れた効果が得られる。
As described above, according to the present invention, since the circuit configuration is simple and the number of parts is small, an extremely excellent effect that power consumption is small and an IC can be easily realized can be obtained. In addition, since the circuit is a basic component of a current mirror circuit utilizing the matching between elements, temperature fluctuation,
An extremely excellent effect that the input current range is widened and stable against power supply fluctuation can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による電流比較器の一実施例による回
路構成を示す回路図である。
FIG. 1 is a circuit diagram showing a circuit configuration according to an embodiment of a current comparator according to the present invention.

【図2】 図1の出力回路の回路構成を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a circuit configuration of the output circuit of FIG.

【図3】 本発明による電流比較器の実施例の入出力特
性を示す図である。
FIG. 3 is a diagram showing input / output characteristics of an embodiment of the current comparator according to the present invention.

【図4】 従来の電流比較器の回路構成を示す回路図で
ある。
FIG. 4 is a circuit diagram showing a circuit configuration of a conventional current comparator.

【図5】 従来の電流比較器の電流−電圧変換回路の回
路構成を示す回路図である。
FIG. 5 is a circuit diagram showing a circuit configuration of a current-voltage conversion circuit of a conventional current comparator.

【符号の説明】[Explanation of symbols]

11 NPNトランジスタ 12 NPNトランジスタ 13 NPNトランジスタ 14 NPNトランジスタ 15 入力端子 16 入力端子 17 出力回路 18 出力回路17の入力端子 19 出力回路17の入力端子 20 出力端子 31 閾値 32 閾値 DESCRIPTION OF SYMBOLS 11 NPN transistor 12 NPN transistor 13 NPN transistor 14 NPN transistor 15 Input terminal 16 Input terminal 17 Output circuit 18 Input terminal of output circuit 17 19 Input terminal of output circuit 17 20 Output terminal 31 Threshold 32 Threshold

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 コレクタとベースとが接続され、エミッ
タが接地された第1のトランジスタと、ベースが前記第
1のトランジスタのベースに接続され、エミッタが接地
された第2のトランジスタと、コレクタとベースとが接
続され、エミッタが接地された第3のトランジスタと、
ベースが前記第3のトランジスタのベースに接続され、
エミッタが接地された第4のトランジスタと、前記第1
のトランジスタのコレクタと前記第4のトランジスタの
コレクタとが接続された第1の入力端子と、前記第2の
トランジスタのコレクタと前記第3のトランジスタのコ
レクタとが接続された第2の入力端子と、第1の入力
端,第2の入力端および出力端を有し、前記第1の入力
端が前記第1の入力端子に接続され、前記第2の入力端
が前記第2の入力端子に接続され、前記出力端が出力端
子に接続された出力回路とを備え、前記第2のトランジ
スタのエミッタ領域の面積と第1のトランジスタのエミ
ッタ領域の面積との比と、第4のトランジスタのエミッ
タ領域の面積と第3のトランジスタのエミッタ領域との
比とは、それぞれ1より大きいことを特徴とする電流比
較器。
1. A first transistor having a collector and a base connected to each other and having an emitter grounded, a second transistor having a base connected to the base of the first transistor and having an emitter grounded, and a collector connected to the first transistor. A third transistor connected to the base and having the emitter grounded;
A base connected to the base of the third transistor;
A fourth transistor having an emitter grounded;
A first input terminal to which the collector of the transistor is connected to the collector of the fourth transistor; and a second input terminal to which the collector of the second transistor and the collector of the third transistor are connected. , A first input terminal, a second input terminal, and an output terminal, wherein the first input terminal is connected to the first input terminal, and the second input terminal is connected to the second input terminal. An output circuit having an output terminal connected to an output terminal, wherein a ratio of an area of an emitter region of the second transistor to an area of an emitter region of the first transistor is determined. A current comparator, wherein the ratio of the area of the region to the emitter region of the third transistor is greater than one.
JP17193691A 1991-06-18 1991-06-18 Current comparator Expired - Lifetime JP2830516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17193691A JP2830516B2 (en) 1991-06-18 1991-06-18 Current comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17193691A JP2830516B2 (en) 1991-06-18 1991-06-18 Current comparator

Publications (2)

Publication Number Publication Date
JPH04369483A JPH04369483A (en) 1992-12-22
JP2830516B2 true JP2830516B2 (en) 1998-12-02

Family

ID=15932575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17193691A Expired - Lifetime JP2830516B2 (en) 1991-06-18 1991-06-18 Current comparator

Country Status (1)

Country Link
JP (1) JP2830516B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4859094B2 (en) * 2005-08-09 2012-01-18 株式会社リコー Electrical equipment

Also Published As

Publication number Publication date
JPH04369483A (en) 1992-12-22

Similar Documents

Publication Publication Date Title
US4435678A (en) Low voltage precision current source
US4441070A (en) Voltage regulator circuit with supply voltage ripple rejection to transient spikes
US4678947A (en) Simulated transistor/diode
JPH0446009B2 (en)
US6903609B2 (en) Operational amplifier
US4413226A (en) Voltage regulator circuit
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2830516B2 (en) Current comparator
US5124586A (en) Impedance multiplier
EP0478389B1 (en) Amplifier having polygonal-line characteristics
US5099139A (en) Voltage-current converting circuit having an output switching function
US5155429A (en) Threshold voltage generating circuit
JP2751747B2 (en) Current mirror circuit
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JPH09105763A (en) Comparator circuit
JPS5922245B2 (en) Teiden Atsubias Cairo
US5977760A (en) Bipolar operational transconductance amplifier and output circuit used therefor
US4529946A (en) Differential amplifier circuit
JP3088336B2 (en) Frequency conversion circuit
JP3255226B2 (en) Voltage controlled amplifier
JP3736077B2 (en) Voltage comparison circuit
JP3134343B2 (en) Bandgap reference voltage generation circuit
KR920002974Y1 (en) Oh-set control circuit of differential amplifier
JPH03242715A (en) Band gap reference voltage generating circuit
JP2656297B2 (en) Wind circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20070925

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20100925

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20110925

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20110925