JPH05160746A

JPH05160746A - 符号復号化装置

Info

Publication number: JPH05160746A
Application number: JP3318831A
Authority: JP
Inventors: Mitsuru Yamamoto; 満山本; Hiroshi Mashita; 博志真下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-12-03
Filing date: 1991-12-03
Publication date: 1993-06-25

Abstract

(57)【要約】【目的】データの符号復号化処理を高速にする。【構成】演算器IIは演算ユニットを“２分木”状に組み
合わせるような構成をとり、個々の演算ユニットは、入
力データI ３をビットシフトすることにより１／２に除
算し、その結果を保持、出力するビットシフト器５１、
また、入力I １と入力I ２とを加算し、その結果を保
持、出力する加算器５２、ビットシフト器５１の出力か
ら加算器５２の出力を減算し、その結果を保持、出力す
る減算器I ５３、そして、減算器I ５３の出力から入力
I ２の値を減算し、その結果を保持して０３として出力
する減算器II５４にて構成され、結果として伸張回路か
ら出力される８個のｋの値を用いて、ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇ，の８個のデータを演算する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本装置は、音声等の一次元データ
や画像等の２次元データ等を符号化し、復号して出力す
る符号復号化装置に関するものである。

【０００２】

【従来の技術】従来、この種の装置の多くは、ＤＣＴ
（Discrete Cosine Transform ）等の直交変換を用いて
入力データを周波数領域のデータに変換し、入力データ
の統計的性質に対応して非線形量子化等の量子化器の量
子化特性、量子化ビット数の割り当て等の制御や、変換
後のゼロデータを一括するランレングス手法等を用いる
ことによって、データ量を圧縮するように構成されてい
る。

【０００３】

【発明が解決しようとしている課題】しかしながら、こ
のＤＣＴを用いた直交変換においては、下記の式（１）
に示されるように、Ｎ個の入力データに対して、コサイ
ン関数を係数とするＮ² 回の乗算を行なう必要がある。

【０００４】

【数１】直交変換の精度は、コサイン関数の係数のｂｉｔ長によ
って左右されるため、コサイン関数の係数のｂｉｔ数は
長くとられる。そのため、コサイン関数の係数と入力デ
ータの乗算は、その処理に時間がかかるとともに処理回
路の規模も大きくなる。従って、このようなＤＣＴを用
いた符号・復号化装置は処理速度が遅く、また、装置が
小型化できないという問題がある。

【０００５】

【課題を解決するための手段】本発明は、上述の課題を
解決することを目的とし成されたもので、上述の課題を
解決する一手段として、以下の構成を備える。即ち、入
力データを符号化し、符号化されたデータを復号して出
力する符号復号化装置において、複数個のデータにて構
成されるデータ系列の平均値を演算する第１の演算手段
と、前記データ系列を、その構成データが１個となるま
で２分割し続けて複数の部分データ集合を形成し、該２
分割後の各部分データ集合に属するデータの平均値を演
算する第２の演算手段と、前記第１の演算手段及び前記
第２の演算手段による演算にて得られる複数個の平均値
を用いて、複数の符号化変換式を求める手段と、前記複
数の符号化変換式より、前記データ系列を構成するデー
タ値を求める第３の演算手段とを備える。好ましくは、
前記第１の演算手段及び前記第２の演算手段は、加算、
減算、及びビットシフト演算とを行なう。

【０００６】

【作用】以上の構成において、データの符号復号化処理
を高速にすることができる。

【０００７】

【実施例】以下、添付図面を参照して、本発明に係る好
適な実施例を詳細に説明する。［第１実施例］図１は、本発明の第１の実施例に係る符
号・復号化装置の構成を示すブロツク図である。同図に
示す装置では、音源からの音響信号を符号化して記憶装
置に記憶し、記憶装置から読み出した信号を復号化した
後、それをスピーカにて再生する。

【０００８】図１において、音源１は、例えば、カセッ
トレコーダやマイクロホンなどから得られる音源であ
り、Ａ／Ｄ変換器２では、音源１からのアナログ形式の
音響信号を所定のサンプリングタイミングでサンプリン
グし、デジタル信号に変換する。また、演算器I ３は、
Ａ／Ｄ変換器２から出力されるデジタル化された音響信
号を符号化するための演算器である。尚、この演算器I
３の詳細は後述する。

【０００９】圧縮回路４は、演算器I ３から出力される
符号係数の特性に応じて、デジタル信号のｂｉｔ長を制
御する。また、記憶装置５では、圧縮回路４から出力さ
れる圧縮されたデジタル音響信号を記憶するとともに、
記憶されたデジタル音響信号を読み出し、出力する機能
を有している。伸張回路６は、圧縮回路４の逆特性を有
し、符号係数のｂｉｔ長を復元する。そして、演算器II
７は、演算器I ３によって符号化されたデジタル音響信
号を復号化する演算器である。尚、その詳細については
後述する。

【００１０】Ｄ／Ａ変換器８は、演算器II７から出力さ
れるデジタル形式の音響信号をアナログ形式に変換し、
Ｄ／Ａ変換器８での変換後の信号は、出力装置９にてア
ナログ形式の音響信号が所望の電力レベルにまで増幅さ
れ、例えば、不図示のスピーカにて再生される。図２
は、本実施例に係る符号・復号化装置を構成し、音響デ
ータを符号化する演算器I における部分データ集合を簡
略化して示したものである。

【００１１】本実施例に係る符号・復号化装置では、膨
大な個数のデータを有する音響信号を、連続した１０２
４個のデータから成るブロックに分割した後、符号・復
号化処理を行なう。しかし、図２では、説明の簡略化の
ために８個の連続したデータａ，ｂ，ｃ，ｄ，ｅ，ｆ，
ｇ，ｈに対する処理を示す。図２において、ｍ₀₁は、デ
ータａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇの平均を示している。
これら８個のデータは、最初、各々４個のデータを有す
る２組のデータ集合に分割される。つまり、図２に示す
ように、ｍ₁₁及びｎ₁₁は、それぞれデータａ，ｂ，ｃ，
ｄ、及びデータｅ，ｆ，ｇ，ｈの平均値である。

【００１２】これら２組のデータ集合は、さらに、各々
２個のデータを有する４組のデータ集合に分割される。
これらのデータ集合がｍ₂₁，ｎ₂₁，ｍ₂₂，ｎ₂₂で、それ
ぞれデータａ，ｂ、データｃ，ｄ、データｅ，ｆ、デー
タｇ，ｈの平均値である。そして、これら４組のデータ
集合は、最終的に１個のデータを有する８組のデータ集
合に分割される。これらのデータ集合が、ｍ₃₁，ｎ₃₁，
ｍ₃₂，ｎ₃₂，ｍ₃₃，ｎ ₃₃，ｍ₃₄，ｎ₃₄であり、それぞれ
データａ、データｂ、データｃ、データｄ、データｅ、
データｆ、データｇ、データｈの平均値、即ち、個々の
データの値となる。尚、最終的な分割でそれぞれのデー
タ集合の要素が１個となるため、ここでは、これ以上の
データ集合の分割は行なわれない。

【００１３】このようにして定められる８個の平均値ｍ
_ij(i=0,1,2,j=1,2,3,4) と、７個の平均値ｎ_ij(i=1,2,3
j=1,2,3,4) を用いて、下記の８個の符号化式を定義す
る。つまり、ｋ₀₁＝ｍ₀₁ …（２）ｋ₁₁＝ｍ₁₁−ｍ₀₁ …（３）ｋ₂₁＝ｍ₂₁−（ｍ₁₁−ｍ₀₁） …（４）ｋ₂₂＝ｍ₂₂−（ｎ₁₁−ｍ₀₁） …（５）ｋ₃₁＝ｍ₃₁−（ｍ₂₁−（ｍ₁₁−ｍ₀₁）） …（６）ｋ₃₂＝ｍ₃₂−（ｎ₂₁−（ｍ₁₁−ｍ₀₁）） …（７）ｋ₃₃＝ｍ₃₃−（ｍ₂₂−（ｎ₁₁−ｍ₀₁）） …（８）ｋ₃₄＝ｍ₃₄−（ｎ₂₂−（ｎ₁₁−ｍ₀₁）） …（９）ここで、ｋ₀₁は、全データを平均した低周波成分であ
り、ｋ₃₁，ｋ₃₂，ｋ₃₃，ｋ₃₄は、それぞれデータａｂ，
ｃｄ，ｅｆ，ｇｈの近傍に局在した高周波成分である。

【００１４】図３は、本実施例に係る符号・復号化装置
を構成する演算器I ３の詳細構成を示すブロツク図であ
る。ここでは、上記の式（２）〜（９）によるｋの値を
求める。図３において、シフトレジスタ１０は、図１に
示すＡ／Ｄ変換器２から逐次出力されるシリアルデータ
を８個のパラレルデータに変換する。ラッチ１１−１８
は、シフトレジスタ１０から出力される８個のデータを
それぞれラッチし、図示のように、その内の２個のデー
タを加算器１９〜２２へ出力する。そして、各加算器
は、その加算結果を保持し、他の加算器２３，２４や後
述するビットシフト器へ出力する。

【００１５】ビットシフト器２６〜３２は、入力データ
を所定のビット数だけシフトして出力し、減算器３３〜
４２は、入力される２個のデータの減算を行ない、その
結果を保持、出力する。また、図４，図５は、本実施例
に係る符号・復号化装置を構成する演算器II７の詳細な
ブロツク図である。ここでは、図１に示す伸張回路６か
ら出力される８個のｋの値を用いて、ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇ，の８個のデータを求める。

【００１６】図４は、演算器II７の全体構成を示すブロ
ツク図であり、図５に示す演算ユニットを“２分木”状
に組み合わせるような構成をとる。図５は、図４に示す
演算器II７を構成する演算ユニットの詳細構成図であ
り、図中、ビットシフト器５１は、入力データI ３をビ
ットシフトすることにより１／２に除算し、その結果を
保持、出力する。また、加算器５２は、入力I１と入力I
２とを加算し、その結果を保持、出力する。減算器I
５３では、ビットシフト器５１の出力から加算器５２の
出力を減算し、その結果を保持、出力する。そして、減
算器II５４は、減算器I ５３の出力から入力I ２の値を
減算し、その結果を保持して、０３として出力する。

【００１７】次に、本実施例に係る符号・復号化装置の
動作を説明する。図１に示す音源１からＡ／Ｄ変換器２
に音響信号が入力されると、Ａ／Ｄ変換器２は、所定の
サンプリングタイミングにてその信号をサンプリング
し、１６ｂｉｔのデジタル信号に変換する。このときの
デジタル信号のｂｉｔ数としては、２ｂｉｔ以上のｂｉ
ｔ数を用いることが可能であるが、より最適な値として
８〜３２ｂｉｔが用いられる。

【００１８】Ａ／Ｄ変換器２から出力される１６ｂｉｔ
のデジタルデータは、上述のように演算器I ３のシフト
レジスタ１０（図３）に入力され、逐次シフトされて８
個のデータが揃った時点で、ラッチ１１〜１８にラッチ
される。このとき、ラッチ１１〜１８にラッチされた８
個のデータは、図２のａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ
の８個のデータにそれぞれ対応している。

【００１９】加算器１９，２０，２１，２２は、それぞ
れ２個のラッチからの出力を加算し、その結果を出力す
る。このとき、加算器１９の出力はａ＋ｂ、加算器２０
の出力はｃ＋ｄ、加算器２１の出力はｅ＋ｆ、そして、
加算器２２の出力はｇ＋ｈとなる。続いて、加算器１９
と加算器２０の出力が加算器２３で加算され、結果とし
てａ＋ｂ＋ｃ＋ｄが出力される。

【００２０】同様に、加算器２１と加算器２２の出力が
加算器２４に入力、加算され、ｅ＋ｆ＋ｇ＋ｄが出力さ
れる。さらに、加算器２３と加算器２４の出力が加算器
２５に入力、加算され、ａ＋ｂ＋ｃ＋ｄ＋ｅ＋ｆ＋ｇが
出力される。この加算器２５からの出力は、ビットシフ
ト器２９で３ｂｉｔシフトすることによって１／８倍さ
れ、

【００２１】

【数２】となり、上記式（２）のように、符号値ｋ₀₁として圧縮
回路４に出力される。また、加算器２３からの出力は、
ビットシフト器２７で２ｂｉｔシフトすることにより１
／４倍されて、

【００２２】

【数３】となり、その結果が減算器３３に入力される。この減算
器３３は、ビットシフト器２７の出力であるｍ₁₁から、
ビットシフト器２９の出力であるｍ₀₁を減算し、式
（３）に示すようにｋ₁₁＝ｍ₁₁−ｍ₀₁を出力する。加算
器２４からの出力は、ビットシフト器３１によって２ｂ
ｉｔシフトすることにより１／４倍され、

【００２３】

【数４】となり、その結果が減算器３４に入力される。減算器３
４では、ビットシフト器３１の出力であるｎ₁₁から、ビ
ットシフト器２９の出力であるｍ₀₁を減算し、ｎ ₁₁−ｍ
₀₁を求めて、出力する。減算器３５では、加算器１９の
出力をビットシフト器２６で１ｂｉｔシフトすることに
より得られる出力値

【００２４】

【数５】より、減算器３３からの出力ｍ₁₁−ｍ₀₁を減算すること
により、上記式（４）のようにｋ₂₁＝ｍ₂₁−（ｍ₁₁−ｍ
₀₁）を求めて、出力する。同様に、減算器３６からはｎ
₂₁−（ｍ₁₁−ｍ₀₁）が出力され、減算器３７からは、式
（５）のようにｋ ₂₂＝ｍ₂₂−（ｎ₁₁−ｍ₀₁）が、また、
減算器３８からはｎ₂₂−（ｎ₁₁−ｍ₀₁）がそれぞれ出力
される。

【００２５】さらに、減算器３９は、ラッチ１１の出力
値ａ＝ｍ₃₁から、減算器３５の出力値ｋ₂₁＝ｍ₂₂−（ｍ
₁₁−ｍ₀₁）を減算することによって、式（６）に示すよ
うにｋ₃₁＝ｍ₃₁−（ｍ₂₂−（ｍ₁₁−ｍ₀₁））を求めて、
出力する。同様に、減算器４０からは、式（７）に示す
ようにｋ₃₂＝ｍ₃₂−（ｎ₂₁−（ｍ₁₁−ｍ₀₁））が出力さ
れ、減算器４１からは、式（８）に示すようにｋ₃₃＝ｍ
₃₃−（ｍ₂₂−（ｎ₁₁−ｍ₀₁））、減算器４２からは、式
（９）に示すようにｋ₃₄＝ｍ₃₄−（ｎ₂₂−（ｎ ₁₁−
ｍ₀₁））がそれぞれ出力される。

【００２６】このように、８個の入力データａ，ｂ，
ｃ，ｄ，ｅ，ｆ，ｇ，ｈに対して８個の符号化係数ｋが
求められると、シフトレジスタに入力された後続の８個
のデータがラッチ１１〜１８に転送され、上記と同様の
処理にて符号化係数が求められる。演算器I ３において
求められた８個の符号化係数ｋ₀₁，ｋ₁₁，ｋ₂₁，ｋ₂₂，
ｋ ₃₁，ｋ₃₂，ｋ₃₃，ｋ₃₄，は、圧縮回路４においてｂｉ
ｔ長が削減される。即ち、低周波成分であるｋ₀₁に対し
ては、入力と同じ１６ｂｉｔとし、ｋ₁₁に対しては１２
ｂｉｔ、ｋ₂₁，ｋ₂₂に対しては１０ｂｉｔ、また、高周
波成分であるｋ₃₁，ｋ₃₂，ｋ₃₃，ｋ₃₄，に対しては８ｂ
ｉｔとし、それぞれ原点付近をより細分化する非線型量
子化信号に変換する。

【００２７】このように圧縮された符号化係数は記憶装
置５に記憶され、これらは、８個の符号化係数ｋ₀₁，ｋ
₁₁，ｋ₂₁，ｋ₂₂，ｋ₃₁，ｋ₃₂，ｋ₃₃，ｋ₃₄，を組として
随時読み出され、伸張回路６によって、圧縮回路６と逆
特性の変換が施されることで１６ｂｉｔの線型量子化デ
ータに戻され、演算器II７に出力される。演算器II７で
は、演算ユニット４３の入力I １にｋ₁₁，入力I ２、入
力I ３にｋ₀₁がそれぞれ入力される（図４，５参照）。
入力I １からのｋ₁₁は、Ｏ１に出力されるとともに、加
算器５２に入力される。また、入力I ２からのｋ₀₁は、
加算器５２に入力される。その結果、加算器５２から
は、

【００２８】

【数６】が出力される。尚、この値は、出力Ｏ２としても出力さ
れる。ビットシフト５１は、I ３から入力されるｋ₀₁を
１ｂｉｔシフトとすることによって２倍し、その結果
は、減算器I ５３に出力される。この減算器I ５３で
は、ビットシフト５１からの出力２ｋ₀₁より、加算器５
２からの出力を減算することによって、

【００２９】

【数７】を求め、それを減算器II５４に出力するとともに、出力
０４として出力する。そして、減算器II５４は、減算器
I ５３からの出力（ｅｆｇｈの反転）より、入力I ２で
あるｋ₀₁＝（ａｂｃｄｅｆｇｈの反転）を減じて（ｅｆ
ｇｈの反転）−（ａｂｃｄｅｆｇｈの反転）を求め、そ
れを出力０３として出力する。また、演算ユニット４４
の入力I １にはｋ₂₁が入力され、I ２、及びI ３１は、
それぞれ演算ユニット４３の出力０１，０２が接続され
ている。この演算ユニット４４は、演算ユニット４３と
同様の動作をし、その出力０１からは、ｋ₂₁＝ｍ₂₁−
（ｍ₁₁−ｍ₀₁）が出力される。また、出力０２からは、

【００３０】

【数８】が出力される。さらに、出力０３からは、

【００３１】

【数９】が出力される。また、出力０４からは、

【００３２】

【数１０】が出力される。同様に、演算ユニット４５の出力０１か
らはｋ₂₂が出力され、出力０２からは、

【００３３】

【数１１】が出力される。また、出力０３からは、

【００３４】

【数１２】が出力され、出力０４からは、

【００３５】

【数１３】が出力される。これらにより、演算ユニット４６の出力
０２からは、

【００３６】

【数１４】が出力され、出力０４からは、

【００３７】

【数１５】が出力される。同様に、演算ユニット４７の０２から
は、

【００３８】

【数１６】が出力され、出力０４からは、

【００３９】

【数１７】が出力される。また、演算ユニット４８の０２からは、

【００４０】

【数１８】が出力され、０４からは、

【００４１】

【数１９】が出力される。さらに、演算ユニット４９の０２から
は、

【００４２】

【数２０】が出力され、出力０４からは、

【００４３】

【数２１】が出力される。このようにして、演算器II７において、
８個の符号化係数ｋ₀₁，ｋ₁₁，ｋ₂₁，ｋ₂₂，ｋ₃₁，
ｋ₃₂，ｋ₃₃，ｋ₄₃から８個の音響データａ，ｂ，ｃ，
ｄ，ｅ，ｆ，ｇ，ｈが復号され、逐次、Ｄ／Ａ変換器８
に出力されてアナログ信号に変換される。そして、出力
装置９において信号増幅され、不図示のスピーカにて音
響信号として再生される。

【００４４】以上説明したように、本実施例によれば、
加算、減算、ビットシフト等の簡単な処理でデータの符
号・復号化処理を行なうことができ、処理が高速になる
とともに装置規模を小型化できるという効果がある。ま
た、符号化によって得られる符号化係数（符号化された
データ）は、周波数の高低、及びデータ配置位置により
分離されるため、入力データの特性に応じた帯域圧縮手
法によって帯域圧縮を行なうことができる。尚、上記実
施例においては、簡略化のために入力データ８個を組と
した処理について述べたが、１０２４点等のデータを組
とする場合の処理についても、上記実施例にて示した処
理回路を拡張することによって実施できる。

【００４５】［第２実施例］次に、本発明に係る第２の
実施例について説明する。図６は、本発明の第２の実施
例に係る符号・復号化装置の構成を示すブロツク図であ
る。同図に示す装置では、２次元データである画像デー
タに対する処理を行なう。図６において、画像源６０
は、例えば、スキャナやイメージファイル等の画像源で
あり、Ｄ／Ａ変換器６１は、この画像源から出力される
画像データをデジタル化する。演算器I ６２は、Ａ／Ｄ
変換器６１から出力される画像信号の横、または縦一列
のデータを組として符号化するための演算器であり、画
像メモリI ６３には、演算器I ６２によって符号化され
たデータが一時記憶される。この画像メモリI ６３は、
符号化される画像データのサイズ以上のメモリ量を有し
ている。また、演算器II６４は、画像メモリ６３に記憶
された符号化データに対して、演算器I ６２と直交する
方向のデータを組として符号化するための演算器であ
る。

【００４６】演算器II６４からのデータは、圧縮回路６
５を介して記憶装置６６に達し、そこで画像データとし
て記憶される。この画像データは、伸張回路６７を介し
て、符号化された画像データを複合するための演算器６
４に入力され、そこで符号化されたデータの組方向の復
号化を行なう。また、画像メモリII６９は、演算器III
６８から出力される画像データを一時的に記憶する。

【００４７】演算器IV７０では、演算器I ６２で符号化
されたデータの組の方向の復号化を行ない、Ｄ／Ａ変換
器７１では演算器IV７０にて復号化されたデータをアナ
ログデータに変換する。そして、そのデータは、例え
ば、ディスプレイやプリンタ等の画像データの出力装置
７２に出力される。以下、本実施例に係る符号・復号化
装置の動作を説明する。

【００４８】画像源６０から出力される画像が横Ｎｘ
列、縦Ｎｙ行の画像データである場合、最初に、Ａ／Ｄ
変換器６１は、第１行目のＮｘ個の画像データをＡ／Ｄ
変換し、それを演算器I ６２に出力する。この演算器I
６２は、上記第１実施例における演算器I ３（図３参
照）に示した８点のデータに対する構成を、Ｎｘ点のデ
ータ用に拡張したように構成されており、第１実施例に
係る演算器I ３と同様の動作にてＮｘ個の符号化係数ｋ
の値を出力する。

【００４９】このように出力されたＮｘ個の符号化係数
ｋは、ｋ₀₁，ｋ₁₁，ｋ₂₁，ｋ₂₂，…の順に画像メモリI
６３の第１行目の先頭から横方向に順次書き込まれる。
続いて、画像源の出力データの第２行目のＮｘ個のデー
タがＡ／Ｄ変換器６１で変換され、演算器I６２で同様
に符号化されて、画像メモリI ６３の第２行目の先頭か
ら順に書き込まれる。

【００５０】このようにして、Ｎｙ列のデータすべてが
符号化されて画像メモリI ６３に書き込まれると、演算
器II６４に、画像メモリI ６３の第１列目のＮｙ符号化
係数が読み込まれる。この演算器II６４は、上記第１実
施例に係る演算器I ３（図３参照）に示した８点のデー
タに対する構成を、Ｎｙ点のデータ用に拡張したように
構成され、また、第１実施例の演算器I ３と同様の動作
にてＮｙ個の符号化係数ｋの値を出力する。

【００５１】このとき、演算器II６４への入力は、既
に、横方向への符号化がされたものであり、第１列目の
データは横方向の平均値となっている。この演算器II６
４で符号化されることにより、さらに縦方向の符号化が
行なわれる。従って、第１列目のデータに対する演算器
II６４からの出力ｋ₀₁は、画像全体の平均値を示してお
り、ｋ_11, ｋ₂₁，ｋ₂₂，…の順に縦方向の高周波成分に
概略対応する。

【００５２】演算器II６４から出力されるＮｙ個の符号
化係数は、圧縮回路６５によって圧縮され、その結果は
記憶装置６６に記憶される。続いて、画像メモリI ６３
から第２列目のＮｙ個の符号化係数が読み出され、演算
器II６４で符号化、圧縮回路６５で圧縮された後、記憶
装置６６に記憶される。このようにして、Ｎｘ列のデー
タ全てに対して、符号化、及び圧縮が行なわれ、その結
果が記憶装置６６に記憶される。

【００５３】記憶装置６６に記憶された、符号化された
画像データについては、第１列目のＮｙ個のデータが読
み出され、伸張回路６７で伸張されたのち、演算器III
６８で復号化される。この演算器III ６８は、上記第１
の実施例に係る演算器II７（図４参照）に示した８点の
データに対する構成を、Ｎｙ点のデータ用に拡張したよ
うに構成されており、この第１の実施例に係る演算器II
と同様な動作をすることで、Ｎｙ個の復号化データを出
力する。

【００５４】出力されたデータは、ａ，ｂ，ｃ，ｄ，…
の順に画像メモリII６９の第１列目の先頭から縦方向に
書き込まれる。続いて、記憶装置６６から第２列目のＮ
ｙ個のデータが読み出され、伸張回路６７で伸張された
後、演算器III ６８で符号化されて画像メモリII６９の
第２列目に書き込まれる。このようにして、Ｎｘ列のデ
ータ全てが処理され、画像メモリII６９に書き込まれる
と、演算器IV７０に画像メモリII６９の第１行目のＮｘ
個のデータが読み込まれる。

【００５５】演算器IV７０は、上記第１実施例の演算器
IIに示した８点のデータに対する構成を、Ｎｘ点のデー
タ用に拡張したように構成され、また、その演算器IIと
同様な動作をして、Ｎｘ個の復号化された画像データを
出力する。そして、この出力データは、Ｄ／Ａ変換器７
１でＤ／Ａ変換され、出力装置７２から画像信号として
出力される。これに続いて、画像メモリII６９の第２行
目のＮｘ個のデータが演算器IV７０に読み込まれて復号
化され、Ｄ／Ａ変換器７１でＤ／Ａ変換された後、出力
装置７２から画像信号として出力される。このようにし
て、Ｎｙ行のデータが復号化、Ｄ／Ａ変換され、出力装
置７２から出力される。

【００５６】以上説明したように、本実施例によれば、
演算器I ，II，III ，IVがいずれも高速動作を行なうた
め、画像源として動画像データを用いても実時間処理が
行なえるという効果がある。尚、上記第１、及び第２の
実施例のいずれにおいても、記憶装置を伝送装置と置き
換えて構成してもよい。また、第１、第２の実施例にお
いて、記憶装置に符号化されたデータを書き込む部分
と、記憶装置からデータを読み出し、復号する部分が個
別の装置の如く構成することも可能である。

【００５７】本発明は、複数の機器から構成されるシス
テムに適用しても１つの機器から成る装置に適用しても
よい。また、本発明は、システム、あるいは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
複数のデータから構成されるデータ系列の平均値から得
られる符号化変換式に基づいて加算、減算、及びビット
シフト演算という簡単な演算を行なうことで、符号復号
化処理を高速に実行するとともに装置の小型化を実現す
ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る符号・復号化装置
の構成を示すブロツク図、

【図２】実施例に係る符号・復号化装置を構成する演算
器I における部分データ集合を簡略化して示した図、

【図３】実施例に係る符号・復号化装置を構成する演算
器I ３の詳細構成を示すブロツク図、

【図４】

【図５】実施例に係る符号・復号化装置を構成する演算
器IIの詳細ブロツク図、

【図６】第２の実施例に係る符号・復号化装置の構成を
示すブロツク図である。

【符号の説明】

１音源２，６１Ａ／Ｄ変換器３，６２演算器I ４，６５圧縮回路５，６６記憶装置６，６７伸張回路７，６４演算器II ８，７１Ｄ／Ａ変換器９，７２出力装置１０シフトレジスタ１１〜１８ラッチ１９〜２５加算器２６〜３２ビットシフト３５〜４２減算器４３〜４９演算ユニット

Claims

【特許請求の範囲】

【請求項１】入力データを符号化し、符号化されたデ
ータを復号して出力する符号復号化装置において、複数個のデータにて構成されるデータ系列の平均値を演
算する第１の演算手段と、前記データ系列を、その構成データが１個となるまで２
分割し続けて複数の部分データ集合を形成し、該２分割
後の各部分データ集合に属するデータの平均値を演算す
る第２の演算手段と、前記第１の演算手段及び前記第２の演算手段による演算
にて得られる複数個の平均値を用いて複数の符号化変換
式を求める手段と、前記複数の符号化変換式より、前記データ系列を構成す
るデータ値を求める第３の演算手段とを備えることを特
徴とする符号復号化装置。
【請求項２】前記第１の演算手段及び前記第２の演算
手段は、加算、減算、及びビットシフト演算とを行なう
ことを特徴とする請求項１に記載の符号復号化装置。
【請求項３】前記第３の演算手段は、１個のビットシ
フト器と１個の加算器、及び２個の減算器を基本とする
複数の演算ユニットを２分木状に接続して構成すること
を特徴とする請求項１に記載の符号復号化装置。