JPH05160278A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05160278A JPH05160278A JP32415591A JP32415591A JPH05160278A JP H05160278 A JPH05160278 A JP H05160278A JP 32415591 A JP32415591 A JP 32415591A JP 32415591 A JP32415591 A JP 32415591A JP H05160278 A JPH05160278 A JP H05160278A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- wirings
- dielectric constant
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】同一配線層の配線間に形成される絶縁膜，およ
び，異なる配線層に属する配線間もしくは基板と配線と
の間に形成される絶縁膜の構造を変え，素子を微細化さ
せる際に生じるカップリングやクロスト−ク等をなく
す。 【構成】半導体基板１１上には，絶縁膜１２が形成され
ている。絶縁膜１２の誘電率はε1 である。絶縁膜１２
上には複数の配線１３が形成されている。複数の配線１
３の間には，絶縁膜１４Ａが形成されている。絶縁膜１
４Ａの誘電率はε2 である。そして，ε2 ＜ε1 の関係
を有する。なお，絶縁膜１２の比誘電率は３．９以上，
絶縁膜１４Ａの比誘電率は３．０以下である。これによ
り，配線間隔が縮小されても，カップリングやクロスト
−ク等が生じない。
び，異なる配線層に属する配線間もしくは基板と配線と
の間に形成される絶縁膜の構造を変え，素子を微細化さ
せる際に生じるカップリングやクロスト−ク等をなく
す。 【構成】半導体基板１１上には，絶縁膜１２が形成され
ている。絶縁膜１２の誘電率はε1 である。絶縁膜１２
上には複数の配線１３が形成されている。複数の配線１
３の間には，絶縁膜１４Ａが形成されている。絶縁膜１
４Ａの誘電率はε2 である。そして，ε2 ＜ε1 の関係
を有する。なお，絶縁膜１２の比誘電率は３．９以上，
絶縁膜１４Ａの比誘電率は３．０以下である。これによ
り，配線間隔が縮小されても，カップリングやクロスト
−ク等が生じない。
Description
【０００１】
【産業上の利用分野】本発明は，同一層または異なる層
に形成された複数の配線を互いに分離する絶縁膜の構造
に関する。
に形成された複数の配線を互いに分離する絶縁膜の構造
に関する。
【０００２】
【従来の技術】図６は，従来の半導体装置の配線構造を
示している。シリコン基板６１上には，絶縁膜６２が形
成されている。絶縁膜６２上には，配線６３が形成され
ている。また，配線６３の間，および，配線６３上に
は，誘電率がεの絶縁膜６４が形成されている。絶縁膜
６４上には，配線６５が形成されている。そして，配線
６５の間，および，配線６５上には，パッシベ−ション
膜６６が形成されている。
示している。シリコン基板６１上には，絶縁膜６２が形
成されている。絶縁膜６２上には，配線６３が形成され
ている。また，配線６３の間，および，配線６３上に
は，誘電率がεの絶縁膜６４が形成されている。絶縁膜
６４上には，配線６５が形成されている。そして，配線
６５の間，および，配線６５上には，パッシベ−ション
膜６６が形成されている。
【０００３】上記構成の半導体装置において，高集積化
のため，配線の間隔や幅は縮小される傾向にある。そし
て，回路の動作周波数の増大や配線幅の縮小は，配線の
電流密度を増加させる傾向にある。そこで，このような
電流密度の増加に伴う回路の信頼性の低下を避けるた
め，および，配線幅の縮小に伴う配線抵抗の増大を避け
るため，配線の厚さのスケ−リングは，配線幅や配線間
隔のスケ−リングに対して緩やかにせなければならな
い。
のため，配線の間隔や幅は縮小される傾向にある。そし
て，回路の動作周波数の増大や配線幅の縮小は，配線の
電流密度を増加させる傾向にある。そこで，このような
電流密度の増加に伴う回路の信頼性の低下を避けるた
め，および，配線幅の縮小に伴う配線抵抗の増大を避け
るため，配線の厚さのスケ−リングは，配線幅や配線間
隔のスケ−リングに対して緩やかにせなければならな
い。
【０００４】しかしながら，かかる場合，配線間隔が縮
小等すると，基板もしくは下層配線と上層配線との間の
容量，および，同一層における配線間の容量からなる配
線容量のうち，後者の容量が急激に増大し，配線間のカ
ップリングが問題となってくる。
小等すると，基板もしくは下層配線と上層配線との間の
容量，および，同一層における配線間の容量からなる配
線容量のうち，後者の容量が急激に増大し，配線間のカ
ップリングが問題となってくる。
【０００５】
【発明が解決しようとする課題】このように，従来で
は，回路の信頼性の確保等のため，配線の厚さのスケ−
リングは，配線幅や配線間隔のスケ−リングに対して緩
やかであった。このため，配線間隔が縮小等により，同
一層における配線間の容量が急激に増大し，配線間のカ
ップリングやクロスト−ク等が問題となる欠点があっ
た。
は，回路の信頼性の確保等のため，配線の厚さのスケ−
リングは，配線幅や配線間隔のスケ−リングに対して緩
やかであった。このため，配線間隔が縮小等により，同
一層における配線間の容量が急激に増大し，配線間のカ
ップリングやクロスト−ク等が問題となる欠点があっ
た。
【０００６】本発明は，上記欠点を解決すべくなされた
もので，その目的は，同一層の配線同志を絶縁する絶縁
膜，および，異層の配線もしくは基板と配線とを絶縁す
る絶縁膜の構造を変え，半導体装置の微細化を達成する
において問題となるカップリングやクロスト−ク等を防
ぐことである。
もので，その目的は，同一層の配線同志を絶縁する絶縁
膜，および，異層の配線もしくは基板と配線とを絶縁す
る絶縁膜の構造を変え，半導体装置の微細化を達成する
において問題となるカップリングやクロスト−ク等を防
ぐことである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に，本発明の半導体装置は，半導体基板と，前記半導体
基板上に形成される配線層と，前記配線層下に形成され
る第１の絶縁膜と，少なくとも前記配線層の間に形成さ
れる第２の絶縁膜とを備え，前記第２の絶縁膜の誘電率
が前記第１の絶縁膜の誘電率に比べて小さくなってい
る。
に，本発明の半導体装置は，半導体基板と，前記半導体
基板上に形成される配線層と，前記配線層下に形成され
る第１の絶縁膜と，少なくとも前記配線層の間に形成さ
れる第２の絶縁膜とを備え，前記第２の絶縁膜の誘電率
が前記第１の絶縁膜の誘電率に比べて小さくなってい
る。
【０００８】本発明の半導体装置は，異なる配線層の配
線間に形成される第１の絶縁膜と，同一の配線層の配線
間に形成される第２の絶縁膜とを備え，前記第２の絶縁
膜の誘電率が前記第１の絶縁膜の誘電率に比べて小さく
なっている。また，前記第１の絶縁膜の比誘電率が３．
９以上，前記第２の絶縁膜の比誘電率が３．０以下であ
る。
線間に形成される第１の絶縁膜と，同一の配線層の配線
間に形成される第２の絶縁膜とを備え，前記第２の絶縁
膜の誘電率が前記第１の絶縁膜の誘電率に比べて小さく
なっている。また，前記第１の絶縁膜の比誘電率が３．
９以上，前記第２の絶縁膜の比誘電率が３．０以下であ
る。
【０００９】
【作用】上記構成によれば，近年における素子の微細化
により，配線間隔が縮小されても，同一の配線層に属す
る配線間に形成される絶縁膜の誘電率，および，異なる
配線層に属する配線間もしくは基板と配線との間に形成
される絶縁膜の誘電率を異なる値に設定することによ
り，線間容量と全配線容量の比を減少させ，半導体装置
のカップリングやクロスト−ク等を防ぐことができる。
また，前記第１の絶縁膜の比誘電率が３．９以上，前記
第２の絶縁膜の比誘電率が３．０以下であれば，実際の
半導体装置に最も適した値となる。
により，配線間隔が縮小されても，同一の配線層に属す
る配線間に形成される絶縁膜の誘電率，および，異なる
配線層に属する配線間もしくは基板と配線との間に形成
される絶縁膜の誘電率を異なる値に設定することによ
り，線間容量と全配線容量の比を減少させ，半導体装置
のカップリングやクロスト−ク等を防ぐことができる。
また，前記第１の絶縁膜の比誘電率が３．９以上，前記
第２の絶縁膜の比誘電率が３．０以下であれば，実際の
半導体装置に最も適した値となる。
【００１０】
【実施例】以下，図面を参照しながら本発明の一実施例
について詳細に説明する。
について詳細に説明する。
【００１１】図１は，本発明の一実施例に係わる半導体
装置を示している。この実施例は，２層配線構造を有す
る場合である。図１において，シリコン基板１１中に
は，半導体素子（図示せず）が形成されている。そし
て，基板１１上には，誘電率がε1 の絶縁膜１２が形成
されている。なお，絶縁膜１２は，例えば酸化膜，もし
くは，Ｈ（水素）やＣ（炭素）等の微量の不純物を含む
酸化膜である。絶縁膜１２上には，第１層目の複数の金
属配線１３が形成されている。複数の金属配線１３の
間，および，その金属配線１３上には，誘電率がε2 の
絶縁膜１４が形成されている。なお，絶縁膜１４は，絶
縁膜１２に比べ，誘電率が小さい物質，例えばテフロン
等の有機系の絶縁膜である。絶縁膜１４上には，第２層
目の金属配線１５が形成されている。金属配線１５上に
は，保護膜１６が形成されている。
装置を示している。この実施例は，２層配線構造を有す
る場合である。図１において，シリコン基板１１中に
は，半導体素子（図示せず）が形成されている。そし
て，基板１１上には，誘電率がε1 の絶縁膜１２が形成
されている。なお，絶縁膜１２は，例えば酸化膜，もし
くは，Ｈ（水素）やＣ（炭素）等の微量の不純物を含む
酸化膜である。絶縁膜１２上には，第１層目の複数の金
属配線１３が形成されている。複数の金属配線１３の
間，および，その金属配線１３上には，誘電率がε2 の
絶縁膜１４が形成されている。なお，絶縁膜１４は，絶
縁膜１２に比べ，誘電率が小さい物質，例えばテフロン
等の有機系の絶縁膜である。絶縁膜１４上には，第２層
目の金属配線１５が形成されている。金属配線１５上に
は，保護膜１６が形成されている。
【００１２】上記構成の半導体装置によれば，基板１１
と第１層目の金属配線１３との間には，誘電率がε1 の
絶縁膜１２が形成され，第１層目の金属配線１３の間，
および，第１層目と第２層目の金属配線１３，１５の間
には，誘電率がε2 の絶縁膜１４が形成されている。し
かも，絶縁膜１４の誘電率ε2 は，絶縁膜１２の誘電率
ε1 よりも小さくなっている。この結果，図２に示すよ
うに，配線間隔が縮小されるに従い，配線間の容量が増
大してくるが，従来に比べ，配線間隔が縮小されても全
配線容量との比を小さく設定することができる。これに
より，第１層目の金属配線１３の間隔が縮小されても，
配線間のカップリングやクロスト−ク等を防ぐことがで
きる。なお，上記実施例において，絶縁膜１２の比誘電
率は３．９以上，絶縁膜１４の比誘電率は３．０以下で
あるのが最も効果的である。図３〜図５は，それぞれ本
発明の他の実施例に係わる半導体装置を示している。な
お，図３〜図５において，図１と同じ部分には，同じ符
号が付してある。
と第１層目の金属配線１３との間には，誘電率がε1 の
絶縁膜１２が形成され，第１層目の金属配線１３の間，
および，第１層目と第２層目の金属配線１３，１５の間
には，誘電率がε2 の絶縁膜１４が形成されている。し
かも，絶縁膜１４の誘電率ε2 は，絶縁膜１２の誘電率
ε1 よりも小さくなっている。この結果，図２に示すよ
うに，配線間隔が縮小されるに従い，配線間の容量が増
大してくるが，従来に比べ，配線間隔が縮小されても全
配線容量との比を小さく設定することができる。これに
より，第１層目の金属配線１３の間隔が縮小されても，
配線間のカップリングやクロスト−ク等を防ぐことがで
きる。なお，上記実施例において，絶縁膜１２の比誘電
率は３．９以上，絶縁膜１４の比誘電率は３．０以下で
あるのが最も効果的である。図３〜図５は，それぞれ本
発明の他の実施例に係わる半導体装置を示している。な
お，図３〜図５において，図１と同じ部分には，同じ符
号が付してある。
【００１３】図３は，図１の変形例であって，第１層目
の金属配線１３の間に誘電率がε2の絶縁膜１４Ａを形
成し，その金属配線１３上に誘電率がε3 の絶縁膜１４
Ｂを形成した場合である。なお，誘電率ε2 は，誘電率
ε3 に比べて小さくなっている。この場合，金属配線１
３の間における容量のみを低減できるため，さらに効果
的に配線間のカップリングやクロスト−ク等を防止でき
る。なお，誘電率ε2の絶縁膜１４Ａは，エッチバック
等の方法を用いて，第１層目の金属配線１３の間にのみ
形成することができる。
の金属配線１３の間に誘電率がε2の絶縁膜１４Ａを形
成し，その金属配線１３上に誘電率がε3 の絶縁膜１４
Ｂを形成した場合である。なお，誘電率ε2 は，誘電率
ε3 に比べて小さくなっている。この場合，金属配線１
３の間における容量のみを低減できるため，さらに効果
的に配線間のカップリングやクロスト−ク等を防止でき
る。なお，誘電率ε2の絶縁膜１４Ａは，エッチバック
等の方法を用いて，第１層目の金属配線１３の間にのみ
形成することができる。
【００１４】図４は，図１の変形例であって，３層配線
構造を有する場合である。図４において，第２層目の複
数の金属配線１５の間に形成される絶縁膜１７Ａは，誘
電率ε2 を有している。また，第１層目の金属配線１３
と第２層目の金属配線１５の間に形成される絶縁膜１４
Ｂは，誘電率ε1 を有している。さらに，第２層目の金
属配線１５と第３層目の金属配線１８の間に形成される
絶縁膜１７Ｂは，誘電率ε3 を有している。そして，誘
電率ε2 は，誘電率ε1 ，ε3 よりも小さく設定されて
いる。
構造を有する場合である。図４において，第２層目の複
数の金属配線１５の間に形成される絶縁膜１７Ａは，誘
電率ε2 を有している。また，第１層目の金属配線１３
と第２層目の金属配線１５の間に形成される絶縁膜１４
Ｂは，誘電率ε1 を有している。さらに，第２層目の金
属配線１５と第３層目の金属配線１８の間に形成される
絶縁膜１７Ｂは，誘電率ε3 を有している。そして，誘
電率ε2 は，誘電率ε1 ，ε3 よりも小さく設定されて
いる。
【００１５】図５は，多層配線構造の半導体装置におい
て，同一層の配線の間に形成される絶縁膜１４Ａ，１９
Ａの誘電率ε2 を，異なる配線層の間に形成される絶縁
膜１２，１４Ｂ，１７Ｂ，１９Ｂの誘電率ε1 ，ε3 よ
りも小さく設定したものである。なお，２０は，第４層
目の金属配線を示している。
て，同一層の配線の間に形成される絶縁膜１４Ａ，１９
Ａの誘電率ε2 を，異なる配線層の間に形成される絶縁
膜１２，１４Ｂ，１７Ｂ，１９Ｂの誘電率ε1 ，ε3 よ
りも小さく設定したものである。なお，２０は，第４層
目の金属配線を示している。
【００１６】
【発明の効果】以上，説明したように，本発明によれば
次のような効果を奏する。
次のような効果を奏する。
【００１７】配線間のカップリングは，線間容量と全配
線容量との比を減少させることによって防止することが
できる。本発明では，従来技術に比べ，同一層の配線間
の絶縁膜の比誘電率を，配線層と基板の間または配線層
間の比誘電率よりも小さくすることにより，線間容量を
減少させることができる。この結果，線間容量と全配線
容量との比を著しく減少させることができ，配線間のカ
ップリングやクロスト−ク等がなくなる。
線容量との比を減少させることによって防止することが
できる。本発明では，従来技術に比べ，同一層の配線間
の絶縁膜の比誘電率を，配線層と基板の間または配線層
間の比誘電率よりも小さくすることにより，線間容量を
減少させることができる。この結果，線間容量と全配線
容量との比を著しく減少させることができ，配線間のカ
ップリングやクロスト−ク等がなくなる。
【図１】本発明の一実施例に係わる半導体装置を示す断
面図。
面図。
【図２】従来品と発明品について配線間隔と容量の関係
を示す図。
を示す図。
【図３】本発明の他の実施例に係わる半導体装置を示す
断面図。
断面図。
【図４】本発明の他の実施例に係わる半導体装置を示す
断面図。
断面図。
【図５】本発明の他の実施例に係わる半導体装置を示す
断面図。
断面図。
【図６】従来の半導体装置を示す断面図。
１１…シリコン基板， １２，１７Ｂ…誘電率ε1 の絶縁膜， １３…第１層目の金属配線， １４，１４Ａ，１７Ａ，１９Ａ…誘電率ε2 の絶縁膜， １４Ｂ，１９Ｂ…誘電率ε3 の絶縁膜， １５…第２層目の金属配線， １６…保護膜。 １８…第３層目の金属配線， ２０…第４層目の金属配線。
Claims (3)
- 【請求項１】 半導体基板と，前記半導体基板上に形成
される配線層と，前記配線層下に形成される第１の絶縁
膜と，少なくとも前記配線層の間に形成される第２の絶
縁膜とを具備し，前記第２の絶縁膜の誘電率が前記第１
の絶縁膜の誘電率に比べて小さいことを特徴とする半導
体装置。 - 【請求項２】 多層配線構造の半導体装置において，異
なる配線層の配線間に形成される第１の絶縁膜と，同一
の配線層の配線間に形成される第２の絶縁膜とを具備
し，前記第２の絶縁膜の誘電率が前記第１の絶縁膜の誘
電率に比べて小さいことを特徴とする半導体装置。 - 【請求項３】 前記第１の絶縁膜の比誘電率が３．９以
上であり，前記第２の絶縁膜の比誘電率が３．０以下で
あることを特徴とする請求項１または２記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32415591A JPH05160278A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32415591A JPH05160278A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160278A true JPH05160278A (ja) | 1993-06-25 |
Family
ID=18162744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32415591A Pending JPH05160278A (ja) | 1991-12-09 | 1991-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111446A1 (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | 固体撮像装置および電子機器 |
-
1991
- 1991-12-09 JP JP32415591A patent/JPH05160278A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015111446A1 (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | 固体撮像装置および電子機器 |
| CN105849906A (zh) * | 2014-01-22 | 2016-08-10 | 索尼公司 | 固态成像装置和电子设备 |
| KR20160111916A (ko) * | 2014-01-22 | 2016-09-27 | 소니 주식회사 | 고체 촬상 장치 및 전자 기기 |
| US20160336371A1 (en) * | 2014-01-22 | 2016-11-17 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US10249670B2 (en) | 2014-01-22 | 2019-04-02 | Sony Corporation | Solid-state imaging device and electronic apparatus with multiple layers of signal lines and interconnect lines |
| TWI693705B (zh) * | 2014-01-22 | 2020-05-11 | 日商新力股份有限公司 | 固體攝像裝置及電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872697A (en) | Integrated circuit having integral decoupling capacitor | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| US6475899B2 (en) | Low capacitance wiring layout and method for making same | |
| GB2168846A (en) | Semiconductor device having multi-thickness metallization and process for the fabrication thereof | |
| US5119170A (en) | Thin film metal interconnects in integrated circuit structures to reduce circuit operation speed delay | |
| US20020036348A1 (en) | Semiconductor device having multi-layered wiring structure | |
| JPH05160278A (ja) | 半導体装置 | |
| JPH06302704A (ja) | 半導体装置 | |
| JPS63232470A (ja) | 薄膜固体装置 | |
| US4716071A (en) | Method of ensuring adhesion of chemically vapor deposited oxide to gold integrated circuit interconnect lines | |
| KR940004451B1 (ko) | 반도체 집적회로장치 | |
| US5091340A (en) | Method for forming multilayer wirings on a semiconductor device | |
| US5296742A (en) | Multilayered integrated circuit chip wiring arrangement | |
| US5504037A (en) | Method of forming optimized thin film metal interconnects in integrated circuit structures of apparatus to reduce circuit operational delay | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| KR0148585B1 (ko) | 주변부에 메탈 배선을 가진 반도체장치 | |
| JPH1022389A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPS6095961A (ja) | 半導体集積回路装置 | |
| KR940011737B1 (ko) | 반도체 장치의 금속공정 | |
| JPH06334157A (ja) | 集積回路とその製造方法 |