JPH05160198A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05160198A JPH05160198A JP31887491A JP31887491A JPH05160198A JP H05160198 A JPH05160198 A JP H05160198A JP 31887491 A JP31887491 A JP 31887491A JP 31887491 A JP31887491 A JP 31887491A JP H05160198 A JPH05160198 A JP H05160198A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- wiring board
- elastic wiring
- semiconductor pellet
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に関し、特
に、搭載基板、この搭載基板の周囲に封止材を介して固
着されたキャップの夫々でキャビティを構成し、このキ
ャビティ内に半導体ペレットを封止し、この半導体ペレ
ットと前記搭載基板との間をバンプ電極を介して電気的
に接続した半導体装置に適用して有効な技術に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a mounting substrate and a cap fixed around the mounting substrate via a sealing material to form a cavity in which a semiconductor pellet is formed. The present invention relates to a technique effective when applied to a semiconductor device in which the semiconductor pellet and the mounting substrate are electrically connected via a bump electrode.
【０００２】[0002]
【従来の技術】搭載基板、この搭載基板の周囲に封止用
はんだを介して固着されたキャップの夫々でキャビティ
を構成し、このキャビティ内に半導体ペレットを封止
し、この半導体ペレットと前記搭載基板との間をバンプ
電極を介して電気的に接続した半導体装置、いわゆるＭ
ＣＣ（Ｍicro Ｃarrier for Ｃhip）構造の半導体装
置が使用されている。2. Description of the Related Art A mounting substrate and a cap fixed to the periphery of the mounting substrate via a solder for sealing form a cavity, and a semiconductor pellet is sealed in the cavity. A semiconductor device, so-called M, which is electrically connected to the substrate via bump electrodes
The semiconductor device of CC (M icro C arrier for C hip) structure is used.
【０００３】この種の半導体装置に関しては、例えば、
特願昭６１−０９２０３２号に記載されている。Regarding this type of semiconductor device, for example,
It is described in Japanese Patent Application No. 61-092032.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。However, as a result of examining the above-mentioned prior art, the present inventor has found the following problems.
【０００５】前記キャビティを構成するキャップ及び搭
載基板は、例えば、セラミックスで構成されている。こ
れらのセラミックスは、前記半導体ペレットに近い熱膨
張係数を有する材料で構成されている。一方、前記半導
体ペレットの裏面は、前記キャップの内面に封止用はん
だを介して固着されている。この封止用はんだは、前記
搭載基板とキャップとを固着する封止用はんだと同一材
料で構成されている。ここで、キャビティの熱膨張係数
は、キャップ、キャップと搭載基板を固着する封止用は
んだの夫々の熱膨張係数から決まる。一方、構成部品の
トータル熱膨張係数は、半導体ペレットとキャップとを
固着する封止用はんだ、半導体ペレット、バンプ電極の
夫々の熱膨張係数で決まる。従って、キャビティの熱膨
張係数と構成部品のトータルの熱膨張係数とは異なって
いる。このため、例えば、温度サイクル時に熱膨張係数
差によって発生する物理的な距離変動（微少変位）が、
搭載基板と半導体ペレットとの間に発生する。この発生
した微少変位に起因する応力は、バンプ電極部に集中す
るため、バンプ電極の信頼性が低下するという問題があ
った。The cap and the mounting substrate forming the cavity are made of, for example, ceramics. These ceramics are made of a material having a thermal expansion coefficient close to that of the semiconductor pellet. On the other hand, the back surface of the semiconductor pellet is fixed to the inner surface of the cap with solder for sealing. The sealing solder is made of the same material as the sealing solder that fixes the mounting substrate and the cap. Here, the thermal expansion coefficient of the cavity is determined by the thermal expansion coefficient of each of the cap and the sealing solder that fixes the cap and the mounting substrate. On the other hand, the total thermal expansion coefficient of the component parts is determined by the thermal expansion coefficient of each of the sealing solder for fixing the semiconductor pellet and the cap, the semiconductor pellet, and the bump electrode. Therefore, the coefficient of thermal expansion of the cavity and the total coefficient of thermal expansion of the components are different. Therefore, for example, the physical distance fluctuation (fine displacement) caused by the difference in the coefficient of thermal expansion during the temperature cycle is
It is generated between the mounting substrate and the semiconductor pellet. Since the stress caused by the generated minute displacement concentrates on the bump electrode portion, there is a problem that the reliability of the bump electrode is lowered.
【０００６】本発明の目的は、搭載基板、この搭載基板
の周囲に接着層を介して固着されたキャップの夫々から
キャビティを構成し、このキャビティ内に半導体ペレッ
トを封止し、この半導体ペレットと前記キャップの間を
接着層を介して固着し、前記半導体ペレットと前記搭載
基板との間をバンプ電極で電気的に接続した半導体装置
において、信頼性を向上することが可能な技術を提供す
ることにある。An object of the present invention is to form a cavity from each of a mounting substrate and a cap fixed to the periphery of the mounting substrate via an adhesive layer, and seal a semiconductor pellet in the cavity. To provide a technique capable of improving reliability in a semiconductor device in which the caps are fixed to each other via an adhesive layer and the semiconductor pellets and the mounting substrate are electrically connected by bump electrodes. It is in.
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.
【０００９】（１）搭載基板、この搭載基板の周囲に接
着層を介して固着されたキャップの夫々でキャビティを
構成し、このキャビティ内に半導体ペレットを封止し、
この半導体ペレットと前記キャップの間を接着層を介し
て固着し、前記半導体ペレットと前記搭載基板との間を
バンプ電極を介して電気的に接続した半導体装置におい
て、前記バンプ電極と搭載基板との間に弾性配線基板を
介在させ、この弾性配線基板のバンプ電極の配列間に相
当する位置を支持する。(1) A mounting substrate and a cap fixed around the mounting substrate via an adhesive layer constitute a cavity, and a semiconductor pellet is sealed in the cavity.
In the semiconductor device in which the semiconductor pellet and the cap are fixed to each other via an adhesive layer, and the semiconductor pellet and the mounting substrate are electrically connected via a bump electrode, the bump electrode and the mounting substrate are An elastic wiring board is interposed between the elastic wiring boards to support the positions corresponding to the positions of the bump electrodes on the elastic wiring board.
【００１０】（２）前記キャップと半導体ペレットとの
間に介在する接着層と、前記搭載基板とキャップとの間
に介在する接着層の夫々を、同一の材料で構成する。(2) The adhesive layer interposed between the cap and the semiconductor pellet and the adhesive layer interposed between the mounting substrate and the cap are made of the same material.
【００１１】[0011]
【作用】前述した手段（１）によれば、前記弾性配線基
板の支持されていない部分、すなわち、バンプ電極の配
列と対応する位置は、温度サイクル時に半導体ペレット
と搭載基板との間で発生する微少変位を吸収する方向に
変形する。すなわち、バンプ電極の配列と対応する位置
で、弾性配線基板にたわみが発生する。従って、温度サ
イクルによる微少変位は、この弾性配線基板のたわみに
より吸収されるので、微少変位に起因するバンプ電極へ
の応力集中を低減することができる。これにより、半導
体装置の信頼性を向上することができる。According to the above-mentioned means (1), the unsupported portion of the elastic wiring substrate, that is, the position corresponding to the arrangement of the bump electrodes occurs between the semiconductor pellet and the mounting substrate during the temperature cycle. It deforms in the direction that absorbs minute displacement. That is, the elastic wiring board is bent at a position corresponding to the arrangement of the bump electrodes. Therefore, the minute displacement due to the temperature cycle is absorbed by the bending of the elastic wiring board, so that the stress concentration on the bump electrode due to the minute displacement can be reduced. As a result, the reliability of the semiconductor device can be improved.
【００１２】前述した手段（２）によれば、温度サイク
ル時の微少変位は、前記弾性配線基板によって吸収され
ているので、搭載基板とキャップとの間に介在する接着
層の厚みを、前記応力を吸収できる程度にする必要はな
い。従って、この接着層の厚みを、リークパスが発生し
ない程度に薄くすることができる。これにより、半導体
装置の信頼性を、更に、向上することができる。According to the above-mentioned means (2), since the minute displacement during the temperature cycle is absorbed by the elastic wiring board, the thickness of the adhesive layer interposed between the mounting board and the cap is set to the stress. Does not need to be absorbed. Therefore, the thickness of the adhesive layer can be reduced to the extent that no leak path occurs. As a result, the reliability of the semiconductor device can be further improved.
【００１３】[0013]
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。Embodiments of the present invention will be specifically described below with reference to the drawings. In all the drawings for explaining the embodiments, parts having the same functions are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００１４】本発明の実施例の半導体装置の構成を、図
１（本発明の実施例の半導体装置の要部を断面で示す側
面図）を用いて説明する。The structure of a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1 (side view showing a main portion of a semiconductor device according to the embodiment of the present invention in cross section).
【００１５】図１に示すように、本実施例の半導体装置
においては、搭載基板１３、この搭載基板１３の周囲に
接着層１５を介して固着されたキャップ１４の夫々から
キャビティ１７が構成されている。半導体ペレット１
は、このキャビティ１７内に、気密封止されている。こ
の半導体ペレット１は、例えば、単結晶珪素で構成され
ている。前記搭載基板１３は、例えば、窒化アルミニウ
ム（ＡlＮ）、ムライト（Ａl2Ｏ3・ＳiＯ2）、アルミナ
（Ａl2Ｏ3）、炭化珪素（ＳiＣ）等のセラミックスで構
成されている。前記キャップ１４は、例えば、窒化アル
ミニウム、ムライト、アルミナ等のセラミックス、また
は、銅（Ｃu）とタングステン（Ｗ）或いは銅（Ｃu）と
インジウム（Ｉn）の合金で構成されている。これらの
搭載基板１３及びキャップ１４の夫々は、前記半導体ペ
レット１に近い熱膨張係数の材料で構成すれば良い。As shown in FIG. 1, in the semiconductor device of this embodiment, a cavity 17 is formed by each of a mounting substrate 13 and a cap 14 fixed around the mounting substrate 13 via an adhesive layer 15. There is. Semiconductor pellet 1
Is hermetically sealed in the cavity 17. The semiconductor pellet 1 is made of, for example, single crystal silicon. The mounting substrate 13 is made of ceramics such as aluminum nitride (AlN), mullite (Al 2 O 3 .SiO 2 ), alumina (Al 2 O 3 ), and silicon carbide (SiC). The cap 14 is made of, for example, ceramics such as aluminum nitride, mullite, or alumina, or an alloy of copper (Cu) and tungsten (W) or copper (Cu) and indium (In). Each of the mounting substrate 13 and the cap 14 may be made of a material having a thermal expansion coefficient close to that of the semiconductor pellet 1.
【００１６】前記半導体ペレット１の裏面は、接着層１
６を介して、前記キャップ１４の内面に固着されてい
る。この接着層１６及び前記接着層１５は、例えば、融
点が２００℃以上のはんだで構成されている。この接着
層１６，１５を構成するはんだは、例えば、鉛（Ｐb）
と錫（Ｓn）の合金、または、鉛と銀（Ａg）の合金、或
いは、鉛と錫にアンチモン（Ｓb）を添加した合金で構
成されている。前記半導体ペレット１の主面上には、電
極２が設けられている。この電極２は、前記半導体ペレ
ット１の内部配線と電気的に接続されている。この電極
２は、バンプ電極３を介して、弾性配線基板５のペレッ
ト側電極４と電気的に接続されている。The back surface of the semiconductor pellet 1 has an adhesive layer 1
It is fixed to the inner surface of the cap 14 via 6. The adhesive layer 16 and the adhesive layer 15 are made of, for example, solder having a melting point of 200 ° C. or higher. The solder forming the adhesive layers 16 and 15 is, for example, lead (Pb).
And tin (Sn) alloy, lead and silver (Ag) alloy, or lead and tin alloy with antimony (Sb) added. An electrode 2 is provided on the main surface of the semiconductor pellet 1. The electrode 2 is electrically connected to the internal wiring of the semiconductor pellet 1. The electrode 2 is electrically connected to the pellet-side electrode 4 of the elastic wiring board 5 via the bump electrode 3.
【００１７】前記弾性配線基板５の裏面には、基板側電
極９が設けられている。この基板側電極９と前記ペレッ
ト側電極４とは、弾性配線基板５の図示しない内部配線
を介して電気的に接続されている。この基板側電極９
は、有機多層配線基板１２の電極１１とバンプ電極１０
を介して電気的に接続されている。このバンプ電極１０
及び前記バンプ電極３の夫々は、例えば、融点が２５０
℃以上のはんだで構成されている。このバンプ電極１
０，３を構成するはんだは、例えば、鉛を主体に構成さ
れている。なお、前記バンプ電極１０、バンプ電極３、
接着層１５及び１６の順に、夫々のはんだの融点は、低
く構成されている。A substrate-side electrode 9 is provided on the back surface of the elastic wiring substrate 5. The substrate-side electrode 9 and the pellet-side electrode 4 are electrically connected to each other via internal wiring (not shown) of the elastic wiring substrate 5. This substrate side electrode 9
Are electrodes 11 and bump electrodes 10 of the organic multilayer wiring substrate 12.
Are electrically connected via. This bump electrode 10
Each of the bump electrodes 3 has a melting point of 250, for example.
It is composed of solder of ℃ or above. This bump electrode 1
The solder forming 0 and 3 is mainly composed of lead, for example. The bump electrode 10, the bump electrode 3,
The melting points of the solders in the order of the adhesive layers 15 and 16 are configured to be low.
【００１８】前記有機多層配線基板１２内の図示しない
配線は、搭載基板１３内の図示しない配線と電気的に接
続されている。この搭載基板１３内の図示しない配線
は、この搭載基板１３の裏面の外部端子１７と電気的に
接続されている。この外部端子１７は、前記搭載基板１
３の裏面に、格子状に複数設けられている。The wiring (not shown) in the organic multilayer wiring board 12 is electrically connected to the wiring (not shown) in the mounting board 13. The wiring (not shown) in the mounting board 13 is electrically connected to the external terminals 17 on the back surface of the mounting board 13. The external terminal 17 is the mounting board 1
A plurality of grids are provided on the back surface of No. 3.
【００１９】次に、前記弾性配線基板５の構成を、図２
（弾性配線基板の平面図）及び図３（前記図２のＡ−Ａ
線で切った断面図）の夫々を用いて説明する。Next, the structure of the elastic wiring board 5 is shown in FIG.
(Top view of elastic wiring board) and FIG. 3 (A-A in FIG. 2).
Each of the sectional views taken along the line) will be used for explanation.
【００２０】図２及び図３に示すように、弾性配線基板
５のペレット側電極４及び基板側電極９は、夫々異なる
位置（図２では千鳥状）に設けられている。これらのペ
レット側電極４と基板側電極９との間は、図３に示すよ
うに、配線７によって電気的に接続されている。また、
同図３に示すように、弾性配線基板５は、前記配線７の
上下に、絶縁性の弾性材６が設けられている。この絶縁
膜の弾性材６は、例えば、ポリイミド系、エポキシ系、
ビスマレイド・イミド系等の樹脂で構成されている。こ
の構成によれば、例えば、前記図１の矢印Ｂで示す向き
に微少変位が発生した場合にも、弾性配線基板５のバン
プ電極３の配列と対応する位置は、同様の方向に変形す
る。すなわち、バンプ電極３の配列と対応する位置で、
弾性配線基板５にたわみが発生する。従って、キャップ
１４及び接着層１５の夫々で決まるキャビティ１７の熱
膨張係数αｃと、熱伝導性材料１６、半導体ペレット
１、バンプ電極３、弾性配線基板５、バンプ電極１０及
び有機多層配線１２の夫々で決定される構成部品トータ
ル熱膨張係数αｔとの不一致があった場合に発生する微
少変位は、前記弾性配線基板５のたわみによって吸収さ
れる。これにより、微少変位に起因するバンプ電極３へ
の応力集中は低減されるので、半導体装置の信頼性を向
上することができる。As shown in FIGS. 2 and 3, the pellet-side electrode 4 and the substrate-side electrode 9 of the elastic wiring substrate 5 are provided at different positions (staggered in FIG. 2). The pellet-side electrode 4 and the substrate-side electrode 9 are electrically connected by a wiring 7, as shown in FIG. Also,
As shown in FIG. 3, the elastic wiring board 5 is provided with insulating elastic materials 6 above and below the wiring 7. The elastic material 6 of the insulating film is made of, for example, polyimide, epoxy,
It is made of bismaleide / imide resin. According to this configuration, for example, even when a slight displacement occurs in the direction shown by the arrow B in FIG. 1, the position corresponding to the arrangement of the bump electrodes 3 on the elastic wiring substrate 5 is deformed in the same direction. That is, at a position corresponding to the arrangement of the bump electrodes 3,
The elastic wiring board 5 is bent. Therefore, the thermal expansion coefficient αc of the cavity 17 determined by the cap 14 and the adhesive layer 15, and the thermal conductive material 16, the semiconductor pellet 1, the bump electrode 3, the elastic wiring substrate 5, the bump electrode 10, and the organic multilayer wiring 12, respectively. The minute displacement that occurs when there is a mismatch with the component total thermal expansion coefficient αt determined in step 1 is absorbed by the bending of the elastic wiring board 5. Thereby, the stress concentration on the bump electrode 3 due to the minute displacement is reduced, so that the reliability of the semiconductor device can be improved.
【００２１】また、温度サイクル時の微少変位は、前記
弾性配線基板５によって吸収されているので、キャビテ
ィ１４の熱膨張係数αｃと構成部品トータル熱膨張係数
αｔとの不一致があった場合に発生する応力を、接着層
１５で吸収する必要がなくなる。従って、この接着層１
５の厚みをリークパスが発生しない程度に薄くすること
ができる。これにより、更に、半導体装置の信頼性を向
上することができる。Further, since the minute displacement during the temperature cycle is absorbed by the elastic wiring board 5, it occurs when there is a mismatch between the thermal expansion coefficient αc of the cavity 14 and the total thermal expansion coefficient αt of the constituent parts. It is not necessary for the adhesive layer 15 to absorb the stress. Therefore, this adhesive layer 1
The thickness of 5 can be reduced to the extent that no leak path occurs. As a result, the reliability of the semiconductor device can be further improved.
【００２２】また、前記弾性配線基板５を、図４（弾性
配線基板の断面図）に示すように、絶縁性の弾性材６の
上下に配線８を設け、上下面の配線８間の接続をスルー
ホール配線を用いて行なう構造にしても良い。As shown in FIG. 4 (cross-sectional view of the elastic wiring board), the elastic wiring board 5 is provided with wirings 8 above and below an insulating elastic material 6 to connect the wirings 8 on the upper and lower surfaces. The structure may be performed using through-hole wiring.
【００２３】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention. .
【００２４】例えば、本実施例では、ＭＣＣ構造の半導
体装置を示したが、本発明は、バンプ電極を使用する他
の半導体装置に適用することができる。For example, although the semiconductor device having the MCC structure is shown in this embodiment, the present invention can be applied to other semiconductor devices using bump electrodes.
【００２５】[0025]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in this application will be briefly described as follows.
【００２６】搭載基板、この搭載基板の周囲に封止用は
んだを介して固着されたキャップの夫々からキャビティ
を構成し、このキャビティ内に半導体ペレットを封止
し、この半導体ペレットと前記キャップの間を接着層を
介して固着し、前記半導体ペレットと前記搭載基板との
間をバンプ電極で電気的に接続した半導体装置におい
て、信頼性を向上することができる。A cavity is formed from each of the mounting board and the cap fixed to the periphery of the mounting board via the solder for sealing, and the semiconductor pellet is sealed in the cavity, and between the semiconductor pellet and the cap. The reliability can be improved in a semiconductor device in which the semiconductor pellet and the mounting substrate are electrically connected to each other by a bump electrode by fixing them via an adhesive layer.
【図面の簡単な説明】[Brief description of drawings]
【図１】 本発明の実施例の半導体装置の要部を断面で
示す側面図。FIG. 1 is a side view showing a cross section of a main part of a semiconductor device according to an embodiment of the invention.
【図２】 弾性配線基板の平面図。FIG. 2 is a plan view of an elastic wiring board.
【図３】 前記図２のＡ−Ａ線で切った断面図。3 is a cross-sectional view taken along the line AA of FIG.
【図４】 弾性配線基板の他の例を示す断面図。FIG. 4 is a cross-sectional view showing another example of the elastic wiring board.
１…半導体ペレット、２…電極、３…バンプ電極、４…
ペレット側電極、５…弾性配線基板、６…絶縁性の弾性
材、７…配線、８…配線、９…基板側電極、１０…バン
プ電極、１１…電極、１２…有機多層配線基板、１３…
搭載基板、１４…キャップ、１５…接着層、１６…接着
層、１７…キャビティ1 ... Semiconductor pellet, 2 ... Electrode, 3 ... Bump electrode, 4 ...
Pellet side electrode, 5 ... Elastic wiring board, 6 ... Insulating elastic material, 7 ... Wiring, 8 ... Wiring, 9 ... Board side electrode, 10 ... Bump electrode, 11 ... Electrode, 12 ... Organic multilayer wiring board, 13 ...
Mounting substrate, 14 ... Cap, 15 ... Adhesive layer, 16 ... Adhesive layer, 17 ... Cavity
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊地 広 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiro Kikuchi 2326 Imai, Ome-shi, Tokyo Hitachi, Ltd. Device Development Center
Claims (2)
して固着されたキャップの夫々でキャビティを構成し、
該キャビティ内に半導体ペレットを封止し、該半導体ペ
レットと前記キャップの間を接着層を介して固着し、前
記半導体ペレットと前記搭載基板との間をバンプ電極を
介して電気的に接続した半導体装置において、前記バン
プ電極と搭載基板との間に弾性配線基板を介在させ、該
弾性配線基板のバンプ電極の配列間に相当する位置を支
持したことを特徴とする半導体装置。1. A cavity is formed by each of a mounting substrate and a cap fixed to the periphery of the mounting substrate via an adhesive layer,
A semiconductor in which a semiconductor pellet is sealed in the cavity, the semiconductor pellet and the cap are fixed to each other via an adhesive layer, and the semiconductor pellet and the mounting substrate are electrically connected via a bump electrode. In the device, an elastic wiring substrate is interposed between the bump electrode and the mounting substrate, and a position corresponding to an interval between the bump electrodes on the elastic wiring substrate is supported.
在する接着層と、前記搭載基板とキャップとの間に介在
する接着層の夫々を、同一の材料で構成したことを特徴
とする前記請求項１に記載の半導体装置。2. The adhesive layer interposed between the cap and the semiconductor pellet and the adhesive layer interposed between the mounting substrate and the cap are made of the same material. Item 2. The semiconductor device according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31887491A JPH05160198A (en) | 1991-12-03 | 1991-12-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31887491A JPH05160198A (en) | 1991-12-03 | 1991-12-03 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160198A true JPH05160198A (en) | 1993-06-25 |
Family
ID=18103933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31887491A Withdrawn JPH05160198A (en) | 1991-12-03 | 1991-12-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160198A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233061B1 (en) | 2003-10-31 | 2007-06-19 | Xilinx, Inc | Interposer for impedance matching |
| US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
-
1991
- 1991-12-03 JP JP31887491A patent/JPH05160198A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233061B1 (en) | 2003-10-31 | 2007-06-19 | Xilinx, Inc | Interposer for impedance matching |
| US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
| US8062968B1 (en) | 2003-10-31 | 2011-11-22 | Xilinx, Inc. | Interposer for redistributing signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809135A (en) | Chip carrier and method of fabrication | |
| JP3084230B2 (en) | Ball grid array package | |
| JPH0332914B2 (en) | ||
| US6717252B2 (en) | Semiconductor device | |
| JPH10163386A (en) | Semiconductor device, semiconductor package and mounting circuit device | |
| KR20010078174A (en) | Semiconductor device and method of manufacturing the same | |
| JP2000323516A (en) | Manufacture of wiring substrate, wiring substrate, and semiconductor device | |
| US20060102998A1 (en) | Flip-chip component | |
| JPH05160198A (en) | Semiconductor device | |
| JP3686047B2 (en) | Manufacturing method of semiconductor device | |
| US6958262B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
| JPH09232376A (en) | Surface mounting structure using bump electrode and middle substrate | |
| JP2936819B2 (en) | IC chip mounting structure | |
| JP2001094228A (en) | Mounting structure of semiconductor device | |
| JP2646989B2 (en) | Chip carrier | |
| JPH11204692A (en) | Semiconductor device | |
| JPH02168640A (en) | Connection structure between different substrates | |
| JP3879675B2 (en) | Semiconductor device | |
| JP2713879B2 (en) | Multi-chip package with direct electrical connection between internal leads and board bonding pads | |
| JP2001118951A (en) | Semiconductor device | |
| JPH0773110B2 (en) | Semiconductor integrated circuit device | |
| JP4175339B2 (en) | Manufacturing method of semiconductor device | |
| JPH0936119A (en) | Semiconductor device, its manufacture and semiconductor unit using the semiconductor device | |
| JPH0483366A (en) | Semiconductor integrated circuit device and its manufacture | |
| JP4469427B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |