JPH05160079A - 非晶質シリコンのドライエッチング方法 - Google Patents
非晶質シリコンのドライエッチング方法Info
- Publication number
- JPH05160079A JPH05160079A JP32285091A JP32285091A JPH05160079A JP H05160079 A JPH05160079 A JP H05160079A JP 32285091 A JP32285091 A JP 32285091A JP 32285091 A JP32285091 A JP 32285091A JP H05160079 A JPH05160079 A JP H05160079A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- dry etching
- dry
- chclf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ・
ＴＦＴ）でプラズマＣＶＤ法で連続成膜したゲート絶縁
膜（窒化シリコン、ＳｉＮ膜），半導体膜（ａ−Ｓｉ
膜）から、ＳｉＮ膜上にａ−Ｓｉ膜をアイランド状に形
成するドライエッチング工程において、ＣＨＣｌＦ2も
しくはＣＨＣｌ2Ｆのいずれか一方とＳＦ6とＯ2の混合
ガスをエッチングガスとし、エッチングを行った。 【効果】これにより、エッチング速度が大きく、ＳｉＮ
膜との選択性の高く、残渣のないエッチングを実現し、
ドレイン配線間短絡の不良とオーバエッチングによるＴ
ＦＴゲート絶縁膜の絶縁破壊電圧の低下を抑え、ａ−Ｓ
ｉ・ＴＦＴマトリクス基板の歩留りを向上させる。
ＴＦＴ）でプラズマＣＶＤ法で連続成膜したゲート絶縁
膜（窒化シリコン、ＳｉＮ膜），半導体膜（ａ−Ｓｉ
膜）から、ＳｉＮ膜上にａ−Ｓｉ膜をアイランド状に形
成するドライエッチング工程において、ＣＨＣｌＦ2も
しくはＣＨＣｌ2Ｆのいずれか一方とＳＦ6とＯ2の混合
ガスをエッチングガスとし、エッチングを行った。 【効果】これにより、エッチング速度が大きく、ＳｉＮ
膜との選択性の高く、残渣のないエッチングを実現し、
ドレイン配線間短絡の不良とオーバエッチングによるＴ
ＦＴゲート絶縁膜の絶縁破壊電圧の低下を抑え、ａ−Ｓ
ｉ・ＴＦＴマトリクス基板の歩留りを向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置等に用い
る薄膜トランジスタ（Thin Film Transistor，以下ＴＦ
Ｔと記す）の半導体層である非晶質シリコン（amorphou
s Silicon，以下ａ−Ｓｉと記す）のドライエッチング
方法に関する。
る薄膜トランジスタ（Thin Film Transistor，以下ＴＦ
Ｔと記す）の半導体層である非晶質シリコン（amorphou
s Silicon，以下ａ−Ｓｉと記す）のドライエッチング
方法に関する。
【０００２】
【従来の技術】ａ−Ｓｉは比較的低温で成膜できること
から、安価なガラス基板を用いることができ、液晶表示
装置等に用いられるＴＦＴ等の半導体装置の半導体層と
して用いられている。
から、安価なガラス基板を用いることができ、液晶表示
装置等に用いられるＴＦＴ等の半導体装置の半導体層と
して用いられている。
【０００３】以下、ａ−Ｓｉを用いたＴＦＴ（以下、ａ
−Ｓｉ・ＴＦＴと記す）の一般的な構造を述べる。
−Ｓｉ・ＴＦＴと記す）の一般的な構造を述べる。
【０００４】図２に一般的なａ−Ｓｉ・ＴＦＴの断面図
を示す。１はガラス基板等の絶縁性基板、２はゲート電
極（例えばＣｒ膜）、３はゲート絶縁層（例えば窒化シ
リコン膜、Silicon Nitride，以下ＳｉＮ膜と記す）、
４は半導体層（ａ−Ｓｉ膜）、５は半導体層と上部金属
電極（Ａｌ）とのオーミックコンタクトを得るためのリ
ンをドーピングしたｎ形ａ−Ｓｉ膜、６はソース電極
（例えばＡｌ膜）、７はドレイン電極（例えばＡｌ
膜）、８は表示画素電極（例えばインジウムと錫の酸化
膜、Indium TinOxide，以下ＩＴＯ膜と記す）をそれぞ
れ示す。
を示す。１はガラス基板等の絶縁性基板、２はゲート電
極（例えばＣｒ膜）、３はゲート絶縁層（例えば窒化シ
リコン膜、Silicon Nitride，以下ＳｉＮ膜と記す）、
４は半導体層（ａ−Ｓｉ膜）、５は半導体層と上部金属
電極（Ａｌ）とのオーミックコンタクトを得るためのリ
ンをドーピングしたｎ形ａ−Ｓｉ膜、６はソース電極
（例えばＡｌ膜）、７はドレイン電極（例えばＡｌ
膜）、８は表示画素電極（例えばインジウムと錫の酸化
膜、Indium TinOxide，以下ＩＴＯ膜と記す）をそれぞ
れ示す。
【０００５】図２で示したゲート絶縁層のＳｉＮ膜３、
半導体層のａ−Ｓｉ膜４、オーミックコンタクト層のｎ
形ａ−Ｓｉ膜５は、プラズマＣＶＤ（Chemical Vapor D
epo-sition）法により連続成膜し、通常のホトリソグラ
フィ工程とドライエッチング工程により、ＳｉＮ膜３上
のａ−Ｓｉ膜４とｎ形ａ−Ｓｉ膜５をアイランド状に素
子分離する。
半導体層のａ−Ｓｉ膜４、オーミックコンタクト層のｎ
形ａ−Ｓｉ膜５は、プラズマＣＶＤ（Chemical Vapor D
epo-sition）法により連続成膜し、通常のホトリソグラ
フィ工程とドライエッチング工程により、ＳｉＮ膜３上
のａ−Ｓｉ膜４とｎ形ａ−Ｓｉ膜５をアイランド状に素
子分離する。
【０００６】このときのドライエッチング工程、すなわ
ち、シリコン系材料のドライエッチング工程では、特開
平3-42824に示されているようにエッチングガスとして
ＳＦ6とＣＨＣｌ2Ｆ等の混合ガスを用いる方法が提案さ
れている。
ち、シリコン系材料のドライエッチング工程では、特開
平3-42824に示されているようにエッチングガスとして
ＳＦ6とＣＨＣｌ2Ｆ等の混合ガスを用いる方法が提案さ
れている。
【０００７】
【発明が解決しようとする課題】上記従来技術であるＳ
Ｆ6とＣＨＣｌ2Ｆ等の混合ガスを用いたドライエッチン
グでは、不飽和種等によるエッチング残渣が生じやす
く、ＴＦＴを平面上に多数個配列し大画面の表示装置に
用いるＴＦＴマトリクス基板を作製する場合、前記エッ
チング残渣に起因するドレイン配線間短絡の不良が発生
する。
Ｆ6とＣＨＣｌ2Ｆ等の混合ガスを用いたドライエッチン
グでは、不飽和種等によるエッチング残渣が生じやす
く、ＴＦＴを平面上に多数個配列し大画面の表示装置に
用いるＴＦＴマトリクス基板を作製する場合、前記エッ
チング残渣に起因するドレイン配線間短絡の不良が発生
する。
【０００８】また、このようなエッチング残渣が生じや
すい状態で、ＳｉＮ膜３上のａ−Ｓｉ膜４（ｎ形ａ−Ｓ
ｉ膜５を含む）をエッチングした場合、エッチングの終
点はａ−Ｓｉ膜４の残渣がなくなったときであるため、
残渣として残らない部分はオーバエッチングとなる。Ｓ
Ｆ6とＣＨＣｌ2Ｆ等の混合ガスを用いたドライエッチン
グでは十分な選択比（ａ−Ｓｉ膜とＳｉＮ膜のエッチン
グ速度比）がないため、オーバエッチング条件ではゲー
ト絶縁膜であるＳｉＮ膜が薄くなりＴＦＴのゲート絶縁
膜の絶縁破壊電圧が低下するという問題があった。
すい状態で、ＳｉＮ膜３上のａ−Ｓｉ膜４（ｎ形ａ−Ｓ
ｉ膜５を含む）をエッチングした場合、エッチングの終
点はａ−Ｓｉ膜４の残渣がなくなったときであるため、
残渣として残らない部分はオーバエッチングとなる。Ｓ
Ｆ6とＣＨＣｌ2Ｆ等の混合ガスを用いたドライエッチン
グでは十分な選択比（ａ−Ｓｉ膜とＳｉＮ膜のエッチン
グ速度比）がないため、オーバエッチング条件ではゲー
ト絶縁膜であるＳｉＮ膜が薄くなりＴＦＴのゲート絶縁
膜の絶縁破壊電圧が低下するという問題があった。
【０００９】本発明の目的は、非晶質シリコン膜のドラ
イエッチングにおいて、下地膜の窒化シリコン膜との選
択性があり、かつエッチング残渣のない再現性に優れた
エッチング方法を提供することにある。
イエッチングにおいて、下地膜の窒化シリコン膜との選
択性があり、かつエッチング残渣のない再現性に優れた
エッチング方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＳｉＮ膜３上のａ−Ｓｉ膜４のドライエ
ッチングに、ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆのいずれ
か一方とＳＦ6とＯ2との混合ガスをエッチングガスとし
て用いたものである。
成するために、ＳｉＮ膜３上のａ−Ｓｉ膜４のドライエ
ッチングに、ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆのいずれ
か一方とＳＦ6とＯ2との混合ガスをエッチングガスとし
て用いたものである。
【００１１】
【作用】ａ−Ｓｉ膜４のドライエッチングを行うとき、
エッチングガスがＳＦ6単独の場合は、エッチング速度
は大きいが下地であるＳｉＮ膜３との選択比が小さい。
エッチングガスがＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆ単独
の場合は、重合膜を形成してしまいエッチングの進行が
妨げられる。
エッチングガスがＳＦ6単独の場合は、エッチング速度
は大きいが下地であるＳｉＮ膜３との選択比が小さい。
エッチングガスがＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆ単独
の場合は、重合膜を形成してしまいエッチングの進行が
妨げられる。
【００１２】ＳＦ6にＯ2を添加した場合は、エッチング
速度はＳＦ6単独の場合に比較して大きくなる。
速度はＳＦ6単独の場合に比較して大きくなる。
【００１３】ＣＨＣｌＦ2もしくはＣＨＣｌ2ＦにＯ2を
添加した場合は、重合膜の形成が抑えられエッチングは
進行するがエッチング速度は小さい。しかし、エッチン
グ残渣が残る。
添加した場合は、重合膜の形成が抑えられエッチングは
進行するがエッチング速度は小さい。しかし、エッチン
グ残渣が残る。
【００１４】そこでａ−Ｓｉのエッチングガスとして、
ａ−Ｓｉ膜４のエッチング速度を大きくするためと不飽
和種による残渣の除去のためにＦラジカルを多く発生さ
せるＳＦ6を用い、下地のＳｉＮ膜３との選択比を得る
ためにＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆを用い、重合膜
の除去およびエッチング速度の向上のためにＯ2を用い
たものである。
ａ−Ｓｉ膜４のエッチング速度を大きくするためと不飽
和種による残渣の除去のためにＦラジカルを多く発生さ
せるＳＦ6を用い、下地のＳｉＮ膜３との選択比を得る
ためにＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆを用い、重合膜
の除去およびエッチング速度の向上のためにＯ2を用い
たものである。
【００１５】ここで、これらのガスの混合比が重要で、
ＳＦ6を１５〜５０容量％，ＣＨＣｌＦ2もしくはＣＨＣ
ｌ2Ｆを７０〜４５容量％，Ｏ2を１５〜５容量％とする
ことが望ましい。
ＳＦ6を１５〜５０容量％，ＣＨＣｌＦ2もしくはＣＨＣ
ｌ2Ｆを７０〜４５容量％，Ｏ2を１５〜５容量％とする
ことが望ましい。
【００１６】ＳＦ6の混合比がこの範囲を満たさない
と、エッチング速度が不足し、この範囲を越えると選択
比が不十分となる。ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆの
混合比がこの範囲を満たさないと選択比が不十分とな
り、この範囲を越えるとエッチング速度の不足と共にエ
ッチング残渣が生ずる。また、Ｏ2の混合比がこの範囲
を満たさないと、エッチング残渣の抑制とエッチング速
度の増大に寄与せず、この範囲を越えるとａ−Ｓｉ膜表
面へのＯ2吸着によりエッチング速度の増大が妨げられ
る。
と、エッチング速度が不足し、この範囲を越えると選択
比が不十分となる。ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆの
混合比がこの範囲を満たさないと選択比が不十分とな
り、この範囲を越えるとエッチング速度の不足と共にエ
ッチング残渣が生ずる。また、Ｏ2の混合比がこの範囲
を満たさないと、エッチング残渣の抑制とエッチング速
度の増大に寄与せず、この範囲を越えるとａ−Ｓｉ膜表
面へのＯ2吸着によりエッチング速度の増大が妨げられ
る。
【００１７】ガス混合比で、ＳＦ6はエッチング速度を
支配し、ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆは選択比を支
配し、Ｏ2はエッチング速度増大の寄与と重合膜等の除
去によるエッチング残渣の抑制に役立っている。
支配し、ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆは選択比を支
配し、Ｏ2はエッチング速度増大の寄与と重合膜等の除
去によるエッチング残渣の抑制に役立っている。
【００１８】
【実施例】以下、本発明の一実施例を図１から図２によ
り説明する。図１は本発明であるＳＦ6とＣＨＣｌＦ2と
Ｏ2の混合ガスでのエッチングを行う平行平板型反応性
イオンエッチング装置の主要部を模式的に示した断面図
である。
り説明する。図１は本発明であるＳＦ6とＣＨＣｌＦ2と
Ｏ2の混合ガスでのエッチングを行う平行平板型反応性
イオンエッチング装置の主要部を模式的に示した断面図
である。
【００１９】図１において、１０はエッチング室、１１
はアノード電極、１２は基板ステージとなるカソード電
極、１３はエッチングガスの導入管、１４はガス排気
口、１５は高周波電源（１３.５６ＭＨｚ）を示す。エ
ッチングガスはエッチング室１０外部に設置したガス供
給系より流量調節器を通じてエッチング室に導入され
る。また、カソード電極１２は試料の温度上昇を防止す
るために水冷構造になっている。
はアノード電極、１２は基板ステージとなるカソード電
極、１３はエッチングガスの導入管、１４はガス排気
口、１５は高周波電源（１３.５６ＭＨｚ）を示す。エ
ッチングガスはエッチング室１０外部に設置したガス供
給系より流量調節器を通じてエッチング室に導入され
る。また、カソード電極１２は試料の温度上昇を防止す
るために水冷構造になっている。
【００２０】本実施例で用いた混合ガスは、ＳＦ6：２
８sccm，ＣＨＣｌＦ2：３６sccm，Ｏ2：５sccmで、エッ
チング圧力は３０Ｐａ、エッチング電力は３００Ｗであ
る。エッチングはカソード電極１２の上に基板１６（Ｔ
ＦＴマトリクス基板）を設置し、混合ガスの高周波プラ
ズマ中で実施した。
８sccm，ＣＨＣｌＦ2：３６sccm，Ｏ2：５sccmで、エッ
チング圧力は３０Ｐａ、エッチング電力は３００Ｗであ
る。エッチングはカソード電極１２の上に基板１６（Ｔ
ＦＴマトリクス基板）を設置し、混合ガスの高周波プラ
ズマ中で実施した。
【００２１】本発明のエッチング方法を用いて、図２に
示すａ−Ｓｉ・ＴＦＴを平面上に多数個配列し大画面の
表示装置に用いるａ−Ｓｉ・ＴＦＴマトリクス基板を、
以下の手順で作製した。
示すａ−Ｓｉ・ＴＦＴを平面上に多数個配列し大画面の
表示装置に用いるａ−Ｓｉ・ＴＦＴマトリクス基板を、
以下の手順で作製した。
【００２２】（１）ガラス基板１上に、スパッタリング
法によりＣｒ膜を成膜し、通常のホトエッチング工程に
よりゲート電極２を形成する。
法によりＣｒ膜を成膜し、通常のホトエッチング工程に
よりゲート電極２を形成する。
【００２３】（２）プラズマＣＶＤ法によりゲート絶縁
層ＳｉＮ膜３，半導体層ａ−Ｓｉ膜４，オーミックコン
タクト層ｎ形ａ−Ｓｉ膜５を連続成膜し、通常のホトリ
ソグラフィ工程と本発明であるエッチング方法により、
ａ−Ｓｉ膜４(ｎ形ａ−Ｓｉ膜５を含む）をアイランド
状に素子分離する。
層ＳｉＮ膜３，半導体層ａ−Ｓｉ膜４，オーミックコン
タクト層ｎ形ａ−Ｓｉ膜５を連続成膜し、通常のホトリ
ソグラフィ工程と本発明であるエッチング方法により、
ａ−Ｓｉ膜４(ｎ形ａ−Ｓｉ膜５を含む）をアイランド
状に素子分離する。
【００２４】（３）スパッタリング法によりＩＴＯ膜を
成膜し、通常のホトエッチング工程により表示画素電極
８を形成する。
成膜し、通常のホトエッチング工程により表示画素電極
８を形成する。
【００２５】（４）スパッタリング法によりＡｌ膜を成
膜し、通常のホトエッチング工程によりソース電極６，
ドレイン電極７を形成する。
膜し、通常のホトエッチング工程によりソース電極６，
ドレイン電極７を形成する。
【００２６】（５）ソース電極６，ドレイン電極７をマ
スクにＴＦＴチャネル上のｎ形ａ−Ｓｉ膜を本発明であ
るエッチング方法により除去する。
スクにＴＦＴチャネル上のｎ形ａ−Ｓｉ膜を本発明であ
るエッチング方法により除去する。
【００２７】このようにして、ａ−Ｓｉ・ＴＦＴマトリ
クス基板を作製することにより、本実施例では（２）,
（５）のドライエッチングプロセスで選択性が高く、再
現性が向上しエッチング残渣が生じることがないため、
ドレイン配線間短絡による不良、ゲート絶縁層ＳｉＮ膜
の絶縁破壊電圧の低下や、ｎ形ａ−Ｓｉ膜のエッチング
不良等のドライエッチング工程による不良を減らすこと
ができ、ａ−Ｓｉ・ＴＦＴマトリクス基板の歩留りを向
上させることができた。
クス基板を作製することにより、本実施例では（２）,
（５）のドライエッチングプロセスで選択性が高く、再
現性が向上しエッチング残渣が生じることがないため、
ドレイン配線間短絡による不良、ゲート絶縁層ＳｉＮ膜
の絶縁破壊電圧の低下や、ｎ形ａ−Ｓｉ膜のエッチング
不良等のドライエッチング工程による不良を減らすこと
ができ、ａ−Ｓｉ・ＴＦＴマトリクス基板の歩留りを向
上させることができた。
【００２８】実施例ではＣＨＣｌＦ2を用いたが、ＣＨ
ＣｌＦ2の代わりにＣＨＣｌ2Ｆを用いても同様の結果が
得られる。
ＣｌＦ2の代わりにＣＨＣｌ2Ｆを用いても同様の結果が
得られる。
【００２９】
【発明の効果】本発明によれば、ａ−Ｓｉ・ＴＦＴマト
リクス基板作製時のａ−Ｓｉ膜のドライエッチングにお
いて、エッチング速度が大きく、下地膜ＳｉＮとの選択
性が高く、かつエッチング残渣が発生しないエッチング
が可能となる。
リクス基板作製時のａ−Ｓｉ膜のドライエッチングにお
いて、エッチング速度が大きく、下地膜ＳｉＮとの選択
性が高く、かつエッチング残渣が発生しないエッチング
が可能となる。
【００３０】よってエッチング残渣によるドレイン配線
短絡不良がなくせる。また、下地膜ＳｉＮとの選択比が
小さいことやエッチング量のばらつきから生ずるオーバ
エッチングによるＳｉＮ膜のダメージを小さくでき、ゲ
ート絶縁膜の絶縁破壊電圧の低下やｎ形ａ−Ｓｉ膜のエ
ッチング不良等のドライエッチング工程による不良を減
らすことができ、ａ−Ｓｉ・ＴＦＴマトリクス基板の歩
留りを向上させる効果がある。
短絡不良がなくせる。また、下地膜ＳｉＮとの選択比が
小さいことやエッチング量のばらつきから生ずるオーバ
エッチングによるＳｉＮ膜のダメージを小さくでき、ゲ
ート絶縁膜の絶縁破壊電圧の低下やｎ形ａ−Ｓｉ膜のエ
ッチング不良等のドライエッチング工程による不良を減
らすことができ、ａ−Ｓｉ・ＴＦＴマトリクス基板の歩
留りを向上させる効果がある。
【図１】本発明のドライエッチング方法に用いる装置の
模式説明図である。
模式説明図である。
【図２】ａ−Ｓｉ・ＴＦＴの断面図である。
１０…エッチング室、１１…アノード電極、１２…カソ
ード電極、１６…基板（ａ−Ｓｉ・ＴＦＴマトリクス基
板）、３…ゲート絶縁層ＳｉＮ膜、４…半導体層ａ−Ｓ
ｉ膜、５…オーミックコンタクト層ｎ形ａ−Ｓｉ膜。
ード電極、１６…基板（ａ−Ｓｉ・ＴＦＴマトリクス基
板）、３…ゲート絶縁層ＳｉＮ膜、４…半導体層ａ−Ｓ
ｉ膜、５…オーミックコンタクト層ｎ形ａ−Ｓｉ膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 幹男 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内 (72)発明者 折付 良二 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内
Claims (3)
- 【請求項１】非晶質シリコン膜を、ＣＨＣｌＦ2もしく
はＣＨＣｌ2Ｆのいずれか一方とＳＦ6とＯ2を含む混合
ガス中でドライエッチングすることを特徴とする非晶質
シリコンのドライエッチング方法。 - 【請求項２】請求項１において、ＣＨＣｌＦ2もしくは
ＣＨＣｌ2Ｆのいずれか一方とＳＦ6とＯ2のガス組成比
を、ＣＨＣｌＦ2もしくはＣＨＣｌ2Ｆのいずれかを７０
〜４５容量％，ＳＦ6を１５〜５０容量％，Ｏ2を１５〜
５容量％としたことを特徴とする非晶質シリコンのドラ
イエッチング方法。 - 【請求項３】絶縁性基板の上に、ゲート電極，ゲート絶
縁層，半導体層，ソース・ドレイン電極を順次積層する
構造の薄膜トランジスタにおいて、ゲート絶縁層窒化シ
リコン膜上の半導体層である非晶質シリコン膜のエッチ
ングに、請求項１または請求項２のドライエッチング方
法を用いたことを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32285091A JPH05160079A (ja) | 1991-12-06 | 1991-12-06 | 非晶質シリコンのドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32285091A JPH05160079A (ja) | 1991-12-06 | 1991-12-06 | 非晶質シリコンのドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160079A true JPH05160079A (ja) | 1993-06-25 |
Family
ID=18148300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32285091A Pending JPH05160079A (ja) | 1991-12-06 | 1991-12-06 | 非晶質シリコンのドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160079A (ja) |
-
1991
- 1991-12-06 JP JP32285091A patent/JPH05160079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6623653B2 (en) | System and method for etching adjoining layers of silicon and indium tin oxide | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| JPH05243188A (ja) | エッチング方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| US6461968B1 (en) | Method for fabricating a semiconductor device | |
| JPH05283427A (ja) | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 | |
| JP4932133B2 (ja) | 積層膜パターンの形成方法 | |
| JPH06196451A (ja) | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 | |
| TWI428976B (zh) | A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer memory medium, and a memory medium having a memory program | |
| JPH05160079A (ja) | 非晶質シリコンのドライエッチング方法 | |
| JP4586841B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2939783B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11274143A (ja) | ドライエッチング方法及び薄膜トランジスタの製造方法 | |
| JP2663418B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100275957B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04311032A (ja) | 非晶質シリコンのドライエッチング方法 | |
| JP2004103680A (ja) | コンタクトホールの形成方法及び液晶表示装置 | |
| JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06208977A (ja) | ドライエッチング方法 | |
| JPH06252106A (ja) | 非晶質シリコン膜のドライエッチング方法及び該方法を用いて作製した薄膜トランジスタ | |
| JP3415537B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316201A (ja) | シリコン系薄膜のドライエッチング方法とそれを用いた薄膜トランジスタ | |
| JPH07335614A (ja) | 薄膜のドライエッチング方法 |