JPH05159474A - 磁気記録方式および磁気記録再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 磁気テープなどの磁気記録媒体に回転ヘッド
を用いてディジタル信号を記録するための磁気記録方式
とその装置に関し、プリアンブル部後のデータブロック
においても確実に同期検出を行うことができ、確実なシ
ンボル同期とブロック区分を得られるようにすることを
目的とする。 【構成】 記録トラック中に、少なくとも、シンボルク
ロック再生のための第１の同期信号により区分される複
数個のデータブロックから構成されたデータ部と、この
データ部の前に配置され、前記第１の同期信号とは異な
るパターンからなる第２の同期信号により区分される複
数個のサブブロックから構成されたプリアンブル部とを
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気テープなどの磁気
記録媒体に回転ヘッドを用いてディジタル信号を記録す
るための磁気記録方式とその装置に関し、より詳しく
は、再生時にプリアンブル部直後のデータ部の先頭ブロ
ックについても確実に同期をとることのできる磁気記録
方式と磁気記録再生装置に関する。

【０００２】

【従来の技術】回転ヘッドを用いてディジタル信号の記
録再生を行う装置の記録方式においては、その記録フォ
ーマット中に、ＰＬＬ（フェーズロックドループ）によ
ってデータのビット単位のクロック（チャンネルクロッ
ク）を再生するためのブロック（プリアンブル部）が設
けられている。

【０００３】図５（ｂ）に、従来のＤＡＴ（ディジタル
オーディオテープレコーダ）で採用されている記録フォ
ーマットの一部（メインエリア部分）を示す。図中、１
はプリアンブル部、２は同期信号によって区分された複
数個のデータブロックである。同図（ｃ）は、図（ｂ）
中のデータブロック２の詳細なデータ構成を示すもの
で、３は同期検出信号部、４はＩＤ部、５はＩＤパリテ
ィ、６はデータである。同図（ａ）はプリアンブル部１
の実際の記録データ波形を示し、また、同図（ｄ１)(ｄ
２）は同期信号部３の実際の記録データ波形を示すもの
である。

【０００４】図６は、従来のＤＡＴにおける記録系の構
成を示す。図中、７は１６ビットオーディオデータ入力
端子、８は信号処理回路、９はクロック生成回路、１０
は変調器、１１はプリアンブル・シンク・ＩＤ・パリテ
ィ生成回路、１２はエリア信号入力端子、１３はセレク
タ、１４は記録データ出力端子である。

【０００５】図７は、従来のＤＡＴにおける再生系の構
成を示す。図中、１５はシリアル再生データ入力端子、
１６はＰＬＬ回路、１７は同期検出回路、１８は復調
器、１９は信号処理回路、２０は１６ビットオーディオ
データ出力端子である。

【０００６】図８は、記録および再生時におけるデータ
と各クロックのタイミングチャートである。同図（ａ）
はチャンネルクロック、同図（ｂ）はシンボルクロッ
ク、同図（ｃ）はシンボルデータ、同図（ｄ）は記録・
再生データを示す。

【０００７】図９は、前記図７中の同期検出回路１７の
具体的な回路例を示す。図中、２１はチャンネルクロッ
ク入力端子、２２は同期信号検出器、２３は同期式２進
カウンタ、２４は２入力ＮＡＮＤゲート、２５は２入力
ＡＮＤゲート、２６はシンボルクロック出力端子であ
る。また、図１０は再生時のデータとシンボルクロック
のタイミングチャートを示し、同図（ａ）はシリアル再
生データ、同図（ｂ）はその時のシンボルクロックであ
る。

【０００８】図６および図５を参照して、記録時の動作
を説明する。図６において、オーディオデータ入力端子
７から入力された１６ビットのオーディオデータは信号
処理回路８に入力され、図５（ｂ）に示したフォーマッ
トのデータに変換され、クロック生成回路９から出力さ
れたシンボルクロックに同期した８ビットシンボルデー
タとなり、セレクタ１３に送られる。

【０００９】プリアンブル・シンク・ＩＤ・パリティ生
成回路１１は、エリア信号入力端子１２から入力されて
くるエリア信号がそれぞれプリアンブルエリア，シンク
エリア，ＩＤエリア，パリティエリアを示す場合に、そ
れぞれの８ビットパラレル信号をセレクタ１３に出力す
る。セレクタ１３では、エリア信号がデータエリアを示
す場合には前記信号処理回路８からの出力を、また、そ
れ以外の場合には前記プリアンブル・シンク・ＩＤ・パ
リティ生成回路１１からの出力をそれぞれ選択し、変調
器１０に出力する。

【００１０】変調器１０は、セレクタ１３より入力され
た８ビットパラレルデータを、前記エリア信号に応じ
て、１０ビットのデータ信号あるいはシンク・ＩＤ・パ
リティ信号に変換し、クロック生成回路９から送られて
くるチャンネルロックに同期して、記録データ出力端子
１４より出力する。この時、プリアンブル部１には、図
５（ａ）に示したチャンネルクロックの１／２の周期で
反転する信号が記録され、また、同期信号部３には、図
５（ｄ１）あるいは（ｄ２）に示した同期信号が記録さ
れる。

【００１１】次ぎに、図７および図５を参照して、再生
時の動作を説明する。図７において、再生データ入力端
子１５から入力されたシリアル再生データは、ＰＬＬ回
路１６、同期検出回路１７および復調器１８にそれぞれ
入力される。ＰＬＬ回路１６は、図５（ａ）に示したプ
リアンブル部の記録信号からチャンネルクロック（図８
（ａ））を再生し、この再生したチャンネルクロックを
同期検出回路１７および復調器１８に出力する。

【００１２】同期検出回路１７は、シンボルクロック
（図８（ｂ））を生成し、復調器１８および信号処理回
路１９に送る。復調器１８は、再生データ入力端子１５
から入力された１０ビットのシリアル再生データを、シ
ンボルクロックによりシンボル単位の符号に分け、８ビ
ットのパラレルシンボルデータに復調する。

【００１３】次に、図９の同期検出回路の動作を説明す
る。図９において、チャンネルクロック入力端子２１に
入力されたチャンネルクロックは、同期信号検出回路２
２および同期式２進カウンタ２３に入力される。同期式
２進カウンタ２３は、このチャンネルクロックの立ち上
がりをカウントする。ＮＡＮＤゲート２４は、カウンタ
２３の出力Ｑ_A とＱ_D が共に“Ｈ”の時、すなわちカウ
ンタ２３のカウント値が「９」の時のみ“Ｌ”を出力
し、その他の場合には“Ｈ”を出力する。

【００１４】同期信号検出器２２は、再生データ入力端
子１５から入力されたシリアル再生データをチャンネル
クロックの立ち上がりで順次シフトし、シフト回路のパ
ラレルビットパターンが図５（ｄ１）または（ｄ２）に
示した同期信号と同じパターンになった場合にのみ
“Ｌ”を出力し、それ以外の場合には“Ｈ”を出力す
る。

【００１５】従って、ＡＮＤゲート２５は、ＮＡＮＤゲ
ート２４および同期信号検出器２２のどちらかが“Ｌ”
の場合に“Ｌ”を出力し、同期式２進カウンタ２３をリ
セットすると同時に、この“Ｌ”をシンボルクロックと
してシンボルクロック出力端子２６から出力する。この
場合において、図１０（ｂ）に示すように、シンボルク
ロックはデータブロックの同期信号が再生されるまでは
不定となり、同期信号が再生された時に初めて１チャン
ネルクロック幅のシンボルクロックが出力され、それ以
降においては、１０チャンネルクロック毎に１チャンネ
ルクロック幅のシンボルクロックが出力される。

【００１６】なお、一旦同期信号が検出された後は、同
期信号の欠落に対してブロック区分の判断誤りを防止す
るため、シンボルクロックによってカウントされる１ブ
ロック周期のリングカウンタを用いた同期保護がかけら
れる。

【００１７】以上のようにして復調器１８で復調された
データは、テープ走行変動やドラム回転ジッタ等による
時間軸変動があるので、信号処理処理回路１９におい
て、ＰＬＬ系のシンボルクロックによって一旦メモリに
蓄えられた後、水晶系のクロックで読み出すことにより
時間軸変動の吸収処理が行われる。その際、メモリへの
書き込みに対してアドレスを設定する必要があるが、シ
ンボルアドレスは、前記同期信号毎にリセットされるカ
ウント値により決定され、ブロックアドレスは記録フォ
ーマット中のＩＤ部（図５（ｃ））に記録されたブロッ
クアドレス情報に従って設定される。

【００１８】従って、テープ上に記録されたブロックア
ドレス情報は信頼度の高いものである必要があり、ＩＤ
パリティに異常がない時にのみブロックアドレス情報を
有効とする構成となっている。なお、ブロックアドレス
情報が正しく再生されないときのために、同期信号情報
によりブロックアドレスをカウントアップするように保
護がかけられている。

【００１９】

【発明が解決しようとする課題】従来の磁気記録再生装
置の場合、図５（ｂ）（ｃ）に明らかななように、プリ
アンブル部後のデータブロックの同期検出信号部におい
て１チャンネル幅のシンボルクロックを同期検出しなけ
ればならず、この同期検出が行えない場合には、シンボ
ル同期およびブロックの区分が行えないという問題があ
った。

【００２０】さらに、時間軸変動の吸収処理に対して
は、プリアンブル部直後のデータブロックについて、前
記同期検出のみならず、ＩＤパリティまでの４シンボル
のデータが正しく再生されなければブロックアドレスの
設定が不可能であり、プリアンブル部直後のデータブロ
ックの全データを正確にメモリに書き込めないという問
題があった。

【００２１】本発明は、前記のような問題点を解決する
ためになされたもので、その目的とするところは、プリ
アンブル部後のデータブロックにおいても確実に同期検
出を行うことができ、確実なシンボル同期とブロック区
分を得られるととともに、時間軸変動吸収用のメモリへ
のアドレスの設定も確実に行うことのできる磁気記録方
式と磁気記録再生装置を提供することである。

【００２２】

【課題を解決するための手段】前記目的を達成するた
め、本発明の磁気記録方式は、記録トラック中に、少な
くとも、シンボルクロック再生のための第１の同期信号
により区分される複数個のデータブロックから構成され
たデータ部と、このデータ部の前に配置され、前記第１
の同期信号とは異なるパターンからなる第２の同期信号
により区分される複数個のサブブロックから構成された
プリアンブル部とを形成したことを特徴とするものであ
る。

【００２３】また、前記プリアンブル部をデータブロッ
クと同一ブロック長とするとともに、プリアンブル部内
のサブブロックをデータ部のデータブロックのｍ分の１
の長さ（ｍ；１以上の整数）に構成し、各サブブロック
には前記第２の同期信号とアドレス情報とパリティ情報
を記録するようにしたことを特徴とするものである。

【００２４】また、再生時のプリアンブル部のパリティ
信号処理により生じる時間差を考慮してプリアンブル部
のアドレス情報を設定するようにしたことを特徴とする
ものである。

【００２５】さらに、本発明の磁気記録再生装置は、再
生されたプリアンブル部のアドレス情報にパリティ誤り
がない場合にのみ、当該アドレス情報中のシンボルアド
レスとブロックアドレスをシンボルアドレスカウンタと
ブロックアドレスカウンタにプリセットするように構成
したことを特徴とするするものである。

【００２６】

【作用】本発明の場合、データ部の先頭ブロックで同期
検出を行う前に、その前のプリアンブル部において第２
の同期信号を用いて確実に同期検出を行うことができ
る。従って、プリアンブル部直後のデータブロックにつ
いても引き続いて確実に同期検出を行うことができ、確
実なシンボル同期とブロック区分を行うことが可能とな
る。また、再生時のパリティ信号処理による時間差を考
慮してプリアンブル部のアドレス情報を設定することに
より、プリアンブル部に記録したアドレス情報によって
データ部の先頭ブロックのアドレス情報をプリセットす
ることができる。

【００２７】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１（ａ）は、本発明の磁気記録方式によ
る記録フォーマットを示し、トラックの先頭位置にマー
ジン部が配置され、次にＰＬＬによる再生クロックの生
成を安定させるまでの時間を確保するプリアンブル部、
その次にＰＣＭ音声等を記録するためのデータ部が設け
られている。データ部の後ろ側には、データを重ね書き
（オーバーライト）する際に以前のデータを完全に消す
ためのポストアンブル部が設けられ、最後にマージン部
が配置されている。

【００２８】図１（ｂ）は、同図（ａ）中のプリアンブ
ル部の詳細なデータ構成を示す。プリアンブル部は、ｍ
個（ｍ；１以上の整数）のサブブロックの繰り返しから
なる。従って、各サブブロックのブロック長はｍ分の１
ブロック（＝ｎシンボル）からなる。各サブブロックに
は、サブブロックを区分する第２の同期信号であるシン
クII信号、プリアンブル部であることを示すブロックア
ドレス、サブブロック中の情報の位置を示すシンボルア
ドレス、前記ブロックアドレスとシンボルアドレスが正
しく再生されたか否かを判定するためのパリティ信号、
およびサブブロックの長さをｍ分の１ブロックに調整す
るためのダミー信号から構成されている。

【００２９】図１（ｃ）は、同図（ａ）中のデータ部の
データブロックについての詳細なデータ構成を示す。デ
ータブロックは、各データブロックを区分する第１の同
期信号であるシンクＩ信号、各ブロックのメモリへの書
き込み時のアドレスを示すブロックアドレス、ＩＤデー
タ、およびブロックアドレスとＩＤデータが正しく再生
されたかを否かを判定するためのパリティ信号、および
ＰＣＭ音声等のデータより構成されている。

【００３０】図２は、本発明の磁気記録方式を適用して
構成した磁気記録再生装置における記録系の一実施例を
示す。図２において、７は１６ビットオーディオデータ
入力端子、８は入力信号を変調回路で扱える信号形式に
変換する信号処理回路、９はチャンネルクロックやシン
ボルクロックを生成するクロック生成回路、３６は変調
器、３７はシンクＩ・ブロックアドレス・ＩＤ・パリテ
ィ生成回路、５９はシンクII・シンボルアドレス・ブロ
ックアドレス・パリティ・ダミー生成回路（以下、サブ
ブロック生成回路と称す）、１２はブロック内のデータ
の区分（マージン、アンブル、データ）を示すエリア信
号を入力するエリア信号入力端子、１３ａはエリア信号
に従って信号処理回路８の出力とシンクＩ・ブロックア
ドレス・ＩＤ・パリティ生成回路３７の出力のいずれか
を選択するセレクタ、１３ｂはエリア信号に従って１３
ａより出力されるデータ部の記録信号とサブブロック生
成回路５９の出力のいずれかを選択するセレクタ、１４
は記録データ出力端子である。

【００３１】次に、前記図１および図２を参照して、記
録時の動作を説明する。まず、図１の記録フォーマット
のうち、図１（ｃ）のデータ部は次のようにしてフォー
マッティングされる。すなわち、図２において、オーデ
ィオデータ入力端子７から入力された１６ビットデータ
は、信号処理回路８において誤り訂正符号化処理が行わ
れた後、クロック生成回路９から入力されたシンボルク
ロックに同期した８ビットパラレルデータとなってセレ
クタ１３ａに出力される。

【００３２】一方、シンクＩ・ブロックアドレス・ＩＤ
・パリティ生成回路３７は、前記シンボルクロックに従
って、各ブロックの先頭位置からシンクＩ，ブロックア
ドレス，ＩＤ，パリティの順にセレクタ１３ａへ出力す
る。セレクタ１３ａは、各データブロックの先頭から４
シンボル期間は、このシンクＩ・ブロックアドレス・Ｉ
Ｄ・パリティ生成回路３７の出力を選択し、それ以降の
期間では信号処理回路８からの出力をそれぞれ選択し、
セレクタ１３ｂへ出力する。これにより、データ部は図
１（ｃ）に示すようにフォーマットされる。

【００３３】さらに、図１の記録フォーマットのうち、
図１（ｂ）に示すプリアンブル部は次のようにしてフォ
ーマッテングされる。すなわち、図２のサブブロック生
成回路５９において、シンボルクロックとエリア信号に
従って、プリアンブル部の先頭からシンクII、シンボル
アドレス、ブロックアドレス、パリティ、ダミー信号の
順にセレクタ１３ｂへ繰り返し出力する。これより、プ
リアンブル部は図１（ｂ）に示すようにフォーマットさ
れる。

【００３４】なお、前記プリアンブル部のシンボルアド
レスに関しては、後述する再生時のパリティ信号処理に
おけるシンボルアドレス読み取り時の時間的ずれを考慮
して、シンボルアドレス生成カウンタの値を正しいアド
レス値からその分だけずらして設定するようにしてい
る。また、ダミー信号は、サブブロックの長さをｍ分の
１ブロック（ｍ；１以上の整数）に調整するための冗長
信号である。

【００３５】図２のセレクタ１３ｂは、エリア信号がデ
ータ部を指示する場合に、信号処理回路８の出力を選択
し、それ以外の場合には、サブブロック生成回路５９の
出力を選択して、変調器３６へ出力する。変調器３６
は、セレクタ１３ｂの出力をクロック生成回路９より送
られてくるチャンネルクロックに同期したシリアルデー
タとして記録データ出力端子１４より出力する。このよ
うにして、図１に示した記録フォーマットで各信号が記
録される。

【００３６】図３は、本発明の磁気記録方式を適用して
構成した磁気記録再生装置における再生系の一実施例を
示すブロック図である。図３において、１５はシリアル
再生データ入力端子、３６はＰＬＬ回路１６からのチャ
ンネルクロックに従ってシリアル再生データを１０ビッ
トのパラレルデータに変換するシリアル／パラレル（Ｓ
／Ｐ）変換器、３９はチャンネルクロックに従ってシリ
アル／パラレル変換器３８から送られてくるパラレルデ
ータから同期信号を検出する同期検出回路、４０は復調
器、１９は復調後の信号を一旦内蔵のＴＢＣ（タイムベ
ースコレクタ）メモリに格納し、誤り訂正処理を行った
後、１６ビットのオーディオデータに変換して出力する
信号処理回路、２０はオーディオデータ出力端子であ
る。

【００３７】図４は、図３中のシリアル／パラレル変換
器３８、同期検出回路３９、復調器４０および信号処理
回路１９の一部（ＴＢＣメモリ部分）の具体的な回路例
を示す。図中、２１はチャンネルクロック入力端子、１
５はシリアル再生データ入力端子、３８はシリアル／パ
ラレル（Ｓ／Ｐ）変換器、４１はプリアンブル部に記録
された第２の同期信号（シンクII）を検出するシンクII
検出器、４２はデータ部に記録された第１の同期信号
（シンクＩ）を検出するシンクＩ検出器、４３は３入力
ＡＮＤゲート、４４はチャンネルクロックよりシンボル
クロックを生成するためのシンボルクロック生成カウン
タ、４５は２入力ＮＡＮＤゲートである。

【００３８】４６はデータ部の各データブロックのパリ
ティチェックを行うパリティチェックＩ回路、４７はプ
リアンブル部の各サブブロックのパリティチェックを行
うパリティチェックII回路、４８はシンボルアドレスを
カウントするシンボルアドレスカウンタ、４９は同期保
護回路、５０は復調された８ビットのデータの出力タイ
ミングを調整するラッチ回路、５１はブロックアドレス
をカウントするブロックアドレスカウンタ、５２は２入
力ＡＮＤゲート、５３はＴＢＣメモリ回路である。

【００３９】次に、前記図３を参照して、再生時の動作
を説明する。なお、図３中のＰＬＬ回路１６の動作は従
来（図７）と同じであるので、その説明は省略する。シ
リアル／パラレル変換器３８は、ＰＬＬ回路１６から出
力されるチャンネルクロックに同期して、再生データ入
力端子１５から入力されたシリアル再生データを１０ビ
ットのパラレル変調データに変換し、同期検出回路３９
および復調器４０に出力する。

【００４０】同期検出回路３９は、シリアル／パラレル
変換器３８からの１０ビットパラレル変調データおよび
ＰＬＬ回路１６からのチャンネルクロックに基づいて、
シンボル区分を行うためのシンボルクロックを生成し、
復調器４０および信号処理回路１９に出力する。復調器
４０は、シリアル／パラレル変換器３８より出力された
１０ビットパラレル変調データを、同期検出回路３９か
らのシンボルクロックによりシンボル単位の符号に分
け、８ビットのシンボルデータに復調する。

【００４１】信号処理回路１９は、復調器４０からの８
ビットシンボルデータを内蔵のＴＢＣメモリに格納して
時間軸の変動を吸収するとともに、誤り訂正を行った
後、元の１６ビットのオーディオデータに逆変換してオ
ーディオデータ出力端子２０から出力する。

【００４２】次に、図４を参照して、シリアル／パラレ
ル変換器３８からＴＢＣメモリ回路５３までの詳細な動
作を説明する。図４において、チャンネルクロック入力
端子２１より入力されたチャンネルクロックは、シリア
ル／パラレル変換器３８およびシンボルクロック生成カ
ウンタ４４に送られる。また、シリアル再生データ入力
端子１５より入力されたシリアル再生データは、シリア
ル／パラレル変換器３８に入力され、チャンネルクロッ
クの立ち上がり位置で順次シフトされ、１０ビットのパ
ラレルデータとなり、シンクII信号検出器４１、シンク
Ｉ信号検出器４２および復調器４０に出力される。

【００４３】一方、シンボルクロック生成カウンタ４４
は、チャンネルクロックの立ち上がりをカウントし、３
入力ＡＮＤゲート４３の出力が“Ｌ”、すなわちシンク
Ｉ信号もしくはシンクII信号が検出されたとき、あるい
は、２入力ＮＡＮＤゲート４５が“Ｌ”、すなわちシン
ボルクロック生成カウンタ４４のカウント値が“９”と
なったときに、そのカウント値をリセットすることによ
り、チャンネルクロックの１０分の１周期からなるシン
ボルクロックを生成し、シンボルアドレスカウンタ４
８、パリティチェックII回路４７、パリティチェックＩ
回路４６、復調器４０およびラッチ回路５０へそれぞれ
出力する。

【００４４】なお、回転ヘッド式の磁気記録再生装置で
は、テープから読み取られる再生信号がバースト的であ
るため、バーストごとにＰＬＬのロックが一旦外れてし
まい、図１（ａ）の記録フォーマットのマージン部から
プリアンブル部の先頭位置までは、再生データとシンボ
ルクロックの関係が非同期状態になっている。そこで、
本発明では、ＰＬＬがロックしたプリアンブル部におい
てシンボル同期をとるようにするため、シンクII検出器
４１において前記１０ビットパラレルデータがシンクII
信号と判断された場合にのみ、３入力ＡＮＤゲート４３
を通してシンボルクロック生成カウンタ４４をリセット
し、シンボル同期をとるようにしている。

【００４５】しかし、プリアンブル部のデータは信号が
正常に再生された直後のデータであり、再生データの誤
りが多い。そこで、本発明では、シンボル同期をとるこ
とのできるシンクII信号によって区分されるサブブロッ
クを複数個設けることによりこれに対処している。この
ように、複数のサブブロックを設けることにより、いず
れかのサブブロックの同期信号によって必ず同期をとる
ことが可能となる。る。

【００４６】以上のようにしてプリアンブル部において
シンボル同期がとられることにより、プリアンブル部に
記録されているブロックアドレス、シンボルアドレス、
パリティの３つの情報を復調器４０で正常に復調するこ
とが可能となる。この再生した３つの情報に誤りがなけ
れば、パイティチェックII回路４７からシンボルアドレ
スカウンタ４８に対して、ラッチ回路５０にラッチされ
ているシンボルアドレスデータをロードするためのロー
ドパルスが出力される。その結果、シンボルアドレスカ
ウンタ４８はブロック同期が可能となる。

【００４７】なお、シンボルアドレスカウンタ４８はｎ
シンボルのリングカウンタであり、シンボルアドレスカ
ウンタ４８にロードするシンボルアドレスデータは、デ
ータ部に記録されているシンクＩ信号が先頭シンボルと
なるようにセットする必要がある。したがって、予めプ
リアンブル部のアドレス部に記録しておくシンボルアド
レス情報はこの条件を満たすように配慮しておく必要が
ある。

【００４８】本発明においては、再生された情報が正し
いと判断された場合にのみシンボルアドレスカウンタ４
８に対してシンボルアドレス情報をロードするように構
成しているため、シンボルアドレスを再生した後、それ
が正しいアドレス情報であると判断され、シンボルアド
レスカウンタ４８にシンボルアドレスデータがロードさ
れるまでの間に、少なくとも２シンボルの遅延が生じ
る。そこで、ブリアンブル部のアドレス記録時に、この
２シンボルの遅延分だけシンボルアドレスをずらせて記
録しておけば、再生したシンボルアドレスデータを修正
することなくそのままシンボルアドレスカウンタ４８へ
のロードデータとして用いることが可能となる。

【００４９】以上のようにして、本発明では、シンボル
アドレスカウンタ４８はデータ部のシンクＩ信号が入力
される前に正常なリングカウンタの状態にプリセットさ
れ、シンクＩ信号の誤検出や欠落に対しても同期保護回
路４９が正常に動作し、同期保護がかかるようにセット
される。従って、データ部の先頭ブロックのシンクＩ信
号が欠落しても、シンボルアドレスカウンタ４８にセッ
トされているシンボルアドレスデータは正しい値である
ので、引き続いて同期保護回路４９より出力される信号
をデータ部のシンクＩ信号とみなして用いることができ
る。

【００５０】さらに、パリティチェックII回路４７より
ロードパルスが出力されるのは、プリアンブル部のシン
クII信号が検出され、しかも、プリアンブル部の記録情
報にパリティ誤りがない場合のみであるから、予めプリ
アンブル部のブロックアドレス情報として、データ部の
先頭ブロックに記録されているブロックアドレスより１
つ前のブロックアドレスを記録しておき、このブロック
アドレス情報をゲート５２を介したパリティチェックII
回路４７からのロードパルスによってブロックアドレス
カウンタ５１にセットすることにより、プリアンブル部
直後のデータ部の先頭ブロックのためのブロックアドレ
スのプリセットが可能となる。

【００５１】上記プリアンブル部の再生処理の後、処理
がデータ部へ移ると、以後は従来と同様の動作がなさ
れ、シンクＩ検出器４２でデータ部のシンクＩ信号を検
出した場合に、同期保護回路４９を介してシンボルクロ
ック生成カウンタ４４およびシンボルアドレスカウンタ
４８がリセットされ、データ部でのブロック毎のシンボ
ル同期が実現される。

【００５２】また、パリティチェックＩ回路４６では、
データ部の各データブロックに記録されたブロックアド
レス、ＩＤ、パリティが正しく再生された場合にのみ、
ゲート５２を通してロードパルスをブロックアドレスカ
ウンタ５１へ送り、ラッチ回路５０にラッチされている
ブロックアドレスをブロックアドレスカウンタ５１に読
み込む。

【００５３】なお、前記した実施例は、８ビットのデー
タを１０ビットの符号に変換する８−１０変換符号を用
いた場合を例に採って説明したが、他のビット数のデー
タおよび他の変換符号に対しても本発明を適用できるこ
とは勿論である。

【００５４】

【発明の効果】以上述べたところから明らかなように、
本発明の磁気記録方式によるときは、記録トラック中
に、少なくとも、シンボルクロック再生のための第１の
同期信号により区分される複数個のデータブロックから
構成されたデータ部と、このデータ部の前に配置され、
前記第１の同期信号とは異なるパターンからなる第２の
同期信号により区分される複数個のサブブロックから構
成されたプリアンブル部とを形成したので、プリアンブ
ル部において確実にシンボル同期やブロック同期をとる
ことができ、プリアンブル部直後のデータブロックから
データを確実に再生することができる。

【００５５】また、プリアンブル部をデータブロックと
同一ブロック長とするとともに、プリアンブル部内のサ
ブブロックをデータブロックのｍ分の１の長さに構成
し、各サブブロックには第２の同期信号とアドレス情報
とパリティ情報を記録するようにしたので、データ部再
生のための回路をそのままプリアンブル部のデータ再生
にも利用することができ、装置の構成を簡潔にすること
ができる。

【００５６】また、再生時のプリアンブル部のパリティ
信号処理により生じる時間差を考慮してプリアンブル部
のアドレス情報を設定するようにしたので、データ部の
先頭ブロックのアドレス情報をプリセットすることがで
きるとともに、時間軸変動吸収用のメモリへのアドレス
設定も確実に行うことができる。

【００５７】さらに、本発明の磁気記録再生装置による
ときは、再生されたプリアンブル部のアドレス情報にパ
リティ誤りがない場合にのみ、当該アドレス情報中のシ
ンボルアドレスとブロックアドレスをシンボルアドレス
カウンタとブロックアドレスカウンタにプリセットする
ように構成したので、プリアンブル部後のデータブロッ
クにおいて確実な同期検出を行うことができ、正確なシ
ンボル同期とブロック区分を行うことができるととも
に、時間軸変動吸収用のメモリへのアドレス設定も確実
に行うことができる。

【図面の簡単な説明】

【図１】本発明の磁気記録方式の記録フォーマットを示
す図である。

【図２】本発明方式を適用して構成した磁気記録再生装
置における記録系の一実施例を示すブロック図である。

【図３】本発明方式を適用して構成した磁気記録再生装
置における再生系の一実施例を示すブロック図である。

【図４】図３中のシリアル／パラレル検出器、同期検出
器および復調器の一部分の具体的な回路例を示す図であ
る。

【図５】従来のＤＡＴにおける記録フォーマットの一部
（メインエリア部分）を示す図である。

【図６】従来の磁気記録再生装置の記録系の構成を示す
ブロック図である。

【図７】従来の磁気記録再生装置の再生系の構成を示す
ブロック図である。

【図８】従来の磁気記録再生装置の記録および再生時に
おけるデータと各ブロックのタイミングチャートであ
る。

【図９】図７中の同期検出回路の具体的な回路例を示す
図である。

【図１０】従来の磁気記録再生装置の再生時におけるデ
ータとシンボルクロックのタイミングチャートである。

【符号の説明】

１ プリアンブル部 ２ データブロック １３ａ セレクタ １３ｂ セレクタ ３７ シンクＩ・ブロックアドレス・ＩＤ・パリティ
生成回路 ３９ 同期検出回路 ４１ シンクII検出器 ４２ シンクＩ検出器 ４４ シンボルクロック生成カウンタ ４６ パリティチェックＩ回路 ４７ パリティチェックII回路 ４８ シンボルアドレスカウンタ ５１ ブロックアドレスカウンタ ５３ ＴＢＣメモリ回路 ５９ サブブロック生成回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 磁気テープなどの磁気記録媒体に回転ヘ
   ッドを用いてディジタル信号を記録する磁気記録方式に
   おいて、 記録トラック中に、少なくとも、シンボルクロック再生
   のための第１の同期信号により区分される複数個のデー
   タブロックから構成されたデータ部と、このデータ部の
   前に配置され、前記第１の同期信号とは異なるパターン
   からなる第２の同期信号により区分される複数個のサブ
   ブロックから構成されたプリアンブル部とを形成したこ
   とを特徴とする磁気記録方式。
2. 【請求項２】 前記プリアンブル部をデータブロックと
   同一ブロック長とするとともに、プリアンブル部内のサ
   ブブロックをデータ部のデータブロックのｍ分の１の長
   さ（ｍ；１以上の整数）に構成し、各サブブロックには
   前記第２の同期信号とアドレス情報とパリティ情報を記
   録するようにしたことを特徴とする請求項１記載の磁気
   記録方式。
3. 【請求項３】 再生時のプリアンブル部のパリティ信号
   処理により生じる時間差を考慮してプリアンブル部のア
   ドレス情報を設定することを特徴とする請求項２記載の
   磁気記録方式。
4. 【請求項４】 前記磁気記録方式により記録された磁気
   テープなどの磁気記録媒体を再生するための磁気記録再
   生装置であって、 再生されたプリアンブル部のアドレス情報にパリティ誤
   りがない場合にのみ、当該アドレス情報中のシンボルア
   ドレスとブロックアドレスをシンボルアドレスカウンタ
   とブロックアドレスカウンタにプリセットするように構
   成したことを特徴とする磁気記録再生装置。